


文件管理



实验流程

打开文本编辑器（如Notepad++等）

编写verilogHDL代码（保存时注意：1、**后缀应为.v**，2、保存路径应参照文件管理的要求）

打开modelsim软件，建立sim工程

将编写好的verilogHDL代码（包含的子模块文件）及对应的测试文件（tb文件）加入modelsim工程

对代码进行仿真调试，直至仿真结果完全正确

按上述步骤对各个子模块及顶层模块分别进行仿真，直至完全正确

打开Vivado软件，建立Vivado工程

将仿真正确的所有代码（不需要测试文件）加入Vivado工程（**注意：不要将代码拷贝至Vivado文件夹中**）

对Vivado工程进行综合、时序约束（组合电路不需要此步骤）、引脚约束、实现，最后下载至实验平台

在实验平台上验证实验结果