

数字系统设计实验

- 数字系统设计实验

- 课程信息：2025-2026学年春夏学期，唐奕/屈民军班级。

- 资源

- 【信电ISEE】数电实验期末考试经验 <https://www.cc98.org/topic/5627753> 复制本链接到浏览器或者打开【CC98】微信小程序查看~期末考经验
- [介绍 | Digital-IDE](#)
- 【学习天地】面向信电的Digital IDE使用 (Tag: 数电、数逻、计组、Vivado、verilog) <https://www.cc98.org/topic/6358288> 复制本链接到浏览器或者打开【CC98】微信小程序查看~
- [一款轻量级verilog HDL开发方案 \(二\) iverilog多文件编译与FPGA Develop Support插件 - 知乎](#)
- [HDLBits](#)
- [Introductory Digital Systems Laboratory | Electrical Engineering and Computer Science | MIT OpenCourseWare](#)
- ["一生一芯" v24.07 课程主页 | 官方文档](#)
- <ftp://fpga:fpga@10.78.22.223:21/>
- <https://chat.deepseek.com/share/2ffqbrk1z13p4tz7fp>

- 课程感想

- 建议刷一下hdlbits网站学习hdl，非常有用，比看书学舒服很多。语法、组合逻辑、时序逻辑都选一些题目看看会很有帮助。
- 然后数字设计工作流是编辑，仿真调试，综合，加引脚约束和时序约束，impletement，生成比特流和下载。仿真之后的过程都是用vivado点相应的按钮即可，做完实验2就完全明白了。前面的编辑+仿真老师会建议使用modelsim+notepad，这里我使用的是vscode+digital ide插件。vs code编辑，插件提供语法高亮、语法检查和仿真。资源链接看一下可以明白如何配置的，这样主要是会比modelsim快非常多，modelsim是很卡的软件。
- 验收视频有精力可以加上字幕。网上搜一下视频加字幕有免费网站。获得字幕的srt文件后下载剪映，导入字幕即可。这样会清楚很多。
- 学长的代码可以参考，如果完全用的话记得随便修改一下，不然文件修改时间很明显会不合理，被老师发现了就会扣分。
- 调试的三个视频很重要，期末会考。第一个视频 讲解语法错误和装载错误。语法错误：illegal reference to port 常为always中没有指明为reg类型变量。in out or inout does not appear in port list r端口忘了声明了。
- 装载错误：module parameter N not found for override 参数名称错了，N和n .illegal output or input port connection for port s 调用模块的变量类型不对 应为wire

- Check for and fix any syntax errors that appear immediately before or at the specified keyword. 中文符号换成英文符号
- 第二个视频讲设计错误的排查。基本思路是先查顶层模块和子模块的连接，之后就是根据波形判断哪个模块有错误，再去修理就好，可以通过观察sum这样的特殊信号来判断。位宽错误，输入端口未使用和连接，+和|符号错用。
- 第三个视频讲控制器的调试。关键是观察状态信号是否正确，对于的输出是否正确，错误的话看输入和连接哪里错了，一点点推理分析。
- fpga如果深入了解的话，tb文件怎么写，芯片资源如何利用和分配，IP核等需要更深入的了解。
- 我的最后的音乐播放器代码在github上[zjuwangrui/lab19_MusicPlayer](https://github.com/zjuwangrui/lab19_MusicPlayer)
- 音频播放项目进度
 - 计划
 - 报告
 - 实验完成，下载到开发板再写仿真部分的报告。
 - 代码加一些注释。
 - 验收
 - judge模块可能不对的，要注意这个地方。
 - 对照ppt实验报告的问题，检查报告
 - 5.6
 - mcu 状态和输出对应上，正确。状态转换的逻辑对的。计数器输出对的，song随着nextsong变化增加，循环计数。
 - song_reader 输出正确，状态转换逻辑对的。co和song_done正确的，注意脉冲变换电路的应用
 - noet_player 控制器的输出和状态转换逻辑是对的。timer是正确的。触发器对的。
 - syncer和beater对的
 - 还差music_player和top文件测试
 - 5.13
 - music_player测试完毕。
 - vivado综合，上板测试。播放、复位、暂停，音质检查。都没问题。实验基本完成。
 - warnings 先忽略
 - 5.20
 - next song的时候加上reset信号，验收完成。报告+solution整理。
- 考试注意
 - vivado建立工程记一下开发板型号，copy sources into project不要勾选
 - IP核调用，要么加.v和对应的edf文件。要么IP catalog里面找IP核配置。DCM核主要配置reset、时钟要求（输入、输出）、模块名称(调用IP核的.v文件里面)。

- modelsim如何看波形。