华为-校招硬件逻辑
（第 16 套）

友情提醒：参考答案仅供参考，可自行仔细排查！

单选题

1、逻辑工程中对未使用的管脚要进行如何处理()

A. 弱上拉三态输出

B. 弱上拉三态输入

C. 弱下拉三态输入

D. 弱下拉三态输出

参考答案：B

2、如果序列 x(n)是一个长度为 64 点的有限长序列(0<=n<=63)，序列 h(n)是一个长度为 128 点的有限长序列(0<=n<=127)，记 y(n)=x(n)*h(n)(线性卷积)，则 y(n)为()点的序列

A 256

B. 192

C. 191

D. 255

参考答案：C

3、 以下哪些不是校验计算方法（）

A. HASH

B. BIP

C. FEC

D. CRC

参考答案：C

4、下列说法中正确的是：（）

A. 在电平敏感的存储器件(LATCH)中要使用非阻塞赋值。

B. 跨时钟域的信号要用寄存器打一拍再输出。

C. 如果一个时钟的驱动强度不够，可以在其后加一个 buffer。

D. 一定不要使用超过 16 个状态的状态机。

参考答案：C

解析：

A、电平敏感的存储器件（LATCH）通常使用阻塞赋值（=），而不是非阻塞赋值（<=）。非阻塞赋值通常用于时序逻辑（如触发器）中，而阻塞赋值用于组合逻辑或电平敏感逻辑。

B、跨时钟域的信号传输需要进行同步处理，通常的方法是使用两级触发器（打两拍）来避免亚稳态问题。打一拍是其中的一部分，但通常建议打两拍以确保可靠性。跨时钟域信号的处理方法有多种，包括使用双寄存器同步、握手协议、FIFO 等，具体取决于应用场景和需求。不是一定要用打一拍。

D、状态机的状态数量没有严格的限制，具体取决于设计需求和资源。超过 16 个状态的状态机在某些复杂设计中是常见的，只要设计合理且资源允许即可。

5、System Verilog 中类默认的成员属性是（）
A. public
B. private
C. automatic
D. local
参考答案：A
解析：另外两个分别是 protected，local。需注意，public 不是关键词。private：需要显式声明为 private，否则默认不是私有的。automatic：与成员属性无关，automatic 用于指定任务或函数的存储行为。local：不是 SystemVerilog 中的关键字，与成员属性无关。

6、用某器件的 block RAM 资源实现一个深度 4K，位宽 32bit 的简单双端口 RAM，该 block RAM 支持例化为 16Kx1，8Kx2、4Kx4、2Kx9、1Kx18、512x32 模式的简单双端口 RAM，从时序优先的角度考虑，该 block RAM 按哪种模式例化最优（）
A. 8Kx2
B. 2Kx9
C. 1Kx18
D. 4Kx4
参考答案：D
解析：

1.需求：

- 深度：4K（4096）
- 位宽：32bit
- 总存储容量：4096×32=131072 bit。

2.时序优先的角度：

- 从时序优化的角度，应尽量减少 Block RAM 的级联使用，因为级联会增加路径延迟。
- 尽量选择位宽较大的模式，以减少 Block RAM 的使用数量。

8Kx2：

- 每个 Block RAM 提供 8192×2=16384 bit。
- 需要 131072/16384=8 个 Block RAM。

2Kx9：131072/2048x9=7. 11 约 8 个 Block RAM
1Kx18：131072/1024x18=7. 11 约 8 个 Block RAM
4Kx4：131072/4096x4=8 个 Block RAM。

从时序优先的角度，应尽量减少 Block RAM 的级联使用。
4Kx4 模式可以直接满足深度 4K 的需求,且位宽为 4bit,可以通过 8 个 Block RAM 实现 32bit 位宽。
其他模式（如 512x32）虽然位宽更大，但需要更多的 Block RAM 级联，会增加路径延迟。

7、以下哪个是 verilog 中一定能综合为电路的语句（）
A. initial
B. task
C. function
D. forever
参考答案：C

8、关于信号测试规范和方法，如果信号衰减了 20db,那么信号幅度变为原来的多少()
A. 0.2
B. 0.5
C. 0.1
D. 0.01
参考答案：C

9、整型变量-10 在内存中存储的值是（）
A. 0000000000001010
B. 11110110
C. 00001010
D. 1111111111110110
参考答案：D

10、对于理想 ADC，其位数每增加一位，量化噪声可以改善: （）
A. 18dB
B. 12dB
C. 6dB
D. 3dB
参考答案：C

11、在数字通信系统中数字调制器的作用是()
A. 将数字频带信号变换为数字基带信号
B. 将数字基带信号变换为数字频带信号
C. 将数字基带信号变换为模拟频带信号
D. 将数字频带信号变换为模拟基带信号
参考答案：B

12、不影响 FPGA 动态功耗的因素有（）
A. toggle rate

B.逻辑时钟频率
C.逻辑资源使用率
D.漏电流大小
参考答案：D

解析:

1）逻辑资源使用：FPGA 中的逻辑资源，如逻辑门、查找表（LUTs）等的使用情况会影响功耗。更复杂的逻辑电路通常需要更多的功耗。

2）时钟频率： FPGA 的时钟频率越高，其功耗通常也越大。高频率可能需要更高的电压，从而增加功耗。

3）IO（输入/输出）功耗： FPGA 的输入和输出引脚的功耗也是一个重要考虑因素。大量的高速 IO 操作可能增加功耗。

13、AMD/Xilinx 20nm 的 FPGA 器件，占用完全相同的逻辑资源情况下，以下说法正确的是（）
A.速度等级-2 比-3 的功耗更小，-2 比-3 的时序更差。
B.速度等级-2 比-3 的功耗更大，-2 比-3 的时序更优。
C.速度等级-2 比-3 的功耗更小，-2 比-3 的时序更优。
D.速度等级-2 比-3 的功耗更大，-2 比-3 的时序更差。
参考答案：C

14、UVM 的 phase 不包括（）
A.check phase
B.build phase
C. pre_run phase
D.report phase
参考答案：C

15、SystemVerilog 语言中，下面选项中关于队列说法错误的是（）
A.队列的常量只有大括号而没有数组常量中开头的单引号
B.队列的声明是使用带有美元符号的下标:[$]
C.队列可以通过索引实现对任一元素的访问
D.队列中的元素是连续存放的，所以在队列中间增加或者删除元素非常方便，无论队列有多大，这种操作所耗费的时间都是一样的
参考答案：D

16、Verilog 语言能描述的层次从高到低为（）
A.系统级，算法级，RTL 级，开关级，门级

B.系统级，算法级，RTL 级，门级，开关级
C.系统级，RTL 级，算法级，门级，开关级
D.系统级，RTL 级，算法级，开关级，门级
参考答案：B

17、I2C 总线 CLK 上升时间过慢，应该如何调整（）
A.增加驱动能力
B.减小上拉电阻
C.增加总线电容
D.增大上拉电阻
参考答案：B

18、下列说法正确的是（）
A.单比特信号跨时钟通过打两拍的方式理论上可以消除亚稳态
B.异步电路中，只有信号电平翻转才可能进入亚稳态
C.异步 FIFO 设计不需要考虑两个时钟的频率关系
D.异步 FIFO 设计中使用格雷码的目的是为了提高电路速度
参考答案：A

19、如下 ModelSim/QuestaSim 命令的执行顺序正确的是()
A. vlib vmap vsim vlog
B.vlib vmap vlog vsim
C.vmap vlib vlog vsim
D.vlog vlib vmap vsim
参考答案：B

20、采用同步设计的好处不包括以下哪种?()
A.整个电路有一个确定的初始态，且相对异步逻辑节省实现面积
B.避免器件受温度、电压、工艺的影响，易于消除毛刺;
C.便于使用静态时序分析等先进的设计工具
D.易于运用流水线设计法;
参考答案：B

21、关于逻辑电平 VIH、VIL、VOH、VOL，以下说法错误的是()
A.VIH 总是大于 VIL
B.VIL 总是大于 VOL
C.VOH 总是大于 VOL
D.VIH 总是大于 VOH
参考答案：D

22、IP 核在 EDA 技术和开发中具有十分重要的地位，IP 分为软 IP、固 IP、硬 IP。下列对于硬 IP 的描述正确的有()。
A.其他都不是
B.提供用 VHDL/Verilog 等描述的 RTL 功能模块，但不涉及实现该功能模块的网

表和物理设计
C.提供设计的最终产品(掩膜)
D.以网表文件的形式提交用户，完成了综合的功能模块
参考答案：C

23、Verilog 中，下列描述正确的是()
A.通过`timescale 指定的时间精度，可以取小数
B.计时单位可以小于精度单位
C.通过`timescale 指定的计时单位，只能取值 1、10、100
参考答案：C

24、 已知某信号存在工频(50Hz)干扰，通常会用()去除
A.带通滤波器
B.高通滤波器
C.陷波滤波器
D.低通滤波器
参考答案：C

25、SystemVerilog 中，一个 interface 只能有一个 clocking block，但是一个 clocking block 可以有多个 clock。该说法()
A.错误
B.正确
参考答案：A
解析：一个 interface 可以有多个 clocking block，一个 clocking block 只能与一个 clock 相关联。

26、数字电路中，以下基本运算律描述不正确的是()
A.A+A'B=A+B
B. (AB)'=A'B'
C. A+AB'=A
D. AB+A'C+BC=AB+A'C
参考答案：B

27、FPGA 中不使用的管脚如何处理（）
A.输入低电平
B.输入三态
C.输出高电平
D.输出低电平
参考答案：B

28、对 6'd53 进行移位操作(溢出舍弃)，先左移一位，再右移三位，得到（）
A.13
B.5
C.12

D.6
参考答案：A

解析：6'd53 表示 6 位十进制数 53，化为二进制为：0011 0101

先左移一位：0110 1010

再右移三位：0000 1101，化为十进制是 13。

29、1 个 16K*8 位的存储器，其地址线和数据线的总和是（）
A.46
B.22
C.48
D.17
参考答案：B

30、若某信号的标称频率为 f0，实际频率为 f，则频率准确度为:（）
A（f -f0）/f，单位为 ps
B.(f -f0)/f0，单位为 ppm
C.(f -f0)/f0，单位为 ps
D.(f -f0)/f，单位为 ppm
参考答案：B

多选题
31、在 systemverilog 中下面哪个方法是队列、动态数组都可以用的（）
A.insert()
B.new()
C.size()
D.delete()
参考答案：C

32、FIR 滤波器设计过程中常用的窗函数包括:（）
A.Hanning
B.Hamming
C.Kaiser
D.矩形窗
参考答案：ABCD

33、在 systemverilog 中，关于类的继承，下面说法正确的是（）
A.一个类可以有多个父类
B.父类如果要调用被子类 overload 的方法，该方法必须为 virtual 的
C.子类可以 overload 父类的方法
D.一个类只能有一个子类
参考答案：BC

34、下列对接口约束的有关描述，正确的有()
A.使用 FPGA 内部终端或源端匹配电阻，要求匹配方式相同。
B.源同步数据接口通过约束保证上 IOB
C.逻辑必须对实际使用的管脚位置进行约束，未使用的管脚可以不处理。
D.时钟频率约束必须大于等于实际工作时钟频率。
参考答案：AB

35、以下说法正确的有()
A.计算 hold 时序时，clock 延时用最大延时，data 延时用最小延时
B.计算 setup 时序时，clock 延时用最大延时，data 延时用最大延时
C.计算 setup 时序时，clock 延时用最小延时，data 延时用最大延时
D.计算 hold 时序时，clock 延时用最小延时，data 延时用最小延时
参考答案：AC

36、关于 AMD 公司的 FPGA 芯片内资源，以下说法正确的是()
A.CLB
B.Ultra RAM
C.DSP
D.Block RAM
参考答案：ABCD

37、影响逻辑器件功耗的因素（）
A.翻转率
B.IO 标准的选择
C.工艺
D.工作频率
参考答案：ABCD

38、GMII 接口支持的速率有（）
A.10000Mb/s
B.100Mb/s
C.10Mb/s
D.1000Mb/s
参考答案：BCD
解析：GMII (Gigabit MII),GMII 采用 8 位接口数据，工作时钟 125MHz，因此传输速率可达 1000Mbps。同时兼容 MII 所规定的 10/100 Mbps 工作方式。

39、下面关于同步时序电路特点的描述，正确的是（）
A.电路的信号状态由时钟沿驱动触发改变
B.有利于移植
C.有利于静态时序分析
D.可以很好的避免毛刺
参考答案：ABCD

40.反向比例电路的主要特点有()
A.反向比例电路对集成运放的共模抑制比要求低
B.反向比例电路对输入电流有一定的要求
C.反向比例电路对输出电压有一定的要求
D.反向比例电路的负载能力强
参考答案：ABC

华为-硬件逻辑
（第 15 套）

友情提醒：参考答案仅供参考，可自行仔细排查！

1. UVM 树形结构的根是
A. uvm_env
B. uvm_test
C. uvm_object
D. uvm_top
参考答案：D

2. 请选出哪个不是当前 FPGA 的加载方式
A.被动并行
B.主动串行
C.JTAG
D.I^2C 加载
参考答案：D

3. 关于 CPLD 和 FPGA 说法有误的是:()
A.逻辑单元的粒度不一样，设计灵活性同。FPGA 逻辑单元的粒度比 CPLD 小，因此设计更为灵活
B.FPGA 芯片的逻辑门密度比 CPLD 高
C.CPLD 的内联线采用线段连接开关结构，内部连线长度会产生积累;FPGA 采用交叉开关结构，其内连率很高，内部连线长度不会积累
D.虽然 CPLD 与 FPGA 都可集成成千上万门的数字逻辑电路，但 CPLD 更适合于完成各类组合逻辑而 FPGA 更适合完成时序较多的逻辑电路
参考答案：C

4. 下面哪个不是 Verilog 保留字
A. large
B.container
C.supply
D. force
参考答案：B

5. 常用的工具 ModelSim 是哪个公司的产品（）
A.Mentor
B.SpringSoft
C.Cadence
D.Synopsys
参考答案：A
解析：Mentor Graphics 公司：ModelSim DE、Calibre、Tessent、Valor、Questa CDC

等。

6. 以下说法正确的是( )
A.时钟的边沿速率越快越好
B.数据信号只关注高低电平值，和高低电平数据有效宽度关系不大
C.数据信号要求边沿一定要单调，不能出现任何回沟和台阶
D.采样用的时钟信号采样沿不能出现回沟、台阶
参考答案：D

7. 下列有关时序分析的描述正确的是()
A.recovery 时间，是指异步控制信号在有效时钟沿到达之后必须保持稳定的时间 B.时钟信号的建立时间裕度的计算方法是基于数据的到达时间和数据的需要时间
C.下面的公式用来计算最大数据达到 skew : Maximum Data Arrival Skew = Shortest Data Arrival Path - Longest Data Arrival Path
D.removal 时间，是指异步控制信号在有效的时钟沿到达之前必须保持稳定的最短时间
参考答案：B

8. 信号的抖动和漂移是靠（ ）区别的
A.抖动频率是否高于 10Hz
B.分别表现在时间轴和幅度轴上
C.抖动幅度是否超过 1/10 信号周期
D.分别表现在幅度轴和时间轴上
解析：A

9. 下列对于逻辑最小项的描述错误的是()
A.n 变量有 2^n 项最小项。
B.两个不同的最小项之积为 0。
C.全部最小项之和为 0。
D.最小项中每个变量只能以原变量或反变量的形式出现一次。
参考答案：C

10. 芯片的工作功耗与哪些无关()
A.工艺
B.工作频率
C.电压
D.工作时间
参考答案：D

11.关于时钟的描述错误的是( )
A.所谓行波时钟，即是用一个寄存器的输出作为另一个寄存器的时钟输入
B.全局时钟是所有逻辑公用一个时钟源，建议尽量使用全局时钟
C.局部时钟是部分逻辑使用的一个时钟源，建议按需使用局部时钟
D.门控时钟使用一个控制门电路的使能信号控制时钟的打开和关闭，当时钟关闭时，相应的

时钟域停止工作可以达到节能的作用，因此推荐在模块代码中仅用组合逻辑产生门控时钟。
参考答案：D

12. LDO 电源 Vin 为 5V，Vout 为 3V，输出电流为 0.5A，最大耗散功率 2W,电源效率为
A.0.6
B.0.5
C.0.75
D.不知道电流，无法计算
参考答案：A

13. 射级跟随器的特点是（）
A.输入阻抗低，输出阻抗低
B.输入阻抗高，输出阻抗高
C.输入阻抗低，输出阻抗高
D.输入阻抗高，输出阻抗低
参考答案：D

14. 以下关于过程赋值的描述，不正确的是
A.在非阻塞性过程赋值中，对目标的赋值是非阻塞的(因为时延)，但可预定在将来某个时间同步发生(根据时延;如果是 0 时延，那么在当前时间步结束)
B.非阻塞性过程赋值在其后所有语句执行前执行
C.在非阻塞性过程赋值中，使用赋值符号"<="
D.赋值操作符是"="的过程赋值是阻塞性过程赋值
参考答案：B
解析：非阻塞性过程赋值并不是在其后所有语句执行前执行的。相反，它允许赋值操作与其他操作并行执行，这意味着后续的语句可以在赋值操作完成之前就开始执行。这是非阻塞性过程赋值与阻塞性过程赋值的主要区别。阻塞性过程赋值会阻塞后续语句的执行，直到赋值操作完成。而非阻塞性过程赋值则不会阻塞后续语句，使得程序可以更有效地利用处理器资源，提高并行处理能力。

15. 下列调度算法中可以取得绝对优先级调度的算法有()
A.RR
B.DRR
C.SP
D.WRR
参考答案：C

16. 下列电路中不属于时序逻辑电路的是
A.分频器
B.加法器
C.全加器
D.计数器
参考答案：C

解析：加法器可能是带 FF 的那种。

17. 某分组转发芯片需要支持 40G 以太网 64 字节短包线速，采用 250M 工作时钟，需要大约（）拍处理一个报文，(考虑帧间隙&前导码)。
A.16 拍
B.12 拍
C.3 拍
D.4 拍
参考答案：D

解析：

帧间距，12 字节；

前导码：8 字节。

帧长：64 字节。

(12+8+64)×8=84×8=672bit/Packet;

40G /〔(64+8+12)×8〕= 59.5238Mpps;

250 / 59.5238 = 4.2

18. 4bit 二进制计数器，其翻转率(Toggle Rate)，每时钟都翻转按照 100%来算）大约是（）
A.0.3
B.0.125
C.0.5
D.0.47
参考答案：D

19. 在 Verilog HDL 中，关于操作符的优先级描述正确的是（）
A.逻辑与(&&)操作符优先级高于逻辑或(I)操作符
B.按拉异或(^）操作符优先级高于一元逻辑非(!）操作符
C.一元逻辑非操作符优先级高于右移操作符
D.小于操作符优先级高于与(&）操作符
参考答案：C

20. 下列描述中，不属于面向对象思想主要特征的是（）
A.封装性
B.多态性
C.继承性
D.跨平台性

解析：D

21. 下列哪些是 FPGA 开发工具
A. Quartus
B.其他都是
C. Vivado
D.ISE
参考答案：B

22. 时序电路的基本时间参数有
A.建立时间、保持时间、最大工作频率
B.建立时间、保持时间、访问周期
C.上升时间、下降时间、传输延迟时间
D.上升时间、下降时间、最大工作频率
参考答案：A

23. 8 路数据选择器的输入信号至少有（）根信号线
A. 12
B. 8
C. 16
D. 11
参考答案：D

24. 综合编译有时会报错: cannot find module"xxx_ram"，引起 error 的原因是()
A.xxx__ram.v 文件中有语法错误
B.xxx_ram module 中有语法错误
C.xxx_ram module 没有添加到综合列表中
D.xxx_ram.v 没有添加到综合列表中
参考答案：C

25. 下列关于工具综合过程描述不正确的是()
A.综合工具具备等价寄存器优化功能
B.综合工具具备将连续打拍的寄存器映射为移位寄存器的功能
C.综合工具可以自动提取状态机
D.综合工具不关心设计的主频约束
参考答案：D

26. 对于序列的傅立叶变换而言，其信号的特点是
A.时域离散非周期，频域连续周期。
B.时域离散周期，频域连续非周期;
C.时域离散非周期，频域连续非周期;
D.时域连续非周期，频域连续非周期;
参考答案：A

27. 负反馈的优点不包含
A.改善放大器的线性和非线性失真
B.改变输入电阻和输出电阻
C.具有自动调节功能
D.提高放大器的增益
参考答案：D

28. K=M&N，如果 M 为'x'态，那么 K=
A.×
B.0
C.z
D.1
解析：A
initial 是不可综合语句，无法变成实际电路。

29. “在 System Verilog 中，关于随机变量 aa 的随机值和权重的选项”

```
rand int aa;
constraint aa_dist {
      aa dist {1:=20, [2:5]:=20};
};
```

A. aa=1, weight=20/100
B. aa=2, weight=20/40
C. aa=4, weight=5/20
D. aa=3, weight=5/40
参考答案：B

30. a=1'b1;b=5'h10;那么{a,b}
A.5'h30
B.6'b11000
C.6'h110
D.6'h30
参考答案：D

多选题
31. 关于复位下列哪种说法正确
A.根据使用的器件和需求选择异步复位还是同步复位
B.同步复位增加了时序收敛的难度
C.同步化异步复位可以保证逻辑正确复位
D.异步复位易受毛刺影响从而导致逻辑错误
参考答案：ACD

32. 下面哪些说法是错误的?
A.当一个数据字的 1 个数为偶数时称为奇校验;这个数据若出现奇数个 1，则有奇数个 bit 出

错
B.当采用奇校验后，接收端接收数据有偶数个 1，则这个数据肯定是有偶数个 bit 发生错误
C.当一个数据字的各个二进制 bit 的模二加为 0 时表示偶校验
D.当一个数据字的 0 个数为偶数时称为奇校验
参考答案：ABD
解析：在 Verilog 建模的过程中,实际电路可分为 5 个不同级别的抽象，开关级、门级、寄存器（数据流 RTL）级、算法级、系统级

33. 下列哪些语言可以用来开发或验证 FPGA 逻辑模块
A. system verilog
B.verilog
C.C++
D.C
参考答案：ABCD

34. a=3'b010,b=3'b101 下面哪个语句得到的计算结果为 1
A. |(a&b)
B.!(a^b)
C.^(a|b)
D.(|(a+b))
参考答案：CD

35. 基本微分电路存在的问题有()
A.基本微分电路可能引起自激振荡
B.基本微分电路的 RC 环节对于反馈信号具有滞后作用
C.当输出电压发生突变时，可能导致基本微分电路不能正常工作
D.基本微分电路抗干扰性能差
参考答案：ABCD

36. 下列方法对于设计提升系统时钟频率有帮助的有() 。
A.减小 core 供电电压
B.升高器件工作温度
C.减少组合逻辑级数
D.采用 pipeline 设计
解析：CD
以下方法可以对提升系统时钟频率有帮助：
C. 采用 Pipeline (流水线) 设计。Pipeline 是将处理器指令分成多个阶段，每个阶段分别执行不同的操作，并且在每个时钟周期内同时执行多个指令，从而提高了处理器的吞吐量和效率。Pipeline 可以使处理器每个阶段的电路逻辑更简单，减少每个时钟周期内电路运算的延迟，从而提高系统时钟频率。
D. 减少组合逻辑级数。组合逻辑是指由多个逻辑门组成的电路，没有状态存储单元，输出只与当前输入有关系，不考虑时序。组合逻辑的级数越多，电路的时延会越长，从而限制系统时钟频率。因此，减少组合逻辑的级数可以提高系统时钟频率。
A. 减少 Core （处理器）供电电压可能会对系统时钟频率产生负面影响。虽然降低供电电

压可以降低处理器功耗和温度，但是过低的供电电压会导致处理器无法正常工作，从而影响系统时钟频率。
B. 提高器件环境温度也会对系统时钟频率产生负面影响。当器件环境温度过高时，会引起电路晶体管的漏电流增加，从而增加操作延迟和电路噪声，限制系统时钟频率。

37. 以下关于综合、布线说法正确的是()
A.使用管脚的电平、电流强度、翻转速率以及上下拉设置正确。
B.所有综合布线分析过程中，出现的 warning 和 info 信息都需要确认。
C.对端芯片如果三态输出，逻辑输入管脚需要设置上下拉电阻，确保其信号在不被驱动时，逻辑误采样
D.所有接口时序都要有时序分析报告，指导进行时序设置。
参考答案：ABCD

38. 相对于 ASIC，FPGA 应用于产品有如下优势:
A.更高的时钟频率
B.更低的功耗
C.更快的上市时间
D.小批量产品，成本更低
参考答案：CD

39. Quartus II 中的 Pin Planner 视觉工具为引脚和引脚组分配提供了一种途径。它包括的内容为
A.器件的封装视图
B.以不同的颜色和符号表示不同类型的引脚
C.已分配和未分配引脚的表格
D.以其他符号表示 I/O 块
参考答案：ABCD

40.FPGA 或 CPLD 内使用相同时钟沿的同步数字电路，最高频率和哪些因素有关?
A.时钟的占空比
B.D 触发器之间最长的组合逻辑路径
C.时钟 skew
D.逻辑块间互连布线长度
参考答案：BCD
解析：A. 时钟的占空比：占空比不会直接影响数字电路的最高工作频率，占空比是指时钟周期内高电平或低电平所占的百分比，它影响的是时钟周期的长短，而非频率。
B. D 触发器之间最长的组合逻辑路径：这是决定最高工作频率的关键因素之一。触发器之间的组合逻辑路径越长，信号在该路径上的传播延迟越大，这会限制电路能安全运行的最高频率。
C. 时钟 skew：时钟 skew（时钟偏差）是指时钟信号在到达电路不同部分时的时间差异。过大的时钟 skew 会减少可用的时钟周期时间，从而降低最高工作频率。
D. 逻辑块间互连布线长度：互连布线的长度会影响信号的传播延迟，长布线路径会增加延迟，这可能会限制电路的最高工作频率。

华为-硬件逻辑
（第 14 套）

友情提醒：参考答案仅供参考，可自行仔细排查！

单选题

1. 以下关于输入信号的 skew 的描述正确的是（）
A 驱动器多路输出信号到达输入端后，各信号之间的时延差
B 驱动器多路输出信号之间的时延差
C 驱动器输入信号与输出信号的时延差
D 信号从发送端到接收端的时延差
参考答案：A

2. 关于 Serdes,描述正确的是（）
A 必须分配在对应的 serdes 管脚位置
B 可以分配在任意 IO 管脚
C 分配必须包含发送和接收方向
D FPGA 器件都包含至少一个对 serdes 管脚
参考答案：A

3. 因为工具在分析时序已经考虑了一定的裕量，所以发布的 FPGA 版本中可以允许工作频率略高于工具上报的 Fmax 值。该说法（）
A 正确
B 错误
参考答案：B

4. 以下哪个是 verilog 中一定能综合为电路的语句（）
A forever
B task
C initial
D function
参考答案：D

5. 对 6’d53 进行移位操作（溢出舍弃），先左移一位，再右移三位，得到_____。
A 6
B 5
C 12
D 13
参考答案：D
解析：6’d53 表示 6 位十进制数 53，化为二进制为：0011 0101
先左移一位：0110 1010
再右移三位：0000 1101，化为十进制是 13。

6. 关于减少 FPGA 功耗的描述错误的是（）
A 采用 Pipeline 流水线设计会减少功耗
B Gray 编码比普通计数器编码功耗低
C 将系统所需要一定容量的存储器分成两块(或多块),然后用高位地址线进行片选译码，会减少功耗
D 减少 SRAM 接口不必要的翻转以降低功耗
参考答案：C
解析：在 FPGA 设计中，将存储器分割成多个部分并使用高位地址线进行片选，通常是为了实现存储器的分块访问或提高存储器的访问效率，而不是直接为了降低功耗。这种方法可能会增加地址解码的复杂性，而且如果管理不当，还可能导致功耗增加，因为需要额外的地址解码逻辑。

7. 两离散序列 X1=[0,1]、X2=[5,6,7],两者线性卷积结果后的序列为（）
A [6,7,8]
B [5,6,7]
C [0,5,6,7]
D [5,6,7,0]
参考答案：C

8. 以下关于路径说法唯一正确的是（）
A Pad to pad path 是指信号由输入 pad 开始，中间经过任意级的组合逻辑，终点是一个输出 pad 的延时
B Clock to setup path 是指数据从上一级触发器的时钟有效沿开始，经过两级触发器之间的各种组合逻辑延时和分布延时，到达这一级的触发器的延时。
C Clock to pad path 是指数据从触发器的时钟有效沿开始，经过各种组合逻辑延时和分布延时，到达输出管脚的延时
D 以上说法都对。
参考答案：C

9. 对于理想 ADC，其位数每增加一位，量化噪声可以改善：（）
A 18dB
B 3dB
C 12dB
D 6dB
参考答案：D

10. NMOS 器件的说法正确的是（）。
A NMOS 的硅衬底一般为掺杂浓度较低的 N 型半导体硅衬底
B 随着 VDS 的不断增大，PN 结因承受太大的反向电压而击穿，此时处于击穿区
C 当 Vgs>Vth 时，处于截止区
D 当 Vgs<Vth 时，处于线性区
参考答案：B

11. 一个反相器，它测出的转换时间 tLH=7ns 和 tHL=13ns,最大信号频率为

A 50MHZ
B 100MHZ
C 12.5MHZ
D 25MHZ
参考答案：A
解析：T=tLH+tHL=7+13=20ns
F=1/T=50MHZ

12. 关于 FPGA,哪个说法不正确（）
A 分布式 RAM 可以用作真双端口 RAM
B SLICEM 可以用作分布式 RAM
C ALM 是 Altera FPGA 内部可编程资源的名称
D DSP 可以用作加法用途
参考答案：A
解析：**分布式 RAM（Distributed RAM）通常不支持配置为真双端口 RAM。**分布式 RAM 的配置通常包括单端口和双端口,但这些配置与真双端口 RAM 有所不同。

13. 可以在 Verilog 的任务体 task 中进行时序控制。该说法（）
A 错误
B 正确
参考答案：B
解析：task 本身不支持时序控制，但可以通过将其嵌入到支持时序控制的 Verilog 结构中来实现所需的时序行为。

14. 报文长度为 65bytes(报文无间隔)，fpga 处理位宽为 64bit,采用 250M 工作时钟，报文处理性能为（）M。
A 250
B 250/64
C 250*64/(65*8)
D 250*65*8/64
参考答案：C
解析：一个时钟周期的时间是 1/250M 秒，一个时钟周期的时间,即 1/250M 秒，FPGA 处理了 64bit 数据，而处理一个包的时钟个数为 65x8÷64＝8.1 多，所以需要 9 个时钟，那么包处理性能就是 250/9 Mbps。

15. 共射极放大电路的交流输出波形下半周失真时为_____失真。（）
A 截止
B 交越
C 频率
D 饱和
参考答案：D

16. 电位是指电路中某点与_____之间的电压。（）
A 任意点

B 地
C 0 电位
D 参考点
参考答案：D

17. 某分组转发芯片需要支持 40G 以太网 64 字节短包线速，采用 250M 工作时钟，需要大约（）拍处理一个报文。
A 8 拍
B 16 拍
C 12 拍
D 4 拍
参考答案：D
解析：
帧间距，12 字节；
前导码：8 字节。
帧长：64 字节。
(12+8+64)×8=84×8=672bit/Packet；
40G /〔(64+8+12)×8〕= 59.5238Mpps；
250 / 59.5238 = 4.2

18. 二输入与非门输入变化为_____时，输出可能有竞争冒险。
A 11→01
B 01→10
C 10→00
D 00→10
参考答案：B

19. 正确的 FPGA 上电顺序（）
A VCCAUX->VCCINT->VCCBRAM->VCCIO
B VCCINT->VCCIO->VCCBRAM->VCCAUX
C VCCINT->VCCBRAM->VCCAUX->VCCIO
D VCCINT->VCCBRAM->VCCIO->VCCAUX
参考答案：C
解析：官方推荐的上电顺序依次为 VCCINT、VCCBRAM、VCCAUX、VCCAUX_IO、VCCO，断电顺序和上电顺序正好相反。另外如果 VCCINT 和 VCCBRAM 电源轨一致，则可同时上电/断电。VCCAUX_IO、VCCAUX 与 VCCO 电源轨一致也可同时上电/断电。其它电源轨则无上电顺序。GTX 收发器的上电顺序为 VCCINT、MGTAVCC、MGTAVTT 或者 MGTAVCC、VCCINT、MGTAVTT。断电顺序正好相反。MGTVCCAUX 无顺序。

20. 请选出哪个不是 FPGA 的加载方式（）
A I2C
B 被动并行

C　JTAG
D 主动串行
参考答案：A
解析：

mode	M[2:0]	Bus width
Master serial	000	X1
Master SPI	001	X1,x2,x4
Master BPI	010	X8,x16
Master SelectMap	100	X8,x16
JTag	101	X1
Slave SelectMap	110	X8,x16,x32
Slave serial	111	

21. 使用 LUT6 实现一个 16 选 1 的选择器，逻辑级数最小是几级（）
A　5
B　4
C　2
D　3
参考答案：D
解析：1 个 LUT6 可以实现 4 选 1 的数据选择器（MUX），同时 LUT6 可以与 SLICE 中的 F7MUX、F8MUX、F9MUX 等一起构成更大 MUX。对于 8 选 1 的 MUX，其逻辑级数为 2（1 个 LUT+1 个 F7MUX）。
对于 16 选 1 的 MUX，其逻辑级数为 3（1 个 LUT+1 个 F7MUX+1 个 F8MUX）；
而 32 选 1 的 MUX 可在一个 SLICE（针对 UltraScale 和 UltraScale Plus 芯片）中实现，消耗 8 个 LUT6，4 个 F7MUX，2 个 F8MUX 和 1 个 F9MUX，因此，逻辑级数为 4（1 个 LUT+1 个 F7MUX+1 个 F8MUX+1 个 F9MUX）。

22. 常用的单端有源探头输入阻抗是（）
A　75 欧姆
B　1M 欧姆
C　50 欧姆
D　100 欧姆
参考答案：C

23. 关于复位信号以下说法不正确的是（）
A 逻辑内部有多个时钟域时，异步复位信号要进行时钟域转换
B 如果复位信号的恢复时间（recovery time)不满足触发器的要求，可能会使触发器进入亚稳态
C 复位信号须做到异步复位同步解复位
D 直接使用单板的复位信号作为逻辑的复位信号
参考答案：D

24. 寻址容量为 17k*8bit 的 RAM 需要的地址线和数据线之和是多少（注：地址和数据线不复用）
A 22
B 21
C 24
D 23
参考答案：A
解析：容量 17k≈2^14，地址线的数量为 14 根。8bit：数据线的根数为 8 根，所以之和为 14+8=22 根。

25. 逻辑内部所能达到的最高运行速率，取决于触发器本身的建立保持时间及触发器之间的布线延时，因此提高同步电路速度的关键是（）
A 缩短触发器间组合逻辑的延时
B 缩短触发器时钟到数据延时
C 缩短数据到触发器保持时间
D 缩短数据到触发器建立时间
参考答案：A

26. 对于一般逻辑电平，各参数需满足如下_____的关系（）
A Voh>Vih>Vt>Vil>Vol;
B Vih>Voh>Vt>Vil>Vol;
C Voh>Vih>Vt>Vol>Vil;
D Vih>Voh>Vt>Vol>Vil;
参考答案：A


27. 信号功率为 P，扩频 M 倍后，经过白噪声功率为 N 的信道，则解扩后的信噪比为（）
A 10*lg(M*P/N)dB
B 20*lg(M/P*N)dB
C 10*lg(M/P*N)dB
D 20*lg(M*P/N)dB
参考答案：A

28. 以下关于 FPGA 中全局走线资源的使用说法正确的是（）
A 只有大扇出信号可以使用全局资源

B 只有时钟和复位可以使用全局资源
C 时钟、复位、大扇出信号都可以使用全局资源
D 只有时钟可以使用全局资源
参考答案：C

29. 数字电路中的信号‘1’表示电压是（）
A 2.5V
B 1.5V
C 不确定
D 3.3V
参考答案：C

30. Verilog 中，下列操作符优先级最低的是（）
A &&
B >
C ||
D |
参考答案：C
解析：



多选题
31. 以下哪些选项保证了状态机处理的可靠性（）

A 为保证状态机的安全，状态机编码中除了要增加 default 功能之外，状态机在综合时，综合工具中应选用 FSM COMPILER
B 状态不依赖于复位来确定，在加扰和不同复位的情况下能够从异常状态恢复
C 状态机中有异常保护、防挂死处理，确保每个状态都能在异常情况下能恢复
D 在状态机轮转中作为跳转条件的两个互斥信号应用一个信号表示
参考答案：BC

32. FPGA 设计中下列哪种时钟类型要慎用（）
A 全局时钟
B 多级逻辑时钟
C 门控时钟
D 行波时钟
参考答案：CD

33. AMD/Xilinx 的 FPGA 器件中 1 个 Block RAM 18Kb 支持的深度与位宽(深度 x 位宽）组合有
A 2Kx9
B 8Kx2
C 16Kx1
D 1Kx18
参考答案：ABCD

34. 在 systemverilog 中如下定义两个动态数组：

```
int  max [];
int  min [];
max=new[10];
min=max;
```

下面说法正确的是（）
A min 没有内存空间，对 min 的数据元素操作是非法的
B max 和 min 内存空间相互独立，改变 max 的数组元素值，min 数据元素值不会改变
C min 有内存空间
D max 和 min 共享内存空间，改变 max 的数组元素值，同时会改变 min 数据元素值
参考答案：CD

35. 在 systemverilog 中,关于类的继承，下面说法正确的是（）
A 一个类只能有一个子类
B 子类可以 overload 父类的方法
C 父类如果要调用被子类 overload 的方法，该方法必须为 virtual 的
D 一个类可以有多个父类
参考答案：BC

36. 下面关于代码覆盖率描述正确的是（）

A 代码覆盖率包括语句覆盖率
B 代码覆盖率不包括条件覆盖率
C 代码覆盖率包括功能覆盖率
D 代码覆盖率达到 100%说明代码 bug 已消除
参考答案：A

37. 常用的代码覆盖率类型包括（）
A 条件覆盖
B 语句覆盖
C 状态机覆盖
D 功能覆盖
参考答案：ABC

38. verilog 语言中，支持哪几种描述方式的建模（）
A 虚拟建模
B 行为描述方式建模
C 门或模块实例语句建模
D 连续赋值语句建模
参考答案：BCD

39. verilog 中，以下关于 task 的说法正确的是（）
A task 启动时刻可以不同于 task 结束时刻
B task 必须要有返回值
C task 定义结构中不允许出现过程块（inital 或 always）
D 在 task 内定义的局部变量都具有局部和静态的特点
参考答案：AC

40. 数字滤波器设计中的关键指标包括_____（）
A 通带频率
B 阻带衰减
C 截止频率
D 通带纹波
参考答案：ABCD

华为-硬件逻辑
（第 13 套）

友情提醒：参考答案仅供参考，可自行仔细排查！

单选题

1. 不影响 FPGA 动态功耗的因素有（）

A 漏电流大小

B 逻辑资源使用率

C 逻辑时钟频率

D toggle rate

参考答案：A

解析：

1）逻辑资源使用：FPGA 中的逻辑资源，如逻辑门、查找表（LUTs）等的使用情况会影响功耗。更复杂的逻辑电路通常需要更多的功耗。

2）时钟频率： FPGA 的时钟频率越高，其功耗通常也越大。高频率可能需要更高的电压，从而增加功耗。

3）IO（输入/输出）功耗： FPGA 的输入和输出引脚的功耗也是一个重要考虑因素。大量的高速 IO 操作可能增加功耗。

2. 集成运算放大器的一个结构特点是采用差动放大输入级，其目的是为了（）

A 提高放大倍数

B 抑制温漂

C 增强带负载能力

D 抑制电源噪声

参考答案：B

3. 关于组合环下列说法错误的是（）

A 组合环在许多设计工具中引起无穷尽的计算环，大多数工具会打开组合环，然后打开的方式可能各不相同，

B 组合逻辑的输出可以作为该组合逻辑的输入

C 组合环就是没有包含寄存器的环路

D 组合环可能会造成仿真挂死

参考答案：C

4. 下列哪个不是 System Verilog 功能覆盖率的语法

A bins

B covergroup

C coverpoints

D cross

参考答案：C

解析：拼写错误，coverpoint。

5. 以下描述错误的是（）

A 触发器都有保持和翻转功能

B 触发器按功能分有 RS 触发器、JK 触发器、D 触发器和 T 触发器等

C 触发器按结构形式分基本 RS 触发器、时钟 RS 触发器、主从结构触发器、边沿触发器等

D 触发器是能够记忆一位二值信号的基本逻辑单元，是构成各种数字系统的基本逻辑单元

参考答案：A

解析：不是所有触发器都同时具有保持和翻转功能。虽然 JK 触发器、D 触发器和 T 触发器等在一定条件下可以实现翻转功能，但它们的保持功能也有特定条件。例如，RS 触发器在某些条件下只能实现置位或复位功能，并不总是保持当前状态。因此，不能一概而论地说所有触发器都有保持和翻转功能。

6. 通过 jtag 加载 Altera 的 FPGA 使用的文件后缀是（）

A qsf

B sof

C qpf

D rbf

参考答案：B

7. 一个正数的原码是 X,那么这个数的补码是什么（）

A X

B (2n-1)+X

C 2n+X

D -(2n+X)

参考答案：A

解析：正数的原码、反码、补码都一样。

8. 一个 288x1024bit 的简单双口 RAM，最少需要多少块 RAM20K（组织形式：512x40、512x32、1024x18、1024x16、2Kx8、4Kx4、8Kx2、16Kx1）

A 16

B 18

C 15

D 14

参考答案：A

9. 下列关于状态机说法正确的是（）

A 只要给状态机添加 default 态，就可以确保综合后电路不会进入未知状态而挂死

B onehot 编码状态机一般用于高速场景

C 状态机设计不需要有明确的初始态

D 根据输出信号的特点，时序逻辑电路可以分为 Mealy 型和 Moore 型两种，其中 Moore 型的输出信号不仅取决于存储电路的状态，还取决于输入变化

参考答案：B

解析：Moore 状态机的输出仅由当前状态决定，与输入信号无关；而 Mealy 状态机的输出则由当前状态和输入信号共同决定。

10.以下哪些不是校验计算方法（）

A HASH

B FEC

C CRC

D BIP

参考答案：B

11、数字电路中，以下基本运算律描述不正确的是（）

A A+AB'=A

B (AB)'=A'B'

C A+A'B=A+B

D AB+A'C+BC=AB+A'C

参考答案：B

解析：摩根定律: $\overline{AB} = \overline{A} + \overline{B}$

12、下列哪个指明了综合的过程（）

A 网表>>加载文件

B 代码>>测试

C 网表>>布局布线结果

D 代码>>网表

参考答案：D

13.在使用 FPGA 时，怎么实现倍频（）

A 用寄存器和组合逻辑共同实现

B 用 DCM 实现

C 用组合逻辑实现

D 用寄存器实现

参考答案：B

14.下面关于 CMOS 电路的描述错误的是（）

A CMOS 电路的输出端可以和地短接

B CMOS 电路驱动能力的提高，可以通过增加一级驱动能力较强的缓冲器来实现

C CMOS 电路中一般不允许将两个器件的输出端直接并接

D CMOS 电路输入端不能悬空，因为悬空会破坏正常的逻辑关系

参考答案：A

解析：ＭＯＳ器件输出端既不允许和电源短接，也不允许和地短接，否则输出级的ＭＯＳ管就会因过流而损坏。

在ＣＭＯＳ电路中除了三端输出器件外，不允许两个器件输出端并接，因为不同的器件参数不一致，有可能导致ＮＭＯＳ和ＰＭＯＳ器件同时导通，形成大电流。但为了增加电路的驱动能力，允许把同一芯片上的同类电路并联使用。

ＣＭＯＳ电路的驱动能力的提高，除选用驱动能力较强的缓冲器来完成之外，还可将同一个芯片几个同类电路并联起来提高，这时驱动能力提高到Ｎ倍（Ｎ为并联门的数量）。

ＣＭＯＳ电路的输入端不允许悬空，因为悬空会使电位不定，破坏正常的逻辑关系。另外，悬空时输入阻抗高，易受外界噪声干扰，使电路产生误动作，而且也极易造成栅极感应静电而击穿。所以“与”门，“与非”门的多余输入端要接高电平，“或”门和“或非”门的多余输入端要接低电平。若电路的工作速度不高，功耗也不需特别考虑时，则可以将多余输入端与使用端并联。

15.在某个类中，有如下定义，下列选项描述正确的是（）

```
 rand int    len;
 rand bit    mode;
constraint    c{
mode==1->len dist{10:=10,20:=20};
mode==0->len dist{10:=2,20:=1};
solve mode before len;
}
```

A　len 取 10 的概率是 2/3

B　len 取 10 的概率是 1/6

C　len 取 10 的概率是 1/2

D　len 取 10 的概率是 1/3

参考答案：D

16.下述 Verilog 语句，在 Modelsim 仿真时若想了解 a=1 及 b=1 这两种情况代码测试覆盖情况，需要查看何种覆盖率统计（）

```
If(a||b)      reg=Xcount+1;
```

A 语句覆盖率

B 分支覆盖率

C 条件表达式覆盖率

D 状态机覆盖率

参考答案：C

17.信号过冲如何消除（）

A 串接电阻

B 加去耦电容

C 加磁珠

D 增加驱动电流

参考答案：B

解析：**信号过冲的消除方法主要包括减小驱动电流、阻抗匹配、增加匹配电阻和电容等措施。**

1 如果是主芯片发出来的信号过冲，可以尝试减小驱动电流。

2 通过更改源端电阻来进行阻抗匹配，消除信号路径上的阻抗突变。

3 在末端并联一个匹配电阻到电源或地，可以消除信号在末端的一次反射，但会增加功耗。

4 增加 TVS 管来限制峰值。

5 在源端增加一个对地的电容，可以抑制信号的突变，从而减小过冲。但需要注意的是，这可能会影响一些信号的传输和识别。

18.某分组转发芯片需要支持 40G 以太网 64 字节短包线速，采用 250M 工作时钟，需要大约（）拍处理一个报文。

A 12 拍

B 4 拍

C 16 拍

D 8 拍

参考答案：D

解析：

首先，我们将以太网速度从Gbps转换为bps：

$$40\ \text{Gbps} = 40 \times 10^9\ \text{bps}$$

接下来，我们将包大小从字节转换为比特：

$$64\ \text{bytes} = 64 \times 8\ \text{bits} = 512\ \text{bits}$$

现在，我们计算在40Gbps速度下传输一个512比特包所需的时间：

$$\text{Time} = \frac{\text{Number of bits}}{\text{Speed}} = \frac{512\ \text{bits}}{40 \times 10^9\ \text{bps}} = 1.28 \times 10^{-6}\ \text{seconds}$$

由于工作时钟频率为250MHz，一个时钟周期的时间是：

$$\text{Clock cycle time} = \frac{1}{250 \times 10^6\ \text{Hz}} = 4 \times 10^{-9}\ \text{seconds}$$

为了找出处理一个包所需的时钟周期数（拍数），我们将传输时间除以时钟周期时间：

$$\text{Number of clock cycles} = \frac{1.28 \times 10^{-6}\ \text{seconds}}{4 \times 10^{-9}\ \text{seconds}} = 320$$

然而，这个计算似乎与提供的选项不符。让我们重新评估问题。考虑到FPGA处理位宽为64bit，这意味着每个时钟周期可以处理64bits。因此，处理512bits所需的时钟周期数是：

$$\text{Number of clock cycles} = \frac{512\ \text{bits}}{64\ \text{bits/cycle}} = 8$$

19.数字电路中的信号‘1’，表示电压是（）

A 2.5V

B 不确定

C 3.3V

D 1.5V

参考答案：B

解析：代表高电平。

20.下列有关时序分析的描述正确的是（）

A 下面的公式用来计算最大数据达到 skew: Maximum Data Arrival Skew= Shortest Data Arrival Path-lonest Data Arrival Path

B recovery 时间，是指异步控制信号在有效时钟沿到达之后必须保持稳定的时间

C 时钟信号的建立时间裕度的计算方法是基于数据的到达时间和数据的需要时间

D removal 时间，是指异步控制信号在有效的时钟沿到达之前必须保持稳定的最短时间

参考答案：A

21.逻辑工程中对未使用的管脚要进行如何处理（）

A 弱上拉三态输入

B 弱下拉三态输出

C 弱下拉三态输入

D 弱上拉三态输出

参考答案：A

22.下面哪项措施无法降低 CMOS 集成电路的功耗（）

A 采用不同速度的标准单元（Multi-Vth 库)

B 多电压域设计（Multi-Voltage）

C 使用 Low VT library

D 降低工作时钟频率

参考答案： C

23.OC 门的特点是能够实现（）

A 异或

B 与非

C 线与

D 线或

参考答案：C

24.Modelsim 仿真时，Verilog 代码编译使用命令是（）

A vmap
B vsim
C vlog
D vcom

参考答案：C

25.verilog 中关于函数的说法错误的是（）

A 函数的定义不能包含任何的时间控制语句，如#、@等标识的语句

B function 可用于组合逻辑及时序逻辑

C 定义函数至少要有一个输入参数

D 函数不能调用 task

参考答案：B

解析：在 Verilog 中，函数（function）只能用于组合逻辑，不能用于时序逻辑。

时序逻辑通常需要使用任务（task）来实现，因为任务可以包含时间控制语句。

26.电位是指电路中某点与____之间的电压。()

A 0 电位

B 地

C 参考点

D 任意点

参考答案：C

27.在进行同步电路从寄存器 a 到寄存器 b 的路径的静态时序分析时，不需要考

虑下列哪一项____（）

A 寄存器 b 的 TCO

B 寄存器 a 的 TCO

C 时钟的 skew

D 寄存器 a 和寄存器 b 的路径延时

参考答案：B

28.关于动态数组、关联数组和队列，描述错误的是（）

A 队列结合了链表和数组的优点，可以在队列的如何地方增加或删除元素

B 动态数组在声明时不分配空间，在仿真时才分配空间和调整宽度。这样就可以在仿真时使用最小的储存量

C 关联数组用来保存一个疏矩阵的元素，当对一个非常大的地址空间进行寻址时，只为实际写入的元素分配空间，节约了储存空间

D 在队列中间增加或删除元素需要对已经存在的数据进行搬移以便腾出空间，相应的操作所耗费的时间和队列的大小无关

参考答案：A

29.以下错误的是（）

A 用两个半加器外加一个或门即可实现一个全加器

B 数字比较器可以比较数字大小

C 实现两个一位二进制数相加的电路叫全加器

D 编码器可分为普通编码器和优先编码器

参考答案：C

30.下面描述错误的是（）

A 同型号 FPGA wirebond 封装比 flipchip 封装散热性能好

B 同厂家相同工艺且容量相当的 FPGA 跑相同设计，低端器件一般功耗更低

C 同型号 FPGA 速率等级高的功耗不一定比速率等级低的功耗低

D 影响关键路径性能的因素有逻辑级数、扇出和路径延迟

参考答案：A

多选题

31.Verilog 中，以下说法正确的是（）

A task 可以调用 function,也可以调用该 task 本身

B function 可以调用 task

C function 不能包含有时序概念的逻辑

D task 可以有返回值

参考答案：AC

32.在 systemverilo 中如下定义两个动态数组：

```
int    max[];
int    min[];
max=new[10];
min=max;
```

下面说法正确的是

A、max 和 min 内存空间相互独立，改变 max 的数组元素值，min 数据元素值不

会改变

B、max 和 min 共享内存空间，改变 max 的数组元素值，同时会改变 min 的数据元素值

C、min 没有内存空间，对 min 的数据元素操作是非法的

D、min 有内存空间

参考答案：BD

33.Modelsim/Questa 可以用于以下哪些应用场景（）

A RTL 级仿真

B 布局布线后仿真

C 混合语言仿真

D 综合后仿真

参考答案：ABCD

34.下面关于代码覆盖率描述错误的是（）

A 代码覆盖率包括功能覆盖率

B 代码覆盖率包括语句覆盖率

C 代码覆盖率不包括条件覆盖率

D 代码覆盖率达到 100%说明代码 bug 已消除

参考答案：

参考答案：ACD
解析：测试点是人为分解得出的，无法保证 100%覆盖，也无法保证 100%正确，只能说明某些关注的情况得到覆盖，功能点都没有覆盖，验证工作怎么可以结束。即使代码覆盖率和功能覆盖率都达到 100%，也要怀有对芯片流片的敬畏之心。

测试点是人为分解得出的，无法保证 100%覆盖，也无法保证 100%正确，只能说明某些关注的情况得到覆盖，功能点都没有覆盖，验证工作怎么可以结束。即使代码覆盖率和功能覆盖率都达到 100%，也要怀有对芯片流片的敬畏之心。
System Verilog：覆盖率 2 个大方面：代码覆盖率，功能覆盖率。
代码覆盖率主要包括：
（1）分支覆盖率；
针对 if…else、case 等分支语句，看代码中设计的分支是否都被测试到了。
针对 if（条件 1），只要条件 1 取 true 和 false 都执行过，则这个分支就完全覆盖了。
（2）语句覆盖率
语句覆盖率上不去时，可以查看未覆盖处的代码是测试用例的疏忽、冗余代码或是保护用途的代码，比如 case 的 default（如果出现此类，一般是 case 的条件已经全部列出，可以将最后一个条件改为 default）。
（3）翻转覆盖率
包括两态翻转（0/1）和三态翻转（0/1/Z），常用的是两态翻转。对于单比特信号而言，若仿真用例使得该信号从 0 到 1 和从 1 到 0 的翻转均发生，则认为这里的翻转覆盖率是全面的（100%）。
即使翻转覆盖率达到 100%，分支覆盖率和语句覆盖率也不一定达到 100%。
（4）条件覆盖率；
条件覆盖率可以看作是对分支覆盖率的补充。每一个分支条件表达式中，所有条件的覆盖。
（5）状态机覆盖率；
状态机覆盖率主要检查当前状态到下一个状态的跳转是否都跳转过。
功能覆盖率：
又称黑盒测试覆盖率，只关心功能，不关心具体的代码是如何实现的。如果想要统计功能覆盖率，需要在 SystemVerilog 编写的测试用例中添加覆盖组（需要根据功能写测试变量的覆盖率，工具按照覆盖率统计覆盖率），仿真器基于它来统计功能覆盖率。
实现方式主要分为覆盖点（coverage points）和断言（arrertion）。

35．管脚约束对 I/O 管脚起到的作用包括（）

A 输入输出电平

B 上拉和下拉的能力

C 管脚位置

D 驱动能力

参考答案：ABCD

36．在 systemverilog 中，关于类的继承，下面说法正确的是（）

A 父类如果要调用被子类 overload 的方法，该方法必须为 Virtual 的

B 子类可以 overload 父类的方法

C 一个类可以有多个父类

D 一个类只能有一个子类

参考答案：AB

37.通过哪些方法可以降低 FPGA 功耗（）

A 合理设置芯片 IO 电平和驱动能力

B 降低电路翻转率

C 降低使用面积

D 降低 memory 功耗

参考答案：ABD

38.实现 15 分频电路，需要的 D 触发器数量为_____。()

A 4

B 3

C 5

D 2

参考答案：A

39.以下描述正确的是（）

A 锁存器是一个小的组合环，在赋新值前一直保留原来的取值

B 锁存器不需要触发，只是在输入电平变化的同时输出发生改变

C 锁存并不一定是设计的原意，可能是由于编写的 HDL 代码风格导致综合出锁存器

D 锁存器不利于高性能设计

参考答案：BCD

40.在 AMD FPGA 中，IO BANK 常见有哪几种类型（）

A HC IO BANK

B HD IO BANK

C HP IO BANK

D HR IO BANK

参考答案：BC

华为-硬件逻辑

(第 12 套)

1、FPGA 编译流程，正确的是
A.综合——>布局布线——>映射——>产生目标文件
B.映射——>综合——>布局布线——>产生目标文件
c.综合——>映射——>布局布线——>产生目标文件
D.综合——>布局布线——>映射——>时序分析

参考答案：C
解析：FPGA 的编译流程包括设计输入、综合、优化、布局布线、时序分析、生成比特流、调试和验证以及生成最终产品等阶段。

2、集成运算放大器的一个结构特点是采用差动放大输入级，其目的是为了
A.抑制电源噪声
B.提高放大倍数
C.增强带负载能力
D.抑制温漂
参考答案：D

3、非门晶体管数量为:
A.1
B.2
C.3
D.4
参考答案：B

4、试确定序列 f (k) =2sin (pi*k/4) + 3cos (pi*k/5)是否为周期序列。若是，其周期 N 为（）
A 是，N= 20
B.不是周期序列
c.是，N=8
D.是，N=40
参考答案：D

5、以下关于输入信号的 skew 的描述正确的是
A.驱动器多路输出信号到达输入端后，各信号之间的时延差
B.驱动器多路输出信号之间的时延差
c.信号从发送端到接收端的时延差
D.驱动器的输入信号与输出信号的时延差
参考答案：A

6、Xilinx FPGA 中 slice 资源不包含（）
A.REG
B.LUT
C.进位链
D.DSP
参考答案：D

7、一个 2653×1024 轮跤的简单双口 R-AM，最少需要多少块 RAM20K(组织形式:512x40、512×32、1024x20、1024×18、1024x16、2kx8、4Kx4、8Kx2、16Kx1)
A.18
B.14
C.15

D.16
参考答案：B

8、如下 ModelSim/QuestaSim 命令的执行顺序正确的是（）
A. vlib vmap vsim vlog
B. Vlog vlib vmap vsim
c. vlib vmap vlog vsim
D. vmap vlib vlog vsim
参考答案：C

9、以下 verilog 语言中，哪个不是循环控制语句相关(
A. case
B. while
c. for
D. forever
参考答案：A

10、工业档器件的温度范围是-40°C ~ 100℃，其中 100°C 是指(
A 设备的工作温度最高可以到达 100℃;
B.以上说法都不正确;
C.器件的表壳温度最大可以达到 100℃;
D.器件的结温最大可以达到 100℃;
参考答案：A

11、下列有关时序分析的描述正确的是
A 下面的公式用来计算最大教据达到 skew：Maximam Data Arrival Skew = Shortest Data Arival path - Longest Data Arrval ath
B.recovery 时间，是指异步控制信号在有效时钟沿到达之后必须保持稳定的时间
C.时钟信号的建立时间裕度的计算方法是基于数据的到达时间和数据的需要时间
D.removal 时间，是指异步控制信号在有效的时钟沿到达之前必须保持稳定的最矩时间
参考答案：C

12、-1 的 4 位二进制补码表示
A.1110
B.0.001
c.1001
D.1111
参考答案：D

13、 Verilog 中，下列操作符优先级最低的是
A.ll
B.|
C.&&
D.>

参考答案：A

14、Modelsim 仿真时，可以在（）窗口设置断点
A. watch
B. wave
C.source
D. list
参考答案：C

15、电路中电压 V 固定时，电源内阻越大，整体功耗
A.越小
B.都不是
c.越大
D.不变
参考答案：A

16、可以在 Verilog 的任务体 task 中进行时序控制。该说法(
A 错误
B.正确
参考答案：A

17、逻辑内部所能达到的最高运行速本取决于触发器本身的建立保持时间及触发器之间的布线延时，因此提高同步电路速度的关键是:
A 缩短数据到触发器的建立时间
B 缩短触发器间组合逻辑的延时
C.缩短数据到触发器保持时间
D.缩短触发器时钟到数据延时
参考答案：B

18、SystemVerilog 语言中，下列方法不属于队列的是
A. first()
B.pop_front()
c.delete()
D. push_back()
参考答案：A

19、以下描述正确的是
A.ADC 的分辨率就是电路所能分辨的最小输出电压与最大输出电压之比。
B.ADC 的精度即为能分辨的最小测量单元
C.DAC 电路的基本功能单元有采样保持电路和编码电路。
D.DAC 功能是将输入数字信号转换为与输入数字量成正比的输出模拟电流或电压。
参考答案：D

20、以下哪种信号异常能用逻辑分析仪检测出来

A.信号占空比超标
B.信号上升缓慢
C.6 个信号的异常组合
D.信号抖动过大
参考答案：A

21、verilogHDL 语言中关于任务(task)描述错误的是
A.任务中可以有时间控制语句
B.任务可以调用其他任务或函数
C.任务至少有一个或多个返回值
D.任务定义结构内不允许出现过程块
参考答案：C

22、Verilog 语法区分大小写。该说法(
A.正确
B.错误
参考答案：A

23、下面逻辑门必须上拉处理的是
A 以上均不是
B.OE 门
C.OC/OD 门
参考答案：C

24、四个变量卡诺图中，最小项数量为.__，逻辑上不相邻的一组最小项为_
A.16,4'b0001 和 4'b0010
B.8,4'b0000 和 4'b0001
c.16,4'b0000 和 4'b0001
D.8,4'b0001 和 4'b0010
参考答案：D

25、FPGA 开发工具综合步骤不支持的输入文件类型是（)
A. v
B. sV
c.vm
D. vhdl
参考答案：C

26、下列 systemverilog 语句预期的打印为()(注:打印格式为时刻:内容)

```
fork
    begin
        #20 $display""A""");
    end
    begin
```

#15 $display(""B"");end
join_none
#10 $display(“”C”");

A.15:B
20A
25:C
B.10.C
15:B
20A
C.15:B
25;C
35:A
D.10.C
25:B
30:A
参考答案：B

27、下面关于例化的概念中，说法错误的是
A Verilog 中的模块，是在代码被编译的时候例化的
B. System Verilog 中的例化是静态的
c.System Verilog 中的类，是在运行中测试平台需要的时候才被创建
D. verilog 中的模块可以被多次例化
参考答案：A

28、在使用 FPGA 时，怎么实现倍频
A.用寄存器实现
B.用 DCM 实现
C.用组合逻辑实现
D.用寄存器和组合逻辑共同实现
参考答案：B

29、下列描述中不是产生毛刺的主要原因是
A.数字逻辑的竞争冒险;
B.串扰;
C.输入输出状态转换;
D.阻抗不匹配;
参考答案：C

30、AMD Xilinx 20nm 的 FPGA 器件，占用完全相同的逻辑资源情况下，以下说法正确的是
A 速度等级-2 比-3 的功耗更大,-2 比-3 的时序更差。
B 速度等级-2 比-3 的功耗更小,-2 比-3 的时序更差。
C.速度等级-2 比-3 的功耗更小,-2 比-3 的时序更优。
D.速度等级-2 比-3 的功耗更大,-2 比-3 的时序更优。

参考答案：C

多选题

31、Modsim/Questa 调用库文件的方法有哪些（

A.指定库文件的路径

B.将库文件路径加入仿真工程的编译文件列表

c.将库文件复制到仿真工程目录下

D.指定预编译库的路径

参考答案：ABCD

32、下列关于 Chipscope 使用描述错误的是

A.Chipscape 抓波形的深度取决于所占用 BRAM 的多少

B.使用 Chipscope 必须使用 JTAG

C.Chipscope 插入的模块一定不占用全局时钟资源

D.部分 Quartus 版本支持 Chipscope

参考答案：C

33、下面关于代码覆盖率描述错误的是

A.代码覆盖率包括语句覆盖率

B.代码覆盖率达到 100%说明代码 bug 已消除

C.代码覆盖率不包括条件覆盖率

D.代码覆盖率包括功能覆盖率

参考答案：BCD

解析：测试点是人为分解得出的，无法保证 100%覆盖，也无法保证 100%正确，只能说明某些关注的情况得到覆盖，功能点都没有覆盖，验证工作怎么可以结束。即使代码覆盖率和功能覆盖率都达到 100%，也要怀有对芯片流片的敬畏之心。

测试点是人为分解得出的，无法保证 100%覆盖，也无法保证 100%正确，只能说明某些关注的情况得到覆盖，功能点都没有覆盖，验证工作怎么可以结束。即使代码覆盖率和功能覆盖率都达到 100%，也要怀有对芯片流片的敬畏之心。

System Verilog：覆盖率 2 个大方面：代码覆盖率，功能覆盖率。

代码覆盖率主要包括：

（1）分支覆盖率；

针对 if…else、case 等分支语句，看代码中设计的分支是否都被测试到了。

针对 if（条件 1），只要条件 1 取 true 和 false 都执行过，则这个分支就完全覆盖了。

（2）语句覆盖率

语句覆盖率上不去时，可以查看未覆盖处的代码是测试用例的疏忽、冗余代码或是保护用途的代码，比如 case 的 default（如果出现此类，一般是 case 的条件已经全部列出，可以将最后一个条件改为 default）。

（3）翻转覆盖率

包括两态翻转（0/1）和三态翻转（0/1/Z），常用的是两态翻转。对于单比特信号而言，若仿真用例使得该信号从 0 到 1 和从 1 到 0 的翻转均发生，则认为这里的翻转覆盖率是全面的（100%）。

即使翻转覆盖率达到 100%，分支覆盖率和语句覆盖率也不一定达到 100%。

（4）条件覆盖率；

条件覆盖率可以看作是对分支覆盖率的补充。每一个分支条件表达式中，所有条件的覆盖。
（5）状态机覆盖率；
状态机覆盖率主要检查当前状态到下一个状态的跳转是否都跳转过。
功能覆盖率：
又称黑盒测试覆盖率，只关心功能，不关心具体的代码是如何实现的。如果想要统计功能覆盖率，需要在 SystemVerilog 编写的测试用例中添加覆盖组（需要根据功能写测试变量的覆盖率，工具按照覆盖率统计覆盖率），仿真器基于它来统计功能覆盖率。
实现方式主要分为覆盖点（coverage points）和断言（arrertion）。

34、数字滤波器设计中的关键指标包括_
A.阻带衰减
B.截止频率
c.通带频率
D.通带纹波
参考答案：ABCD

35、关于 FPGA 设计的可靠性。下列描述正确的有
A 外较 RAM 时钟。以及接口总线的接收输入时钟。发送输出割钟。要求接口电平、占空比、沿跳变时间符合接口总线标准。并且保证和对端器件能够对接
B.涉及到内存管理的,设计时需要提供内存泄露保护机制
c.除系统时钟之外的其他始终丢失后恢复正常。器件能够恢复正常工作
D.对逻辑外部接口时钟、关健控制信号进行加扰测试。需要保证逻辑可恢复。
参考答案：ACD

36、RAM 在 FPGA 中可以用做以下功能
A.固定系教乘法器
B.FIFO
C.数据存储器
D.查找表
参考答案：BC

37、Verilog 中，以下对 if-else 和 case 语句描述正确的有
A.case 语句通常会被综合为一级多路复用器
B. case 语句有优先级
c.if 语句有优先级
D. if-else 语句通常会被综合成优先编码的串联的多个多路复用器
参考答案：ACD

38，UVM 中，当前仿真平台的 log 打印级别为 UVM.MEDIUM，如果期望再多打印出一些信息，可以将 UVM 平台中 UVM INFO 的打印级别设置为下列哪些级别
A UVM_LOW
B UVM_HIGH
C.UVM_NONE

D.UVM_DEBUG
参考答案：BD

39、关于 FIFO 的通用设计准则，以下说法中正确的是
A 对 FIFO 进行读操作时，必须结合读使能和空信号来保证总线输出教据是否有效
B.使用供应商 FIFO 的时误，可以出现空读和满写
C.FIFO 的读写时钟必须是同一个时钟
D.使用 FIFO 的设计中需要增加异常检测复位机制
参考答案：AD

40、下面哪些措施对提高设计的频率有帮助_
A.减少不必要的寄存器复位;
B.减少信号扇出数;
c.组合逻辑拆分;
D. ram/fifo 增加一级寄存器打拍后输出
参考答案：BCD

华为-硬件逻辑

(第 11 套)

1.FPGA 的结构化设计过程是一个怎样的设计过程（）
A. Bottom Up
B. Serial Design
C. Top Down
D. Parallel Design
参考答案：
解析：C
A、自底而上，B、串行设计，C 自顶向下，D、并行设计

2. 示波器当前设置的时间灵敏度为 0.2ms/div，若示波器屏幕显示 4 个完整的波形（该波形为信号发生器产生的周期信号），则该输入的周期信号的频率为
A. 0.5 kHz
B. 1 kHz
C. 无法计算
D. 2 kHz
参考答案：D

3.发送端不发送专门的同步信息，而是设法从收到的信息中提取同步信息的方法，被称为（）。

A. 自同步法
B. 位同步法
C. 外同步法
D. 群同步法
参考答案：A

4、**SystemVerilog** 语言中不属于队列的方法（）
选项为：
A. first()
B. pop_front()
C. push_back()
D. delete()
参考答案：A（前面第 10 套的纠正一下）

5.在下列逻辑电路中，哪个是组合逻辑电路。
A. 缓存器
B. 分频器
C. 译码器
D. 移位寄存器
参考答案：C
6.电源纹波噪声测试方式哪种更正确：
A. 同轴线缆+10uF 电容隔直+示波器设置为 50ohm DC 模式
B. 有源探头+示波器设置为 50ohm DC 模式
C. 无源探头+示波器设置为 1Mohm AC 模式
D. 无源探头+示波器设置为 50ohm DC 模式
参考答案：A

8.4bit 二进制计数器，其最高 bit 位翻转率（Toggle Rate，若每时钟都翻转按 100%计算）大约是：
A. 0.125
B. 0.25
C. 0.47
D. 0.5
参考答案：A
解析：

一个4位二进制计数器，其计数范围是 $2^4 = 16$ 个状态。在每个时钟周期，计数器的状态会变化一次，最高位（即最左边的位）在每个状态变化时都有可能翻转。

对于一个4位计数器，最高位在从 0111 到 1000 的变化中翻转，以及在从 1111 到 0000 的变化中翻转。在16个状态中，有2个这样的翻转。因此，最高位的翻转率大约是：

$$\text{Toggle Rate} = \frac{\text{Number of Toggles}}{\text{Total Number of State Transitions}} = \frac{2}{16} = 0.125$$

9.I^2C 总线 CLK 上升时间过慢，应该如何调整：

A. 增大上拉电阻
B. 增加总线电容
C. 减小上拉电阻
D. 增加驱动能力
参考答案：C

10.下面逻辑门必须上拉处理的是：
A. OC/OD 门
B. OE 门
C. 以上均不是
参考答案：A

11.因为工具在分析时序时已经考虑了一定的裕量，所以发布的 FPGA 版本中可以允许工作频率略高于工具上报的 Fmax 值。该说法（）。
A. 正确
B. 错误
参考答案：A

12.逻辑电路采用流水线（pipeline）设计，带来的最大优点是：
A. 逻辑综合后电路的面积和资源可以更小
B. 逻辑综合后电路的时钟频率可以更高
C. 逻辑综合后电路的复杂度可以更低
D. 逻辑综合后电路的功耗可以更低
参考答案：B
解析：
优点：流水线缩短了在一个时钟周期内给的那个信号必须通过的通路长度，增加了数据吞吐量从而可以提高时钟频率，但也导致了数据的延时。
缺点：功耗增加，面积增加，硬件复杂度增加，特别对于复杂逻辑如 cpu 的流水线而言，流水越深，发生需要 hold 流水线或 reset 流水线的情况时，时间损失越大。

13.如果序列 x(n)是一个长度为 64 点的有限长序列（0 <= n <= 63），序列 h(n)是一个长度为 128 点的有限长序列（0 <= n <= 127），y(n) = x(n) * h(n) (卷积运算)。则 y(n)的长度为（）。
A. 255
B. 256
C. 192
D. 191
参考答案：D
解析：

在离散时间信号处理中，两个有限长序列进行卷积运算时，结果序列的长度等于两个原始序列长度之和减去1。给定序列 $x(n)$ 的长度为64点，序列 $h(n)$ 的长度为128点，那么它们卷积后的结果序列 $y(n)$ 的长度 N 可以通过以下公式计算：

$$N = \text{length}(x) + \text{length}(h) - 1$$

将给定的长度代入公式：

$$N = 64 + 128 - 1$$

14.在类 A 中有如下语句的约束语句，下列选项正确的是：

```
class A;
   rand bit a,m;
   rand bit [1:0]b,n;
   constraint c1{a -> b==0;}
   constraint c2{m->n==0;solve m before n}
end class
```

A. b=0 的概率是 1/2, n=0 的概率是 1/2
B. b=0 的概率是 1/4, n=0 的概率是 1/4
C. b=0 的概率是 1/4, n=0 的概率是 1/2
D. b=0 的概率是 2/5, n=0 的概率是 5/8
参考答案：C

15.高斯白噪声通常是指噪声的什么量服从高斯分布：
A. 功率谱密度
B. 幅值
C. 自相关函数
D. 相位
参考答案：B

16. 异步 fifo 里的读写地址处理，通常需要用到格雷码，这样做的好处是什么
A. 方便跨异步处理
B. 消除亚稳态
C. 优化时序
D. 简化空满信号产生
参考答案 B

17.下面对最大时钟频率描述正确的是：
A. 最大时钟频率主要由两级触发器装置之间的路径延时决定
B. 最大时钟频率与 clock to pad 路径的延时是倒数关系
C. 最大时钟频率是指数据从输入脚输入到输出脚输出的最大频率
D. 最大时钟频率与 pad to pad 路径的延时是倒数关系
参考答案：B

18.以下描述错误的是：

A. 触发器按控制功能分有 RS 触发器、JK 触发器、D 触发器和 T 触发器等
B. 触发器是能存储 1 位二值信号的基本逻辑单元，是构成各种数字系统的基本逻辑单元
C. 触发器按结构形式分有 RS 触发器、时钟 RS 触发器、主从结构触发器、边沿触发器等
D. 触发器都有保持和翻转功能
参考答案：D
解析:触发器并不都具有保持和翻转功能。具有保持和翻转两种功能的触发器是 JK 触发器。

19.以下关于状态机的说法错误的是（）。
A. 高可靠场景应避免使用 one-hot 编码
B. 可以使用除二进制、GRAY 码、one-hot 码之外的其他编码方式
C. GRAY 码相对二进制编码方式，更节省功耗一些
D. 高速场景下，状态机状态较多时，优先使用二进制编码，节省寄存器资源
参考答案：D
解析： 常用的编码有三种:二进制编码、Gray 码、one-hot 编码。另外,还可以自定义编码,比如在高速设计中以状态编码作为输出。高速场景下，状态机状态较多时，优先使用格雷码编码，节省寄存器资源。

20.四个变量卡诺图中，最小项数量为 6，逻辑上不相邻的一组最小项为:
A. 16, 4'b0000 和 4'b0001
B. 8, 4'b0000 和 4'b0001
C. 16, 4'b0001 和 4'b0010
D. 8, 4'b0001 和 4'b0010
参考答案：D

21.FPGA 中关于资源的说法错误的是:
A. LUT 资源极限场景下可以使用到 100%
B. DSP 资源极限场景下可以使用到 100%
C. RAM 资源极限场景下可以使用到 100%
D. IO 资源极限场景下可以使用到 100%
参考答案：D

22.常用的单端有源传送头插入阻抗是:
A. 1M 欧姆
B. 75 欧姆
C. 50 欧姆
D. 100 欧姆
参考答案：A
解析:有源单端探头 备注:有源单端探头的输入阻抗很高(1M 欧姆),输出阻抗一般为 50 欧姆。

23.一个两级放大电路，第一级增益为 4db，第二级增益为 8db；该电路的总增益为（）。
A. 24
B. 12

C. 10
D. 6
参考答案：B

24.下列描述中不是产生毛刺的主要原因
A. 数字逻辑的竞争冒险
B. 串扰
C. 阻抗不匹配
D. 输入输出状态转换
参考答案：D

25.在双向总线（inout 端口）设计时，当总线没有输出的时候，应该将总线默认值为：
A. 逻辑 1
B. 高阻态
C. 不定态
D. 逻辑 0
参考答案：B

26.如下代码行，关于阻塞赋值和非阻塞赋值的说法正确的是：
data_out = data_in;
A. 为非阻塞赋值，常用于组合逻辑
B. 为非阻塞赋值，常用于时序逻辑
C. 为阻塞赋值，常用于时序逻辑
D. 为阻塞赋值，常用于组合逻辑
参考答案：D

27.在同步设计中同时使用时钟上沿和下沿，会对时钟的_____提出更高要求。
A. 时钟占空比
B. 时钟过冲
C. 时钟频率
D. 时钟 jitter
参考答案：D

28.如下 ModelSim/QuestaSim 命令的执行顺序正确的是（）。
A. vlib vmap vlog vsim
B. vmap vlib vlog vsim
C. vlog vlib vmap vsim
D. vlib vmap vsim vlog
参考答案：A

29.下列有关时序分析的描述正确的是（）。
A. 下面的公式用来计算最大数据达到了 skew： Maximum Data Arrival Skew = Shortest Data Arrival Path – Longest Data Arrival Path
B. removal 时间，是指异步控制信号在有效的时钟沿到达之前必须保持稳定的最短时间
C. 时钟信号的建立时间裕度的计算方法是基于数据的到达时间和数据的需要时间
D. recovery 时间，是指异步控制信号在有效时钟沿到达之后必须保持稳定的时间
参考答案：C

多选题
31.以下哪些属于 FPGA 工程中的约束文件中时序相关的约束（）。
A. false path
B. 时钟周期约束
C. input delay
D. IO 电平
参考答案：ABC
解析：FPGA 工程中的约束文件中时序相关的约束包括 False Path、MaxDelay、MinDelay、Input Delay、Output Delay、Clock Period 约束。

32.AMD/Xilinx 的 DSP 内部有哪些功能模块：
A. 除法
B. 乘法
C. 累加
D. 预加
参考答案：BCD

33. 关于 FIFO 的通用设计准则，以下说法中正确的是()
A. FIFO 的读写时钟必须属于同一个时钟
B. 对 FIFO 进行读操作时，必须首先试使用稳定信号来保证总线输出数据是否有效
C. 使用 FIFO 的设计中需要增加异常检测机制
D. 使用供应商 FIFO 时，要求设计能够保证不出现空读和满写
参考答案：BCD
解析：
A、同步 FIFO 的读写时钟必须属于同一时钟，异步 FIFO 不必须同一个时钟。

34.异步设计可能带来的问题
A. 依赖的延缓
B. 产生毛刺
C. 异步竞争
D. 保持时间不足
参考答案：BCD

35. GMII 接口支持的速率有（）
A. 1000Mb/s
B. 100Mb/s

C. 10Mb/s
D. 10000Mb/s
参考答案：ABC
解析：GMII (Gigabit MII),GMII 采用 8 位接口数据，工作时钟 125MHz，因此传输速率可达 1000Mbps。同时兼容 MII 所规定的 10/100 Mbps 工作方式。

36. 关于 FPGA 设计的可靠性，下列描述正确的有()
A. 除系统时钟之外的其他时钟丢失后恢复正常，器件能够恢复正常工作
B. 外部 RAM 时序，以及接口总线的接收输入时钟，发送输出的时钟，要求接口电平、占空比、沿能够实时符合接口协议标准，并且保证时钟同步能够准确
C. 对逻辑外部接口时钟，关键信号进行加扰测试，需要保证逻辑可恢复
D. 涉及到内存管理时，设计时需要提供内存泄露保护机制
参考答案：ABCD

37.在 SystemVerilog 中，关于类的继承，下面说法正确的是：
A. 父类如果要调用被子类 overload 的方法，该方法必须为 virtual 的
B. 一个类只能有一个子类
C. 子类可以 overload 父类的方法
D. 一个类可以有多个父类
参考答案：AC

38.磁珠和电感的区别有：
A. 磁珠多用于抑制电磁辐射的干扰，电感多用于电源滤波
B. 磁珠是储能器件，电感是消耗器件
C. 磁珠是消耗器件，电感是储能器件
D. 磁珠多用于电源滤波，电感多用于抑制电磁辐射干扰
参考答案：AC

39.以下对 FPGA 功耗描述正确的是：
A. 动态功耗和工作电压平方成正比
B. 动态功耗和工作频率成正比
C. 静态功耗与工作频率成正比
D. 功耗和温度有关
参考答案：ABD
解析：

A. 动态功耗和工作电压平方成正比 - 这是正确的。动态功耗是由电路中的充放电过程引起的，它与电源电压的平方成正比。具体来说，动态功耗可以用公式 $P_{dynamic} = \alpha \cdot C \cdot V^2 \cdot f$ 表示，其中 α 是活动因子，C 是电容，V 是电压，f 是频率。因此，降低电压可以有效减少动态功耗。

B. 动态功耗和工作频率成正比 - 这也是正确的。动态功耗与工作频率成正比，因为频率越高，电路充放电的次数越多，导致功耗增加。

C. 静态功耗与工作频率成正比 - 这是错误的。静态功耗（或称漏功耗）与工作频率无关，它是由晶体管在关闭状态下的漏电流引起的，主要与工艺、电压和温度有关。

D. 功耗和温度有关 - 这是正确的。功耗增加会导致芯片温度升高，而芯片的最高工作温度是有限的。温度过高会影响FPGA的性能和可靠性，甚至导致器件损坏。同时，静态功耗随温度的升高而增加，因为漏电流随温度呈指数增长。

40 同步设计优点有哪些（）。
A. 在可编程逻辑件中，使用同步电路可以减少器件受温度、电压、工艺老化的影响，设计更可靠
B. 同步电路便于进行时序分析工具，可以提高设计效率
C. 同步电路可确保初始状态
D. 同步电路容易实现流水线设计
参考答案：ABD

华为海思-芯片-硬件逻辑方向

(第十套)

单选

1、下面关于同步电路描述错误的是
A.更利于流水线设计，提高时钟频率
B.可简化时序分析过程，时序收敛更容易
C.更节省逻辑资源，功耗更低
D. 可有效避免毛刺，提高设计可靠性

2、一个四输入端或非门，使其输出为 0 的输入变量取值有多少种
A.4
B. 15
C. 16
D.1

3、SystemVerilog 语言中，下列方法不属于队列的是
A. first()
B. delete()

C.push_back()
D.pop_front()

4、FPGA 编译流程，正确的是
A.综合-->布局布线-->映射-->产生目标文件
B.综合-->布局布线-->映射-->时序分析
C.映射-->综合-->布局布线-->产生目标文件
D.综合->映射-->布局布线-->产生目标文件

5、1 个 16K*8 位的存储器，其地址线和数据线的总和是
A. 48
B.46
C.17
D. 22

6、信号的时宽和频宽之间呈什么关系
A.正比关系
B.反比关系
C.平方关系
D.没有关系

7、1 个 LUT6 可完整实现最大的 MUX 是
A.5 选 1
B.4 选 1
C.6 选 1
D.2 选 1

8、对 FPGA 的输入管脚进行 SDC 时序约束，正确的是
A. input delay max = Board Delay (max) + Tco(max)
B. input delay min = Board Delay (max) + Tco(max)
C.input delay max = Board Delay (min) + Tco(max
D,input delay max = Board Delay (max)+ Tco(min)
解析：Board Delay (max) 表示在最坏情况下，信号在 PCB 板上的传播延迟。
Tco(max) 表示在最坏情况下，信号在 FPGA 内部的传播延迟。

9、一个能够存储 256 个 32bit 数据的 RAM，需要——根地址线
A.10
B.9
C.8
D. 16

解析：256 个 32 位数据意味着总共有 256×32 位。将这个乘积转换为字节，我们得到 $256\times4=1024$ 字节。

接下来，我们需要找到能够表示 1024 个不同地址的最小地址线数量。这可以通过计算 $\log_2(1024)$ 来得到，因为每个地址线可以增加地址空间的两倍。

$10\log_2(1024)=10$
所以，我们需要 10 根地址线来唯一标识 1024 个不同的地址，从而存储 256 个 32 位数据。

10、随机噪声大小的标定要用波形的什么值
A.峰峰值
B.RMS 值
C. 最小值
D.最大值

11、有符号数-105 的原码_、反码_、补码_。
A. 1001_0110、1110_1001、1001_0111
B.1001 0110、1110_1001、1001 0110
C.1110 1001、1001 0110、1001 0111
D.1110 1001、1001 0111、1001 0110
解析：有符号数-105 的原码、反码、补码的计算如下：
原码：
-105 的原码是其绝对值的二进制表示（取 8 位表示），但最高位（符号位）为 1，表示这是一个负数。因此，-105 的原码是 1110 1001。
反码：
对于负数，反码是其原码数值部分（不包括符号位）按位取反。所以，-105 的反码是 1001 0110。
补码：
对于负数，补码是在其反码的基础上加 1。因此，-105 的补码是 1001 0111。

12、下面描述错误的是
A.同厂家相同工艺且容量相当的 FPGA 跑相同设计，低端器件一般功耗更低
B.同型号 FPGA wirebond 封装比 flipchip 封装散热性能好
C.影响关键路径性能的因素有逻辑级数、扇出和路径延迟
D.同型号 FPGA 速率等级高的功耗不一定比速率等级低的功耗低

13、综合后的网表一般不包含哪个元素()
A.复杂的逻辑表达式
B.模块定义
C.厂家库单元例化
D.模块单元的连接关系

14、下面关于组合逻辑竞争冒险哪种说法是错误的
A.竞争一定有冒险
B.只要门电路各个输入端延时不同，就有可能产生竞争与冒险
C.可以通过增加冗余项来消除竞争冒险
D.冒险一定会有竞争

15、关于减少 FPGA 功耗的描述错误的是()

A.采用 Pipeline 流水线设计会减少功耗
B.Gray 编码比普通计数器编码功耗低
C.将系统所需要一定容量的存储器分成两块(或多块)，然后用高位地址线进行片选
D.减少 SRAM 接口不必要的翻转以降低功耗
解析：在 FPGA 设计中，将存储器分割成多个部分并使用高位地址线进行片选，通常是为了实现存储器的分块访问或提高存储器的访问效率，而不是直接为了降低功耗。这种方法可能会增加地址解码的复杂性，而且如果管理不当，还可能导致功耗增加，因为需要额外的地址解码逻辑。

16、多级放大电路的输出级采用射极输出方式是为了使
A.电压放大倍数高
B.输出电阻增大
C.输出电流小
D.带负载能力强

17、Verilog 中，下列描述正确的是()
A.通过 timescale 指定的时间精度，可以取小数
B.通过`timescale 指定的计时单位，只能取值 1、10、100
C. 计时单位可以小于精度单位

18、I2C 总线 CLK 上升时间过慢，应该如何调整
A.增加总线电容
B.减小上拉电阻
C 增大上拉电阻
D.增加驱动能力

19、OC 门的特点是能够实现
A.线与
B.线或
C 异或
D.与非

20、Xilinx FPGA 中 slice 资源不包含()
A. REG
B.进位链
C.DSP
D. LUT

21、关于逻辑电平 VIH、VIL、VOH、VOL，以下说法错误的是()
A. VIH 总是大于 VOH
B. MIH 总是大于 VIL
C.VOH 总是大于 VOL
D.VIL 总是大于 VOL

22、下列关于 initial 和 always 的说法错误的是()
A. initial 和 always 不能同时执行
B.initial 和 always 的区别是前者不可以综合，后者可以综合
C.always 只要条件符合即可执行
D.initial 只能执行一次

23、下列关于 fifo 的操作，说法错误的是
A.对 fifo 进行写操作时，只要根据写使能就能判断 fifo 的写入是否成功
B.对 fifo 进行读操作时，要根据读使能和空状态来判断 fifo 的输出数据是否有效
C.空信号有效时，几乎空信号必然有效
D.几乎满时停止写 fifo

24、非门晶体管数量为:()
A.4
B.3
C.2
D. 1

25、FPGA 软失效检测，下面几个点，哪个不在检测范围内()
A. DSP
B. DFF
C. LUT
D.IO

26、下面逻辑门必须上拉处理的是
A. OE 门
B.以上均不是
C.OC/OD 门

27、AMD/xilinx ultrascale+系列的 FPGA 器件采用了 16nm 的生产工艺，这里的 16nm 指的是?
A.MOS 管栅极和漏极之间的距离
B.金属互连线的宽度
C.MOS 管源极和栅极之间的距离
D.MOS 管源极和漏极之间的距离

28、以下关于状态机的说法错误的是
A.高可靠场最应避免使用 one-hot 编码
B.GRAY 码相对二进制编码方式，更节省功耗一些
C.高速场景下，状态机状态较多时，优先使用二进制编码，节省寄存器资源
D.可以使用除二进制、GRAY 码、one-hot 码之外的其他编码方式

29、信号功率为 P，扩频 M 倍后，经过白噪声功率为 N 的信道，则解扩后的信噪比为
A. 20*|g(M/P*N)dB

B. 20*|g(M*P/N)dB
C.10*|g(M*P/N)dB
D.10*lg(M/P*N)dB

30、示波器当前设置的时间灵敏度为 0.2ms/div，若示波器屏幕显示 4 个完整的波形（该波形为信号发生器产生的周期信号），则该输入的周期信号的频率为
A. 2kHz
B.无法计算
C.0.5kHz
D 1kHz

多选

31、下列对接口约束的有关描述，正确的有()
A.使用 FPGA 内部终端或源端匹配电阻，要求匹配方式相同
B.时钟频率约束必须大于等于实际工作时钟频率
C.源同步数据接口通过约束保证上 IOB
D.逻辑必须对实际使用的管脚位置进行约束，未使用的管脚可以不处理

32、在一个 8 位的存储单元中，能够存储的最小有符号整数是
A.(376)8 进制
B.(1000_0000)二进制
C.(-128)十进制
D.(0x80)十六进制

33、下面哪些措施对提高设计的频率有帮助
A.减少不必要的寄存器复位
B.组合逻辑拆分
C.减少信号扇出数
D.ram/fifo 增加一级寄存器打拍后输出

34、AMD/Xilinx 的 FPGA 器件中 1 个 Block RAM 18Kb 支持的深度与位宽(深度 x 位宽)组合有
A.2Kx9
B.16Kx1
C.8Kx2
D.1Kx18

35、关于串扰，下面说明正确的有
A.驱动电流大，容易形成串扰源
B.有总线冲突的双向总线，容易成为感性串扰源
C.PCB 上长的互相垂直走线，容易产生感性串扰
D.根据被串扰信号和串扰源的波形比较，可判断串扰是感性串扰还是容性串扰

36、实现 15 分频电路，需要的 D 触发器数量为
A.5
B.2
C.4
D.3

37、下列关于 Chipscope 使用描述错误的是
A.Chipscope 抓波形的深度取决于所占用 BRAM 的多少
B.部分 Quartus 版本支持 Chipscope
C.使用 Chipscope 必须使用 JTAG
D.Chipscope 插入的模块一定不占用全局时钟资源

38、RAM 在 FPGA 中可以用做以下功能
A.固定系数乘法器
B.查找表
C.数据存储器
D.FIFO

39、下面关于同步时序电路特点的描述，正确的是
A.有利于移植
B.有利于静态时序分析
C.电路的信号状态由时钟沿驱动触发改变
D.可以很好的避免毛刺

40、a 与 b 为同一类，以下关于 sv 中赋值(b=a)、浅拷贝(b=new(a))、深拷贝(b=a.copy)的说法正确的是
A.若类中有别的类数据，使用浅拷贝方法，在 b 修改该数据时，a 中相应数据会改变
B.若类中有基本数据类型，使用浅拷贝方法，在 b 修改该数据时，a 中相应数据会改变
C.使用深拷贝，b 修改基本数据不会影响 a
D.仅有赋值的方法和源数据指向一个对象

硬件逻辑笔试题-第一套

一、单选题(每道 2 分)
1.以下关于过程赋值的描述，不正确的是（D）
A 在非阻塞性过程赋值中，使用赋值符号“< =”
B 赋值操作符是“=”的过程赋值是阻塞性过程赋值
C 在非阻塞性过程赋值中，对目标的赋值是非阻塞的（因为时延），但可预定在将来某个时间步发生（根据时延：如果是 0 时延，那么在当前时间步结束）
D 非阻塞性过程赋值在其后所有语句执行前执行

解析：非阻塞性过程赋值并不是在其后所有语句执行前执行的。相反，它允许赋值操作与其他操作并行执行，这意味着后续的语句可以在赋值操作完成之前就开始执行。这是非阻塞性过程赋值与阻塞性过程赋值的主要区别。阻塞性过程赋值会阻塞后续语句的执行，直到赋值操作完成。而非阻塞性过程赋值则不会阻塞后续语句，使得程序可以更有效地利用处理器资源，提高并行处理能力。

2.芯片的功耗和下列哪种不强相关_____C_____。
A 资源利用率
B 核电压
C 组合逻辑级数
D 翻转率
解析：
A. 资源利用率：资源利用率高的芯片往往意味着更多的晶体管在工作，因此可能会导致更高的功耗。资源利用率低的芯片可能在某些情况下功耗较低，因为较少的晶体管参与操作。
B. 核电压：核电压直接影响芯片的功耗。根据功耗公式 P = C * V^2 * f（其中 P 是功耗，C 是电容，V 是电压，f 是频率），可以看出电压越高，功耗越大。因此，降低核电压是减少芯片功耗的一种有效方式。
D. 翻转率：翻转率是指信号在单位时间内变化的次数。翻转率高意味着电路中的节点电压频繁地在高低电平之间切换，这会导致较大的功耗，因为每次电压转换都需要消耗能量。
而 C 组合逻辑级数本身并不直接决定功耗。组合逻辑是指不包含存储元件（如触发器）的逻辑电路，它们的输出仅取决于当前的输入值，不依赖于历史状态。虽然组合逻辑的复杂性可能会影响芯片的总体功耗，因为它可能会影响电路的延迟和频率，但它并不是功耗的直接决定因素。功耗更多地与电路的活动性（如翻转率）和电气参数（如电压和电容）有关。因此，选项 C 是不与芯片功耗强相关的因素。

3.下列说法错误的是(C)
A Clock Buffer Enable 使能率越大，功耗越大
B 电路时钟频率越高，则电路的动态性越高，功耗越大
C 输入并联终结电阻越大，功耗越大
D Fanout 越大，驱动的负载越多，负载电容越大，功耗越大
解析：终结电阻通常用于匹配信号的传输特性，以减少信号的反射和提高信号的完整性。终结电阻的大小对功耗的影响并不是直接的，终结电阻本身不消耗功率，它们的作用是减少信号线上的反射，从而可能间接影响整个系统的功耗。如果信号完整性得到改善，可以减少由于信号反射引起的额外功耗，但这并不意味着终结电阻的增大直接导致功耗增大。

4.关于状态机的描述，如下错误的是（ B）
A 不同状态机之间的相互关系要明晰，避免状态异常导致配合关系异常。
B 状态机的安全完全取决于 RTL 编码方式和风格，推荐使用“独热码”作为状态机的状态。
C 状态机中有异常保护、防挂死处理，确保每个状态都能在异常情况下能恢复。
D 在状态机轮转中作为跳转条件的两个互斥信号应用一个信号表示。
解析：状态机的安全确实与 RTL 编码方式和风格有关，但是使用“独热码”作为状态机的状态并不是状态机安全的唯一依赖。独热码是一种表示状态的方式，其中每个状态都有一个唯一的二进制编码，且只有一个位是高电平，其余位都是低电平。这种方式可以简化状态的解码过程，但它并不是确保状态机安全的唯一方法。状态机的安全性还涉及到其他方面，如状态

转移的正确性、状态机的完整性、异常处理机制等。因此，不能认为仅仅使用独热码就能确保状态机的安全性。

5.下列电路中不属于时序逻辑电路的是____A____

A 全加器

B 加法器

C 分频器

D 计数器

解析：加法器可能是带 FF 的那种。

6.以下关于 TESTBENCH 的描述，错误的是(C)

A TESTBENCH 采用分层结构，通常包括测试用例层、数据交换层及待测模块层

B TESTBENCH 是为了完成对逻辑的验证而搭建的仿真环境

C TESTBENCH 编码设计对可测试性没有要求

D TESTBENCH 用来发送激励数据、控制仿真执行，并完成输出结果比较

解析：TESTBENCH 的编码设计对可测试性有很高的要求。TESTBENCH 是用于验证和测试硬件设计的工具，它的设计需要确保待测模块（Device Under Test, DUT）的可测试性，这样才能有效地验证设计的正确性。良好的 TESTBENCH 设计应当能够提供必要的激励数据，监控输出响应，并与预期结果进行比较，从而验证 DUT 的功能和性能是否符合设计要求。此外，TESTBENCH 的设计还应当考虑到测试的自动化、可重复性和可维护性，以提高测试效率和准确性。因此，TESTBENCH 的编码设计应当支持和促进可测试性，而不是没有要求。

7.以下哪种匹配方式的匹配器件是紧靠驱动端布局的（D）

A Thevenin 等效匹配

B 并联匹配

C AC 匹配（RC 匹配）

D 串联匹配

解析：ABC 为接收端并联匹配，D 为发射端（驱动端）串联匹配，串联匹配通常涉及在驱动器的输出端串联一个电阻，以使串联电阻和驱动器的输出阻抗之和等于传输线的特征阻抗 Z0，从而实现阻抗匹配。这种匹配方式的匹配器件是紧靠驱动端布局的，因为它需要直接连接到驱动器的输出端。

8.表达式 Xn+1(t+T)=Xn(t)，其中 T 为时钟周期，描述的是____C____。

A T 触发器

B SR 触发器

C D 触发器

D JK 触发器

解析：D 触发器是一种数据锁存器，它在时钟信号的上升沿捕获输入信号，并在下一个时钟周期将该信号传递给输出。这个表达式说明了 D 触发器的工作原理：在时钟周期 tt 时的输入 $Xn(t)Xn(t)$ 将在下一个时钟周期 $t+Tt+T$ 时出现在输出 $Xn+1(t+T)Xn+1(t+T)$ 上。

9.
main(){
int i=8;
printf("%d\n",++i);
printf("%d\n",i--);
}
上面代码的打印输出分别为：（A）
A 9 9
B 8 8
C 9 8
D 8 9
解析：++i 会先将 i 自增，然后返回增加后的值，所以第一个 printf 语句会打印 9。
i--会先返回 i 的当前值，然后再将 i 自减，所以第二个 printf 语句也会打印 9。

10.寻址容量为 15k*8bit 的 RAM 需要（ A ）根（地址和数据线不复用）地址线和数据线。
A 22
B 17
C 23
D 18
解析：(4+10)+8=22

11.下列哪项不是导致信号完整性问题的原因(C)
A 信号电平越来越低，噪声裕量小
B 信号频率越来越高
C 信号接收端获取到了错误的电平值。
D 波形 01 变化斜率要求高爬坡时间短

12.下面关于异步信号同步化描述正确的是（C）
A RAM 端口信号如果已经做了多时钟周期约束，则不需要再考虑异步信号同步化处理。
B 在跨时钟域同步化处理时，使用两级寄存器结构可以完全消除亚稳态。
C 多 bit 信号同步化可以使用可靠的握手电路、格雷码或 FIFO 实现。
D 在跨时钟域之间不要使用组合逻辑，防止出现亚稳态。
解析：A 这个可能是指控制信号同步吧，B 不能完全消除，D 对于准静态信号应该不适用。在跨时钟域进行信号同步化时，确实可以使用多种方法来确保信号的稳定性和可靠性。这些方法包括使用握手电路来确保数据在发送和接收时的同步，使用格雷码来减少错误的可能性，以及使用 FIFO（先进先出队列）来缓冲跨时钟域的数据传输。这些技术都是为了减少或避免由于时钟域之间的不同步可能引起的亚稳态问题。

13.下列哪个不是解决跨时钟域多位信号同步的方法___B___。
A 握手通信方式
B 同步 FIFO 隔离
C 双端口 RAM 通信方式
D 格雷码输出

解析；同步就不存在跨时钟域了。

14.若一模拟信号为带限，且对其抽样满足奈奎斯特条件，则只要将抽样信号通过____B____即可完全不失真恢复原信号。
A 理想带通滤波器；
B 理想低通滤波器；
C 理想带阻滤波器；
D 理想高通滤波器；
解析：奈奎斯特条件是 Fs>2Fmax，低通能通 Fs 即可。

15.测量一个时钟的频率准确度，合适的仪器是（D）
A 示波器
B 晶体振荡器
C 频率合成器
D 频率计

16.在 Verilog HDL 中，定义变量并进行运算如下：
wire [5:0] .memo mem1 ,mem2;
wire [2:0] data_out;
assign mem0 = 0x29;
assign mem1 = 0x1B;
assign mem2 = 0x34;
assign data _out = mem0[5: 3]+mem1[4:2] + mem2[3:1];
请问 data_ out 的输出值为（ D ）
A 0x7
B0xD
C 0x3
D 0x5
解析：mem0=101001,mem1=011011,mem2=110100,从而 mem0[5:3]=3'b101,mem1[4:2]=3'b110,mem2[3:1]=3'b010，则结果截位前为 4'b1101，高位截掉为 3'b101，即 0x5

17.卡诺图上变量的取值顺序是采用：（B）
A ASCII 码
B 循环码
C 自然二进制数
D 二进制码

18.DDR3 芯片的接口电平是（D）
A SSTL-1.8。
B CML。
C HSTL-1.8。
D SSTL-1.5。

19.下面关于$display. $strobe, $monitor 的区别描述正确的是（C)
A $strobe 直接立刻输出，$display 是等稳定后输出，$monitor 是发生变化时输出
B $display 直接立刻输出，$monitor 是等稳定后输出，$strobe 是发生变化时输出
C $display 直接立刻输出，$strobe 是等稳定后输出，$monitor 是发生变化时输出
D $strobe 直接立刻输出，$monitor 是等稳定后输出，$display 是发生变化时输出

20.在有符号数的乘法运算中，8 比特有符号数乘以 12 比特有符号数，运算结果用多少比特的有符号数表式则既不会溢出也不会浪费_____（A）
A 20
B 18
C 21
D 19

21.组合逻辑电路消除竞争冒险的方法有____D____。
A 后级加驱动电路
B 输入端加滤波电路
C 屏蔽输入信号的尖峰干扰
D 在输出端接入滤波电路

22.对于代码覆盖率，以下说法错误的是：（D）
A 这可以帮助发现是否存在冗余代码
B 可以帮助确定代码行是否被完全执行
C 可以帮助发现状态机跳转路径是否覆盖
D 可以帮助确定功能需求是否完全实现

23.一个八位二进制减法计数器，初始状态为 00000000，问经过 268 个输入脉冲后，此计数器的状态为____C___。
A 11110101
B 11001111
C 11110011
D 11110100
解析:
268-256=12=1100，0-12=-12，-12=10001100（原码）=11110011（反码）=11110100（补码）

24.对于一般的逻辑电平，各参数需满足如下___C___的关系。
A Voh>Vih>Vt>Vol>Vil;
B Vih>Voh>Vt>Vol>Vil;
C Voh>Vih>Vt>Vil>Vol;
D Vih>Voh>Vt>Vil>Vol;

25.提高同步设计的工作频率的原则中，可行的措施是（D)。
A 打平设计的层次结构，使得模块边界充分优化
B 打开综合器资源共享选项

C 复杂状态机采用二进制编码或者格雷码
D 减少组合逻辑级数

26.对于一般的逻辑电平，各参数需满足如下的关系（考的时候确实是和 24 一样）（C）
A Vih>Voh>Vt>Vil>Vol
B Vih>Vol>Vt>Vol>Vil
C Voh>Vih>Vt>Vil>Vol
D Voh>Vih>Vt>Vol>Vil

27.下列关于寄存器等价优化错误的是（D）
A 通过显式的综合约束代码可以阻止工具进行等价寄存器优化
B 综合工具会自动优化等价寄存器
C 通过综合工具选项设置可以阻止工具进行等价寄存器优化
D 综合工具等价寄存器优化不会跨越代码一级模块

28.在两个方向上交替的传输为：（D）
A 全双工
B 单工
C 串行
D 半双工

29.下列关于 initial 和 always 的说法错误的是（D）
A initial 只能执行一次;
B initial 和 always 的区别是前者不可以综合，后者可以综合;
C always 始终循环执行;
D initial 和 always 不能同时执行;
解析：A. initial 块在仿真开始时执行一次。这是正确的，initial 块用于初始化变量、寄存器或其他结构，并且只会在仿真开始时执行一次。
B. initial 和 always 的区别在于 initial 不能被综合，因为它用于仿真时的初始化，而 always 可以被综合，用于描述设计中的时序逻辑。这是正确的，initial 块在硬件实现时会被移除，而 always 块会被转换成实际的硬件逻辑。
C. always 块可以表示持续的逻辑行为，但它并不是真正意义上的“始终循环执行”。always 块会响应它所指定的敏感信号的变化而执行。如果一个 always 块对所有信号都敏感，那么它将在仿真中不断地响应任何信号的变化。然而，这种说法可能引起误解，因为 always 的执行并不是循环，而是响应事件。
D. initial 和 always 可以同时存在于一个 Verilog 模块中，并且可以同时“执行”（在仿真环境中）。initial 在仿真开始时执行，而 always 则会在它们指定的条件或信号变化时执行。

30.未施加外部电压时，PN 结中电流（C）
A 从 N 区到 P 区
B 不确定
C 等于零
D 从 P 区到 N 区

31.FPGA 中的 BRAM 使用的 ECC 的特性有哪些（B）
A 只能可以发现 1 或者 2bit 错误
B 可以纠正 1bit 错误
C 可以发现 2bit 以上的错误
D 可以纠正 2bit 错误
解析：ECC 主要作用是单 bit 纠错，双 bit 检错，当然不包括 2bit 以上了。

二、多选题（4 分）
32.要把 10M 时钟域下的一个模 10 计数器的值，传递到异步的 100M 时钟域下。以下说法正确的有____B\C_____。
A 可以把计数值转换成格雷码，再用 100M 时钟采样
B 可以通过异步 fifo 传递计数值
C 可以用计数值+握手信号的方式传递
D 可以先用 100M 时钟把计数值打 2 拍，再采样
解析：D 不能多 bit 直接打拍。A 转换成格雷码只有 1bit 跳变，理论上是可以，但从题目描述风格来看缺了打拍两字，故不能选。

33.为保证器件接口的可靠性，哪些因素我们需要关注（A\B\C\D）？
A 温度漂移
B 时钟抖动
C 电源噪声
D 器件参数离散性

34.在 Verilog HDL 中，下列关于表达式的描述正确的是（A\B\C\D）
A 表达式中可使用函数调用
B 表达式由操作数和操作符组成
C 表达式中的整数值可被解释为有符号数或无符号数
D 表达式可以使用数值

35.下面关于 always 语句描述正确的是____A\B\D____。
A 阻塞赋值按照顺序执行，非阻塞赋值并发执行。
B 时序逻辑 always 中敏感表中必须标明时钟信号和复位信号（如果使用异步复位）。
C 在时序逻辑语句块中非阻塞赋值和阻塞型赋值都可以使用
D 组合逻辑 always 中敏感表可以标明敏感变量，也可以使用*替代。
解析: A 的并发执行，实际上与 begin...end 块的顺序执行概念不同？不然要 fork 干什么呢。
C 是一个争议点，语法上当然是能用的，但可能会导致设计的困难，所以可以认为不能用。

36.二进制减法遵循下面哪些规则（A\B\C\D）
A 0-1=1
B 1-0=1
C 1-1=0
D 0-0=0

37.以下属于常用逻辑电平的有（A\B\C\D）
A PECL
B LVTTL
C LVDS
D LVCMOS
解析：
TTL、CMOS、LVTTL、LVCMOS；
RS232、RS422、RS485（12V，5V，3.3V）；
ECL（Emitter Coupled Logic）、PECL（Pseudo/Positive Emitter Coupled Logic）、LVDS（Low Voltage Differential Signaling）、GTL（Gunning Transceiver Logic）、BTL（Backplane Transceiver Logic）、ETL（enhanced transceiver logic）、GTLP（Gunning Transceiver Logic Plus）；

38.下列方法对提升系统时钟频率有帮助的有___A、C、D____。
A 采用 pipeline 设计
B 升高器件环境温度
C 减少组合逻辑级数
D 使用全局的时钟资源
解析：全局时钟 skew 和 jitter 一般小点，uncertainty 就小些，这样 timing 的时候 setup 的 slack 就多点了，有余地以供提高 clk_freq.

39.如下属于差分电平的是____A、C、D____。
A LVPECL
B LVTTL
C CML
D LVDS
解析：常用的差分逻辑电平，包括 LVDS、xECL、CML、HCSL/LPHCSL、TMDS 等"，反正就 TTL、CMOS 不是。

40.下列关于 initial 和 always 的说法正确的是_____A\B\C_____。
A initial 只能执行一次
B initial 不可以综合，always 可以综合
C always 只要条件符合即可执行
D initial 和 always 不能同时执行

不定项选择
1.关于状态机编码，如下描述中正确的是（ACD）
【A】状态编码用 parameter 定义
【B】状态机必须有 default 态
【C】用组合逻辑和时序逻辑分离的风格描述 FSM
【D】用 case 语句描述状态的转移
解析：状态机一般需要定义 default 态，但是对于 case 状态完全的状态机，可以不用 default 态，所以 B 错误；其他选项均正确。

2.业界常用的验证方法学有（BD）

【A】SystemC
【B】UVM
【C】SystemVerilog
【D】VMM
解析：业界常用的验证方法学有 VMM（Verification Methodology Manual）、OVM（OpenVerification Methodology）和 UVM（Universal Verification Methodology）；SystemC 和 SystemVerilog 不是验证方法学，是语言！

3.逻辑电路的动态功耗一般跟以下哪个因素相关（ABCD）
【A】电压
【B】频率
【C】工艺
【D】工作温度
解析；动态功耗=开关功耗+短路功耗；开关功耗=CLVDDf,其中 CL 为负载电容，VDD 为电源电压，f 为翻转频率（翻转率*频率），显然，电压、频率与开关功耗有关；短路功耗=tscVDDIpeakf,其中 tsc 代表短路状态的时间，Ipeak 代表短路状态时的电流，工艺和工作温度会影响晶体管的性能，进而影响短路状态时的电流和短路状态的时间，所以会影响短路功耗。所以，电压、频率、工艺、工作温度都会影响动态功耗！

4.下列哪些项是异步处理需要考虑的因素（ACD）
【A】异步信号的电平或脉冲特性
【B】异步信号是不是总线
【C】两个异步时钟时间的频率关系
【D】异步信号是不是寄存器输出
解析：异步处理，对于单比特数据，如果是电平信号，可以用多级触发器来实现跨时钟域；如果是脉冲信号（必须由寄存器输出），则（1）慢时钟域到快时钟域，先用多级触发器进行同步，再用边沿检测电路即可得到相应的脉冲信号（2）快时钟域到慢时钟域，先将脉冲信号展宽，再同步到慢时钟域，再用边沿检测将信号转化为脉冲信号。

5.下列不属于分解测试点时的关注点的是（BC）
【A】性能
【B】无充分理由的揣测
【C】偶然的设计失误
【D】可测性
【E】功能
解析：验证空间是一个无限集合，我们不可能细化到所有的元素，这就需要我们在分解时重视一些主要的关注点，同时忽略掉一些不必要的非关注点，测试点主要关注：
a)功能的正确；
b)功能、性能点的覆盖；
c)发现设计错误；
d)边界点，错误值；
e)对组合输入的处理考虑不周的地方；
f)根据经验普遍容易存在问题的地方：FIFO、状态机；
g)测试点需要关注各种条件的组合和条件序列；

测试点不关注：
a）偶然的设计失误；
b）无充分道理的揣测。

华为海思校园招聘-硬件逻辑

(第二套)

1. 表示任意两位无符号十进制数需要（7）位二进制数。

2. 时间尺度定义为 timescale 10ns/100ps，选择正确答案(b)
a. 时间精度 10ns
b. 时间精度 100ps
c. 时间单位 100ps
d. 时间精度不确定
解析：10ns 为时间单位，100ps 为时间精度。
时间单位主要用在`timescale 定义之后的代码中，直至遇到另一个`timescale 指令或`resetall 指令为止，用来表示 verilog 语法中使用到时间的表达式的单位。比如：
and # (5.22, 6.17) Al (Z, A, B); 里面的 5.22 和 6.17 分别代表 52.2ns 和 61.7ns
或者 always@(posedge clk) out <= #3 in; 里面的 3 代表 30ns。
时间精度一般体现在波形的时间横轴上，最小的一个时间单位跨度即时间精度 100ps。

3. 时序逻辑电路不仅与输入有关，还与原来的状态有关。（√）

4. 同步复位需要进行 recovery 和 removal 检查，异步复位不需要进行 recovery 和 removal 检查（×）
解析：recovery 和 removal 存在于拥有 async reset 端口的寄存器，因此异步复位需要做这种检查。这种检查的目的是为了保证复位释放的时刻能早于时钟沿并且保持到时钟沿到来（recovery，恢复），并且保证复位置位的时刻能晚于时钟沿一段时间（removal，清除），以此来避免复位释放的时候出现亚稳态。类似于寄存器 D 端的 setup 和 hold 检查。

5. 在异步 FIFO 设计中，满信号由写时钟产生，空信号由读时钟产生（√）
解析：写时钟驱动写指针增加，和 FIFO 有效数据的增加，有效数据到达深度时满信号拉高；
读时钟驱动读指针增加，和 FIFO 有效数据的减少，有效数据为 0 时空信号拉高；

6.关于 false path，正确的是（d）
a. 一般异步电路可以设置为 false path
b. 两个不同频率的接口一定可以设置为 false path
c. 一般异步复位可以设置为 false path
d. 一般模拟 ip 和系统的互联接口都可以设置为 false path
解析：
a. 一般异步电路可以设置为 false path
b. 两个不同频率的接口一定可以设置为 false path - 这个说法太绝对，不正确。虽然

异步接口通常可以设置为 false path，但是否设置取决于具体的设计需求和时序分析的需要。
c. 一般异步复位可以设置为 false path
d. 一般模拟 IP 和系统的互联接口都可以设置为 false path - 这个说法也不正确，因为并不是所有模拟 IP 和系统互联接口都可以或需要设置为 false path，这同样取决于设计的具体需求和时序分析的考虑。

7.下面是一个什么电路：(c)

```
always@(posedge clk or negedge rst_n) begin
  If(rst_n == 1'b0)
    a<=2'b0;
 elseif(b>2'b0)
    a<= b
end
```

a. 综合为 latch
b. 带同步复位的 d 触发器
c. 带异步复位的 d 触发器
d. 组合逻辑
解析：posedge clk 决定了这是一个触发器，if(rst_n == 1'b0)和 negedge rst_n 决定了这是一个异步复位的 d 触发器，复位和时钟无关（异步）。

8. 对于信号定于语句：reg[0:4] always,a;说法错误的是（b）

a. 不能使用关键字定义信号名
b. 信号定义为 reg 型，只能使用在时序电路的赋值中
c. bit 定义顺序应该从高到低
d. 每个信号应单独用一行来声明
解析：a 和 c 违背 verilog 语法，是错的。d 只是建议，并不违背 verilog 语法。相比之下，b 是绝对错的，因为 reg 型可以用于组合逻辑赋值，比如 always(*)。

9. 下列说法错误的是（d）

a. 条件语句，如果无优先级关系，尽量采用 case，避免多级 else if，影响时序；
b. If/else 语句配对使用，case 语句加 default 项；组合逻辑中在所有条件下都要对信号幅值，如果要保持步便用 a=a 方式赋值；
c. 两个向量进行比较操作或加减操作或赋值操作时，两个向量的位宽要相等，避免隐式扩展。
d. 可综合代码中，除了 for 语句中的循环变量可以定义为 integer 型以外，所有变量和信号都只能为 wire 或 reg 型，不能定义为整型，实数型，无符号型，realtime 型和 time 型。
解析：
a 是正确的，优先级条件语句会综合成串联的选择逻辑，时序较差，而 case 可以综合成并行的选择逻辑，n 个条件逻辑级数为 log2n。
b 是正确的，但不严谨。if/else 可以不配对使用，在时序逻辑下，可以只有 if 没有 else，这时候 else 分支保持寄存器原值，当然有 else 使代码更清晰。有 case 语句，如果是组合逻辑，只要有条件没给赋值，会综合出 latch。
c 是正确的。两个向量位宽不匹配会隐式拓展高位，如果有操作数定义为 wire 类型但是作为

有符号数使用，隐式拓展会错误高位补 0，拓展成无符号数，功能出错。
d 是错误的，integer 可以被定义成信号，会综合出 32bit 的 register。但因为位宽固定，一般不这么使用。另外在 verilog-2001 中加入了无符号型和有符号型的 reg/wire 定义，也属于可综合类型。其他类型不可综合。

10.关于异步设计的危害，下面说法错误的是：(b)
a. 信号的时延随着每次布局布线的不同而不同，随着 pvt 的改变而改变，因此可靠性很差，而且不容易移植
b. 异步设计会产生毛刺
c. 异步设计不能做静态时序分析
d. 异步设计会带来很大的同步翻转噪声
解析：
a 是正确的。现在大部分的设计都是同步设计，小部分高性能低功耗电路可能会考虑使用异步设计。异步设计的好处之一便是可以最大限度利用时间窗的 margin。有点类似 latch 的 timeborrow，无需等待同步打拍，并且没有了时钟信号，功耗可以大大降低。坏处是需要特殊的握手机制来保证时序，而握手机制又很大程度上依赖于信号的时延，像 a 所说，时延不可控型较强，因此可靠性较差，而且不容易移植。
b 是错的，毛刺并非异步设计导致，即便是同步设计，只要信号传递过程中中间结果和最终输出不同（卡诺图可以清楚看到），也会有毛刺，只不过异步设计的毛刺比较容易导致功能错误，因为没有时序检查，没有 setup/hold 来保证毛刺消除。
c 是对的。现在的静态时序分析都是基于同步设计，异步设计没有时钟的概念，所有信号没有固定的相位关系，工具无法建模分析。
d 是对的。这里的翻转噪声主要来自于信号线之间的耦合电容。如果两个异步信号之间有耦合电容，那么他们的噪声比同步信号之间大得多，因为他们的电平跳变相互影响的时间窗口更大。

11. 多 bit 总线信号可以通过格雷码转换进行异步处理，例如：8bit 的数据总线进行格雷码转换，然后通过双触发器法实现异步处理（√）
解析：格雷码将多 bit 的翻转转化为单 bit 的翻转，解决了多 bit 异步信号传播过程中因时延不同而导致的数据采集端采集信号错误的问题。

12. System Verilog 中，下面哪种数组在使用前需要执行 new 操作（c）
a. 压缩数组
b. 联合数组
c. 动态数组
d. 多维数组
解析：动态数组通过 new（）函数预先分配存储空间。

13. 电路设计中，只要采用静态时序分析就可以保证电路设计的准确性，不需要再进行动态时序分析了。(×)
解析：现在大部分的同步电路设计流程都是 rtl 验证+formality 形式验证+sta 静态时序分析。通过 rtl 验证保证功能完备，通过 formality 保证 rtl 和网表一致性。因为有了 formality 保证网表和 rtl 的一致性，因此如果 rtl 验证完备，一般情况下就可以保证网表功能验证完备。然后通过对网表进行静态时序分析（sta）来保证没有时序风险。动态时序分析（后仿）主要是

跑一些典型场景，保证在典型场景下不会有时序问题，增强设计信心，对于同步电路，只要 sta 阶段检查仔细，问题一般不大。但是设计中难免会有一小部分异步电路无法进行静态时序分析，因此必须需要通过后仿来进行排查。

14. 对于 initial 语句，说法错误的是（d）

a. 在仿真过程中只执行一次

b. 这是一种过程结构语句

c. 在模拟的 0 时刻开始

d. 可用于给实际电路赋初值

解析：initial 是不可综合语句，无法变成实际电路。

15. 线型信号必须显性定义（×）

解析：1bit 的线型信号不需要显性定义也可以被仿真工具识别，综合工具自动生成。但是最好还是都显性定义，好处主要有 2 个。一是在定义的时候将需要的信号定义全，帮助提前建立整个电路通路的框架。二是养成好习惯，避免多 bit 信号也没定义，那么多 bit 信号会被自动转化为单 bit 信号，功能不符合预期。

16. 以下名称不属于 verilog 关键字的是（d）

a. genvar

b. endcase

c. cmos

d. cnt

17. 当功能覆盖率达到 100%，可以说明：（b）

a. 功能覆盖率对应的 DUT 响应是正确的

b. 某些令人关注的情况已经得到测试覆盖

c. DUT 的功能点已经 100%覆盖

d. 意味着验证的完整性

解析：功能覆盖率是通过 cover 语句来收集电路中信号的翻转情况，保证在大规模随机回归的情况下令人关注的信号是否翻转到期望的值。一些特定信号翻转到期望的值表示一种场景的出现，比如 fifo 的满信号从 0 到 1 表示 fifo 满的场景被覆盖到。因此 b 是正确的。

a 是错误的，因为被覆盖到不意味着电路的响应是正确的，只是被测试到。

c 是错误的。功能覆盖的 cover 语句是验证人员根据自己的测试点提取来写的，并不一定是所有的功能点，只能说验证人员关注的功能点被覆盖。

d 是错误的，功能点都不能保证是 100%，更不用说验证完整了。验证完整这句话不是随便可以说的，即便是真的做足了各种验证工作，都要对可能的疏忽保持敬畏之心。芯片的流片成功并不容易。

18. 下面表达式正确的是（c）

a. A=4'df

b. C=3'd8

c. B=5'h1

d. D=3'b2

19. RTL 代码是测试点的一个重要来源（×）

解析：测试点的提取可以大致分为黑盒测试，白盒测试和灰盒测试。

黑盒测试直接通过对产品功能定义的解读，完成端到端测试，通过输入导出预期输出，无需了解中间的 RTL 代码。

白盒测试则是通过对 RTL 代码的解读，分解出代码实现过程中可能出的问题，但是黑盒测试又不容易测试出来的点，利用断言进行检测。因此 RTL 代码是白盒测试点的一个重要来源。

灰盒测试则介于黑盒和白盒之间，通过定向用例测试一些 RTL 内部实现的细节，观察其输出正确性，辅以断言检测。

20. 时序电路中，既可以使用阻塞语句，也可以使用非阻塞语句（×）

解析:时序电路使用非阻塞语句。这点可以作为既定规则记住并使用。如果明白其背后verilog语言的编译机制很好，但如果不明白也没太大关系。毕竟我们是用这门语言设计硬件的，更多的应该关注如何使用它。就像老外可能搞不懂英语背后各种单词的属性，但不妨碍他们流利地使用英语交流。

21. 数字电路设计中，下列哪种手段无法消除竞争冒险现象（d）

a. 加滤波电容，消除毛刺

b. 增加冗余项消除逻辑冒险

c. 增加选通信号，避开毛刺

d. 降低时钟频率

解析：在同步电路中，降低时钟频率可以让寄存器采集数据的时候避开毛刺，因为假定时序路径延时不变，频率降低使时钟沿后移，setup time 不变的情况下给了更多的 timing margin 使毛刺恢复。但与前 3 个选项相比，这不是从根本上消除毛刺，该毛刺信号还是会被电路传递，只不过降低了 setup 违例的风险。而在异步电路中，不论时钟频率是多少，毛刺都有被下游寄存器采集的风险。

22. 异步时钟数据采样的方法错误的是（d）

a. 单 bit 高频时钟脉冲展宽后给低频时钟进行采样

b. 握手信号后再采样

c. 使用 fifo 隔离进行多 bit 的采样

d. 高频时钟直接采样低频时钟的多 bit 数据

解析：多 bit 数据存在各 bit 到达采样点的时刻不同的问题，直接采样可能会采集到错误的数据。要通过握手或者 fifo 或者格雷码转换单 bit 等方式进行多 bit 数据传输。

23. 以下不能对多 bit 的数据总线的时钟异步处理的是：（c）

a. Dmux synchronizer

b. Gray-code

c. 寄存器同步

d. FIFO

解析：同上一题，多 bit 数据总线不能直接用寄存器同步方式进行异步处理。

24. 一个 4bit 位宽的有符号数 a=4'b1001 取绝对值后的值为 abs(a)=4'b0110（×）

25. 对于两个位宽相同的无符号数 a 和 b, a>b 和 a<b 两个比较器面积是一样的（√）

26. 组合逻辑电路的特点是输出信号只是该时刻输入信号的函数，它是无记忆功能的。时序逻辑电路的特点是任何时刻产生的稳定输出信号不仅与该时刻输入信号有关，而且与它过去的状态有关（√）

27. 高的功能覆盖率意味着高的代码覆盖率（×）

解析：功能覆盖率和代码覆盖率没有直接的关系。功能覆盖率主要表征测试点关注信号的翻转情况。代码覆盖率包括了：信号翻转覆盖率，条件覆盖率和代码行覆盖率。可以想象一个极端场景：DUT 是一个 CPU，测试点只观察 CPU 里的加法器。加法器测全了，功能覆盖率高了，但是代码只测了冰山一角。

如果反过来表达，高的代码覆盖率也同样不意味着高的功能覆盖率。假设 DUT 是一个 8bit 无符号加法器，测试两个向量：a=b=8'b1111_1111，和 a=b=8'b0 理论上就能基本将代码覆盖率打满，但是这只是所有操作数组合的其中两个，很明显功能覆盖率不可能高。

28. 为了发现逻辑缺陷，要想到什么测什么，一定要遍历所有可能（×）

解析：头脑风暴挖掘测试点是必须的，但是要保证测试点是符合规格说明和约束的，并且是可能会发生的场景。

29. 在 verilog 中，关于函数，不正确的是（a）

a. 函数可以调用其他函数

b. 函数只能返回一个值

c. 函数必须至少带有一个输入

d. 不能包含任何时延或时延控制

解析：函数是可综合语句，可以综合成组合逻辑。b,c，d 是正确的，a 是错误的，都是语法规定，没有什么原因可以追溯，当成公理应用即可。

30. 在 systemverilog 中，任务 task 可以调用函数 function（√）

31. 下面哪个语句是可以综合的（c）

a. initial 过程块

b. forever 循环语句

c. for 循环语句

d. fork join

解析：for 循环语句多用在多 bit 信号的同类型操作或者递归操作上。可以放在组合逻辑 always 块中，或者与 generate 结合使用。Initial, forever 和 fork join 主要用在验证环境的进程控制上。

32. 同步时序电路和异步时序电路比较，其差异在于后者（c）

a. 没有触发器

b. 没有稳定状态

c. 没有统一的时钟脉冲控制

d. 输出只与内部状态有关

解析：异步时序电路是一种没有全局时钟的设计，所以 c 是正确的。异步时序电路有多种设计方式，有的设计方式会使用到触发器。并且是有稳定状态的。输出与内部状态和输入都有

关系。因此 a,b,d 都错误。

33. 在模块实例化语句中，悬空端口可通过将端口表达式表示为空白指定为悬空。模块的输入端悬空值为（d）

a. 0
b. x
c. 1
d. z
解析：模块输入不允许有悬空值。悬空则没有驱动，为高阻态 z。

34. 下列电路中属于时序逻辑电路的是（b）

a. 译码器
b. 计数器
c. 编码器
d. 数据选择器
解析：一般来说计数器每个周期统计一次进行累加，需要依赖于前一个周期的状态。其他三种基本电路都是组合逻辑，不需要依赖于过去的状态。

35. 以下说法错误的有（a）

a. 为了避免 wire 信号出现 x 态，最好是在声明时，赋初始值 0
b. 一个模块例化多次，可以使用 generatefor 循环减少代码
c. 模块例化时，需要将端口显式列出，即使某个端口未连接信号
d. 循环表达式的循环次数必须为常数
解析：如果声明时将 wire 信号先赋初始值 0，而后使用 assign 语句，相当于多驱动电路，很明显是错的。只有在组合逻辑的 always 块中可以先将输出信号赋初始值 0。

36. 某个状态下，不关心某个寄存器的输出值，那么将其设计为输出 0，可以降低功耗（×）

解析：比起设计为输出 0，降低功耗更好的做法是保持寄存器原值。因为功耗来自于信号 toggle，如果在上一状态寄存器输出为 1，下一状态下输出为 0，即便 0 不使用，也产生了 1 到 0 的跳变，同样会有功耗，既然不关心，还不如保持输出为 1。

37. 高频时钟域的数据总线（每时钟周期都变化）传递给低频时钟域，哪种同步方式正确？（b）

a. 使用握手信号进行同步
b. 使用异步 fifo
c. 使用同步 fifo
d. 使用打 2 拍进行同步
解析：c 和 d 很明显错误。多 bit 数据不能使用打两拍同步。这道题的难点在于 a 选项。一般而言握手信号可以用于高频时钟域到低频时钟域的同步，但是为了保证数据不被漏采，从高频到低频握手信号 valid_tx 需要做信号宽度拓展，至少拓展为 1.5 个周期的 rx 时钟，因此相应的数据 data_tx 也要保持多个 n 个 tx 周期不变，n=1.5*clk_rx/clk_tx。这与题目条件数据总线每周期都变化相矛盾。因此只有 b 是正确的。

38. 同步电路设计中出现 setup time 不满足，不可以采用下面哪种措施解决（d）

a. 减小信号延迟
b. Pipeline
c. 降低时钟频率
d. 增加时钟频率
解析：setup time 是由于时序路径延迟 td+tsetup > tclk，而增加时钟频率则减小 tclk，保持前两项不变，相当于恶化了 setup time 的满足。

39. 编写 verilog 程序时，变量的定义不可与关键字冲突（√）

40. 关于亚稳态描述正确的是（d）
a. 异步逻辑不会产生亚稳态
b. 采用格雷码能消除亚稳态
c. 亚稳态不会传递，所以不会导致相关逻辑处于不确定态
d. 在时钟有效延的时候外部数据未稳定，导致触发器不能判断数据电平的状态

华为海思校园招聘-硬件逻辑

(第三套)

2. 对于一个 FPGA 的基本逻辑单元 CLB 或 LAB 而言,不可能实现哪个电路功能?
A 1K 双端口 RAM
B 4 选 1 多路选择器
C A（B+C）
D 2 分频电路
解析：A. 1K 双端口 RAM - 一个基本的 FPGA 逻辑单元通常没有足够的资源来实现一个完整的 1K 双端口 RAM，因为这需要大量的存储单元和控制逻辑。
B. 4 选 1 多路选择器 - 一个基本的 FPGA 逻辑单元可以配置为实现一个 4 选 1 的多路选择器，因为这种功能的复杂性相对较低。
C. A（B+C） - 这表示逻辑函数 A 的输出是 B 和 C 的逻辑和。这是一个基本的逻辑运算，可以在单个 FPGA 逻辑单元中实现。
D. 2 分频电路 - 一个 2 分频电路是一个简单的时钟分频器，它将输入时钟的频率减半。这种功能也可以在单个 FPGA 逻辑单元中实现。
根据这些分析，选项 A（1K 双端口 RAM）是不太可能由单个 FPGA 的基本逻辑单元实现的电路功能。因此，正确答案是 A。

3. 在下面的 Verilog 代码中，如果 A 等于 1'bx，则 B 输出是
If（A==1'bx）
B=1'b1;
else
B=1'b0
a. 1'b0
b. 1'b1
c. 1'bz

d. 1'bx

解析：由于 A 等于 1'bx，条件 A == 1'bx 实际上永远为真，因为未知值与任何值比较都是未知的。因此，B 将被赋值为 1'b1。

4. 根据芯片验证的质量要求，芯片系统验证中的测试点分解活动应该

A.主要考虑单元电路的设计内容

B.适当覆盖芯片内部实现

C.依靠验证人员对电路实现的充分揣测

D.采用全黑盒方式分解以保证规格的正确性

解析：A. **主要考虑单元电路的设计内容** - 这个选项强调了对单元电路设计细节的关注，这在模块级别的验证中很重要，但在系统级别的验证中，需要考虑更高层次的交互和功能。

B. **适当覆盖芯片内部实现** - 系统验证需要确保覆盖芯片的所有关键功能和可能的使用情况，包括内部实现的细节。这有助于发现可能在单元级别验证中未被识别的问题。

C. **依靠验证人员对电路实现的充分揣测** - 虽然验证人员的专业知识和直觉对于测试点分解是重要的，但仅依靠揣测是不足够的。验证应该基于系统的需求和规格，并且应该有系统化的方法。

D. **采用全黑盒方式分解以保证规格的正确性** - 全黑盒方式的测试意味着测试是基于系统的功能规格进行的，而不依赖于内部实现的细节。这种方法有助于确保测试覆盖了所有根据规格要求应该测试的功能。

在系统验证中，测试点分解应该基于对系统规格的全面理解，并确保测试能够覆盖所有重要的功能和场景。因此，选项 D（采用全黑盒方式分解以保证规格的正确性）是正确的做法，因为它强调了基于规格进行测试的重要性，这有助于确保验证的全面性和系统的正确性。

4. 关于三段式状态机的描述，下列说法正确的是()

A 描述状态迁移的逻辑为时序逻辑

B 描述状态转移时，可以不指定 default 态。

C.输出必须是寄存器输出

D. 描状态转移条件和转移规律的逻辑是时序逻辑

解析：A. **描述状态迁移的逻辑为时序逻辑** - 这个说法是正确的。在状态机中，状态迁移通常是由时序逻辑控制的，这是因为状态机的转移依赖于时钟信号。

B. **描述状态转移时，可以不指定 default 态** - 这个说法是错误的。在设计状态机时，通常需要指定一个 default 态或初始态，这样在任何未定义或未预见的情况下都有一个明确的状态可以转移至。

C. **输出必须是寄存器输出** - 这个说法是错误的。状态机的输出可以是组合逻辑输出，也可以是寄存器输出，这取决于具体的设计需求。寄存器输出通常用于那些需要在时钟边沿保存状态的场合。

D. **描状态转移条件和转移规律的逻辑是时序逻辑** - 这个说法是正确的。状态转移条件和规律通常由时序逻辑来描述，因为它们依赖于时钟信号来同步状态的变化。

5. 条件覆盖率未达到 100%，验证一定不完备（×）

解析：即使条件覆盖率达到了 100%，也不能保证验证是完全完备的。这是因为：

1. **条件覆盖率不包括路径覆盖**：即使所有条件都被执行过，也可能存在一些特定的路径组合没有被测试到。
2. **未考虑输入空间的大小**：对于复杂的系统，输入空间可能非常大，即使条件覆盖率达到 100%，也可能存在未探索的输入组合。
3. **未考虑时间相关性**：在某些情况下，特定的条件可能依赖于特定的时间顺序或事件序列，仅仅执行条件本身并不足以保证验证了所有相关的场景。
4. **未考虑异常和边界情况**：即使所有正常条件都被覆盖，也可能存在异常情况或边界情况没有被考虑到。
5. **未考虑性能和压力测试**：验证不仅仅是为了覆盖所有条件，还需要确保系统在极端或压力条件下的稳定性和性能。

6. Moore 状态机和 Mealy 状态机的差异在()是否相关。

A.输出信号和输入信号

B 状态和输出信号

C.输出信号和状态

D.状态和输入信号

解析：Moore 状态机的输出仅由当前状态决定，与输入信号无关；而 Mealy 状态机的输出则由当前状态和输入信号共同决定。

7. Isolatlon cell 是下面哪种低功耗技术必需的

A Multi VT

B clk gating

C power gating

D Multi VDD

解析：Isolation Cell 是在低功耗设计中与 Power Gating 技术相关联的组件。Power Gating 是一种技术，它通过关闭不活动的模块的电源来减少功耗。在这种情况下，Isolation Cell 用于确保当一个模块的电源被关闭时，其输出不会处于不确定的状态（X 态），从而避免影响系统的其他部分。

8. assign c[31:0]={{【(32-P）1'b1}}，a【P-1;0】}对于 P=1 到 32，都是合法的（√）

解析：

该语句表示将 a 变量的低 P 位拼接在长度为 32-P 的全 1 后面，形成一个 32 位宽的向量，将该向量赋值给 c 变量。该代码对于 P 的所有值都是合法的。

在代码中，使用了 SystemVerilog 中的拼接操作符{}，它们用于将一个或多个 Verilog 子向量连接在一起以创建一个较大的向量。在这个例子中，使用了两个拼接操作符：

[{[(32-P)1'b1}}] 对应于一个长度为 32-P 的向量，所有的位都设置为 1，表示一个 P 位的 MSB 扩展值为 1 的向量

[a[P-1:0]] 对应于长度为 P 的向量，包含了 a 的低 P 位。

9. 在 verilog 中，调用$write 或者$display 显示信息时，关于显示格式说法错误的是（）

A、%c 或%C 表示以 ASCII 码字符得形式输出

B、%x 表示十六进制的形式输出
C、%f 或%F 表示以指数的形式输出实型数
D、%s 或%S 表示以字符串的形式输出

解析：%f 或 %F 表示以指数的形式输出实型数 - 这是错误的。在 Verilog 中，%f 或 %F 并不是用来以指数形式输出实型数的，而是以固定小数点的形式输出实型数。指数形式的输出通常使用 %e 或 %E。

10.reg signed【0：4】c；c=8' h8f，赋值后 c 的值是多少？

a. 17
b. 15
c. -15

解析：在 Verilog 中，当使用 signed 关键字声明一个 reg 变量时，该变量被解释为有符号数。在本例中，reg signed [0:4] c; 声明了一个 5 位宽的有符号寄存器 c。 赋值操作 c = 8'h8f; 将一个 8 位宽的十六进制数 8f 赋值给 c。由于 c 只有 5 位宽，所以最左边的 3 位（即 8、7 和 6 位）将被忽略，只考虑右边的 5 位（即 5、4、3、2 和 1 位）。

十六进制数 8f 转换为二进制是 10001111。去掉左边的三位，我们得到 0001111，这是一个正数的二进制表示，其十进制等价物是 15。
然而，由于 c 被声明为 signed，我们需要检查最高位（即 0 位）是否为 1，以确定最终的有符号数值。在这个例子中，原始的十六进制数 8f 的最高位是 1，这表明它代表一个负数。但是，因为我们只保留了右边的 5 位，并且这些位表示的是正数 15，所以最终的值应该是正数

11. 下面哪条语句是对的。

A、wire buf;
B、define AHB_TRANS SEO=2'b11
C、parameter BUS_WD=12;
D、reg [7.0] reg;

解析：A. wire buf; - 这是一条正确的语句，wire 是 Verilog 中用来声明连线（信号）的数据类型，buf 是变量名。

B. define AHB_TRANS SEO=2’b11 - 这看起来像是一个宏定义，但在 Verilog 中并没有 define 关键字。在 Verilog 中，宏定义通常使用 parameter 或 localparam 关键字。
C. parameter BUS_WD=12； - 这是一条正确的语句，parameter 是用来声明一个常量参数，BUS_WD 是参数名，12 是分配给该参数的值。但是注意，分号是中文字符，应该使用英文分号 ;。
D. reg [7.0] reg； - 这条语句有语法错误。首先，中括号内应该是位宽的起始索引和结束索引，它们应该是整数，而且结束索引应该大于起始索引。其次，reg 是 Verilog 中的一个关键字，不能用作变量名。最后，分号同样使用了中文字符。

12. 以下关于 Flase-path，正确的是()

A、两个不同频率之间的接口一定可以设置为 false path

B、一般异步复位可以设置为 Fase-path

C、一般模拟 IP 和系统的互联接口都可以设置为 False-path

D、一般异步电路可以设置为 False path

解析：A. 两个不同频率之间的接口一定可以设置为 false path - 这个说法可能不完全正确。虽然不同频率的时钟域之间的接口通常可以设置为 false path，但这并不是绝对的。在某些情况下，这些路径可能仍然需要时序分析，具体取决于设计的具体要求和约束。

B. 一般异步复位可以设置为 False-path - 异步复位通常是为了在系统复位时提供快速的复位响应，它通常与时钟域之外的信号相关联。因此，可以认为异步复位的路径不需要常规的时序分析，可以设置为 false path。

C. 一般模拟 IP 和系统的互联接口都可以设置为 False-path - 模拟 IP 和系统的互联接口可能需要特定的时序约束，这取决于模拟功能的具体要求。因此，并不能一概而论地将它们设置为 false path。

D. 一般异步电路可以设置为 False path - 异步电路指的是那些不共享同一个时钟信号的电路部分。通常，这些部分之间的路径可以设置为 false path，因为它们不受相同时钟约束。

13. 下面这段代码，vid 为 0，data_i 在翻转时，乘法器不产生动态功耗(×)

```
always@(*)begin
   if(vid==1'b1)begin
      data_i_sqw=$signed(data_i)*  $signed(data_i);
      end
      else begin
         data_i_sqw=16'd0;
      end
end
```

解析:

在 vld 为 0 时，根据代码，乘法器还是会执行，此时的输入会被看做是零，输出也为零。因此，即使 vld 为零，乘法器仍会产生动态功耗。正确的代码应该使用一个逻辑门来控制乘法器。

14. 模块只收效到 0.75V，提压到 0.85v 可以正常工作。(×)

解析：在电子工程中，模块的工作电压通常由其设计和规格决定。如果一个模块设计为在 0.75V 下工作，那么它应该在这个电压下正常工作。如果需要提高工作电压至 0.85V，这可能取决于几个因素：

1. **设计裕度**：如果模块设计有一定的电压裕度，那么在不超过最大额定电压的情况下，提高电压可能是安全的。
2. **电源要求**：模块的电源规格需要支持更高的电压，否则可能会导致损坏。
3. **热效应**：提高电压可能会增加功耗和热量产生，需要确保模块的散热设计可以应对这种情况。

4. **安全工作区**：对于某些类型的电子元件，例如晶体管，存在一个安全工作区（SOA），超过这个区域可能会导致永久性损坏。
5. **数据手册**：在改变工作电压之前，应查阅模块的数据手册，以确认推荐的电压范围和最大允许电压。

如果没有适当的理由和安全措施，随意提高模块的工作电压可能会导致不可预测的行为，甚至可能损坏模块。因此，如果模块在 0.75V 下工作不正常，而提高到 0.85V 可以正常工作，这可能表明模块在设计或制造上存在问题，或者可能是由于电源供应不稳定或其他外部因素导致的。

在没有具体的上下文信息的情况下，不能简单地说提高电压到 0.85V 是正确或错误的做法。正确的做法是首先找出为什么模块在 0.75V 下不能正常工作的原因，并根据模块的技术规格和安全要求来决定是否可以提高电压。如果不确定，最好咨询模块制造商或专业的电子工程师。

15. 下列哪项不属于动态功耗?（）

A、电路短路功耗

B、二极管反向电流引起的功耗。

C、电路翻转功耗

解析：二极管反向电流引起的功耗 - 这通常被归类为静态功耗，因为它与电路的漏电流有关，而不是由电路的开关动作引起的。

16. 不允许在时序电路中，使用阻塞赋值。（×）

解析：在 Verilog 中，时序电路通常指的是依赖于时钟信号来控制状态变化的电路。Verilog 允许两种赋值方式：非阻塞赋值和阻塞赋值。

1. **非阻塞赋值** 使用 <= 操作符，它允许多个赋值在同一个时钟边沿上进行，而不会相互影响。非阻塞赋值通常用于描述时序逻辑，因为它们正确地模拟了硬件中的状态变化。
2. **阻塞赋值** 使用 = 操作符，它会在每次赋值时立即更新变量的值。在顺序代码块（如 initial 或 always 块中的初始部分）中，阻塞赋值是合适的，因为它们可以清晰地描述信号的顺序操作。

在时序电路的描述中，推荐使用非阻塞赋值来描述触发器（如 D 触发器、JK 触发器等）的行为，因为这样可以避免在模拟时序逻辑时产生竞态条件。然而，并不是说在时序电路中完全不允许使用阻塞赋值，而是应该谨慎使用，以确保不会引入时序逻辑错误。

总的来说，这个说法“不允许在时序电路中，使用阻塞赋值”并不完全正确。在某些情况下，阻塞赋值可能用于初始化或描述顺序逻辑，但在描述同步时序逻辑时，推荐使用非阻塞赋值。正确使用赋值方式对于确保 Verilog 代码正确模拟硬件行为至关重要。

17. 对于相同位数输入的变量比较器，大于和小于的面积是一样的（×）

解释：需要考虑有无符号位，如果无符号，大小面积相同；有符号是不同

18. 以下选项中，z 的二进制表示正确的是:()

```
reg [7:0] z;
z=$unsigned(-4)
```

A.8'b0000_0100
B.8'b1111_0011
C 8'b1111_1100
D.8'b0000_0011
解析:
在 Verilog 中，$unsigned() 函数用于将一个有符号数转换为等价的无符号数。当对一个负数使用 $unsigned() 函数时，它执行的是无符号的扩展。
给定的表达式 z = $unsigned(-4); 意味着将有符号整数 -4 转换为一个无符号数并赋值给 z。在 8 位二进制中，无符号的 -4 将使用补码表示。
补码表示法中，负数是通过取其正数的二进制表示的反码（所有位取反），然后加 1 得到的。对于 8 位二进制数：

- 正 4 的二进制补码表示是 0000 0100。
- 反码（取反）是 1111 1011。
- 加 1 后得到 1111 1100。

因此，-4 的 8 位无符号二进制补码表示是 1111 1100。

19. 在编写时序逻辑代码时，下列哪个方法不能明显降低动态功耗
A.将不必要的置 0/置 1 修改为保持
B 降低时钟频率
C.时钟门控
D. 使用不带复位的寄存器

解析：A. 将不必要的置 0/置 1 修改为保持 - 这种方法可以减少动态功耗，因为减少寄存器的不必要翻转可以降低电容充放电的次数。

B. 降低时钟频率 - 降低时钟频率可以减少时钟信号的翻转次数，从而降低动态功耗，因为动态功耗与时钟频率成正比。
C. 时钟门控 - 时钟门控是一种通过控制时钟信号的传递来减少动态功耗的技术，它允许在不需要时停止对某些逻辑的时钟信号，从而减少功耗。
D. 使用不带复位的寄存器 - 使用不带复位的寄存器本身并不直接降低动态功耗。动态功耗主要与寄存器的翻转活动有关，而与寄存器是否带有复位信号无关。不过，减少不必要的复位操作可以减少一些额外的功耗，但这不是降低动态功耗的主要方法。

20. Verilog 语言的层次从低到高依次对应()
A、门级，寄存器传输级，行为级，功能级，系统级
B、系统级，功能级，寄存器传输级，行为级，门级，行为级，寄存器传输级，功能级，系统级
C、门级，寄存器传输级，功能级，行为级，系统级
D、门级，功能级，寄存器传输级，行为级，系统级

21. 状态机的基本要素中包括:状态、输入，输出和健壮性（×）
解析：输入、输出、状态

22. reg[255:0] mem[15:0];该声明定义了一个位宽为 16Bits，深度为 256 的 Memory（×）

解析：该声明定义了一个位宽为 256bits，深度为 16 的 memory。

23. SystemVerilog 随机只支持两态值，四态值(X 或 Z)或四态操作符(如==,！==)在随机中使用是非法的并且会导致错误（×）

解析：SystemVerilog 的随机数生成器（Random Number Generator，RNG）支持四态值，包括强 0（0）、强 1（1）、高阻抗（Z）和不确定（X）。这意味着在 SystemVerilog 中，可以使用随机约束来生成包含这些四态值的随机数据。

SystemVerilog 引入了 rand 关键字，用于声明随机变量，这些变量可以是四态的。此外，SystemVerilog 还提供了随机约束系统，允许用户定义随机数生成器的行为，包括指定值的分布、范围和其他属性。

24. SystemVerilog Asserion 中,express1|=>express2,表示如果 express1 为真，则在当前时刻检查 express2，如果 express2 为真则断开。(×)

解析：描述中使用的 |=> 操作符不是 SystemVerilog 断言中的标准操作符。如果是 |->，则描述接近正确，但需要注意 express1 为真时，express2 的检查是在下一个时间点进行的。

25. 以下语句，哪个不可综合?

A、generate 语

B、wait 语句

C、if 语句

D、for 语句

解析:

可综合语句:

input、output、parameter、reg、wire、always、assign、begin、end、case、 posedge、negedge、or、and、default、**if**、function、**generate**、integer、`define, while、repeat、**for**(while、repeat 循环可综合时，要具有明确的循环表达式和循环条件，for 可综合时也要有具体的循环范围)

不可综合语句:

initial、fork..join、**wait**、time、real、display、 forever.

26. 高频时钟域的总线数据(可能每个时钟周期数据都发生变化)传递给低频时钟域时，哪种同步方式正确()

A、使用握手信号进行同步

B、使低频时钟域的两级触发器进行同步

C、使用异步 FIFO

D、使用同步 FIFO

解析：高频时钟域的总线数据传递给低频时钟域，可以使用握手信号，但是总线数据每时钟周期都变化，这时候使用握手信号进行同步会造成数据的丢失，所以 A 错误;同步 FIFO 不能作为同步器来进行数据的跨时钟域传输，异步 FIFO 可以(无论是单 bit 还是多 bit 跨时钟域)单 bit 数据可以用打两拍来进行同步，多 bit 的数据不能。

27. 状态机必须有 1 个缺省状态（√）

解析：解析：状态机必须有一个缺省状态，防止出现未知状态导致系统崩溃，同时也防止状态生成锁存器，就像 case 需要 default 一样

28. 功能覆率达到 100%说明验证已经完备和充分了（×）

解析：头脑风暴挖掘测试点是必须的，但是要保证测试点是符合规格说明和约束的，并且是可能会发生的场景。

29. reg【7:0】regA,regB;regB=$unsigned(-4'sd4),regB 是多少？

a. 8'b11111100

b. 8'b00001100

c. -4

解析：

```
regA = $unsigned(-4); // regA = 8'b11111100
regB = $unsigned(-4'sd4); // regB = 8'b00001100
regS = $signed (4'b1100); // regS = -4
```

30. 在 systemverilog 中，任务 task 可以调用函数 function（√）

解析：在 SystemVerilog 中，任务（task）可以调用其他任务（task），也可以调用函数（function）。这是因为任务是具有过程性的行为，可以包含一系列的语句和控制流，包括对其他任务和函数的调用。

另一方面，函数（function）在 SystemVerilog 中被设计为纯计算实体，它们不改变仿真状态，也没有副作用。因此，函数不能调用其他函数或任务，这样做会违反函数的纯度原则，引入状态变化和控制流，这可能导致难以追踪和验证的仿真行为。

31. 下列表达式中，哪些可以使用一个或多个二输入与非门器件实现

A、A+B

B、Ã

C、A.B

D、常数 1

32. 模块实例化子模块时，有哪些关联方式（）

a. 属性关联

b. 位置连接

c. 端口名称连接

解析：a. 属性关联 - 在 SystemVerilog 中，可以使用 defparam 或者在模块实例化时直接指定参数值，这种方式称为属性关联。

b. 位置连接 - 这是 Verilog 中的一种传统连接方式，通过在模块实例化时指定引脚的位置来连接信号。

c. 端口名称连接 - 这种方式也是在 Verilog 中使用的，通过指定信号名称来直接连接端口。

在 SystemVerilog 中，端口名称连接可以通过两种方式实现：

1. 显式连接 - 使用 .port_name(signal) 来显式地将信号连接到模块的端口。

2. 隐式连接 - 如果信号名称和端口名称完全相同，并且信号没有被其他用途所声明，那么可以省略连接标识符，实现隐式连接。

33. 添加断言(SVA)的作用主要包括以下哪些方面

A、增加覆盖率的检查，保证自己希望冲击的场景都被冲击到。

B、部分 bug 需要累积效应才会暴露，验证环境难以构造足够长时间的用例冲击出来，通过 assertion 来保证这种问题在第一次发生时被发现

C、关健节点添加 assertion，帮助设计人员迅速找到代码出错点，提高问题定位的效率。

D、复杂逻辑中添加 assertion，增加微观检查，做补充验证，相当于验证的白盒检查

解析：A. 增加覆盖率的检查：断言可以帮助验证工程师确保他们希望测试的特定场景或条件被触发。通过在代码中添加断言，可以确保这些条件在测试过程中被检查，从而提高测试覆盖率。

B. 发现累积效应导致的bug:有些bug可能需要在特定条件下经过一段时间才会显现出来。由于验证环境可能难以构造出足够长时间的测试用例来暴露这些 bug，断言可以在这些条件首次满足时立即检测到问题。

C. 关键节点的断言：在代码的关键节点添加断言可以帮助快速定位问题。当断言失败时，可以迅速指出问题发生的具体位置，从而提高问题定位的效率。

D. 复杂逻辑的微观检查：在复杂的逻辑中添加断言可以作为额外的微观检查，帮助验证那些可能在正常测试过程中难以发现的问题。这可以看作是一种白盒检查，因为断言通常是由了解内部逻辑的设计人员添加的。

34. 下列哪几种类型的存储单元，在掉电后内部存储信息不会丢失（）

A、EFUSE

B、SRAM

C、FLASH

D、SDRAM

35. Verilog 语法关于任务和函数，描述正确的有

A、任务(task)可以调用任务

B、函数可以调用任务。

C. 函数可以调用函数。

D.任务可以调用函数(function)

36. 下面哪些会导致代码不可综合?

A、使用了 initial 语句

B、使用了 generate 语句

C、代码中包括了运算符===

D、在给寄存器赋值时，加了#delay

解析：A. 使用了 initial 语句：在测试平台（Testbench）中，initial 语句用于初始化模拟环境，设置初始条件和观察仿真波形。在设计代码中，initial 语句通常用于初始化寄存器的值，这是可综合的，但其内部的时序逻辑（如过程块内部的#delay）是不可综合的。

B. 使用了 generate 语句：generate 语句在 Verilog 中用于产生重复的硬件结构，是一种结构化的方法来创建重复的硬件实例，这是完全可综合的。

C. **代码中包括了运算符===**：运算符===是一个等价运算符，它检查两个位宽相同的信号是否相同，包括它们的 X 和 Z 值。在某些综合工具中，这个运算符是可综合的，但在某些旧的或特定的综合工具中可能不被支持。通常，建议使用==来进行比较，因为它是所有综合工具都支持的。
D. **在给寄存器赋值时，加了#delay**：在 Verilog 中，以#开头的延时（如#10）是用于仿真的，它们在实际硬件中没有对应的电路实现，因此是不可综合的。

37. 125MHZ 时钟域的多 bit 信号 A【127:0】需要同步到 25MHz 时钟域，可能使用的同步方式有

A、双向握手
B、打三拍
C 、DMUX
D、异步 FIFO

解析：A. 双向握手：这是一种跨时钟域传输的解决方案，涉及发送端和接收端之间的通信协议。发送端发送数据，并发出请求信号（REQ），接收端在准备好接收数据时发出响应信号（ACK）。发送端收到 ACK 后，知道数据已经成功传输，可以发送下一批数据。

B. 打三拍：这是一种通过在目标时钟域中对信号进行三次寄存来确保数据稳定性的方法。这种方法可以减少由于时钟域之间的亚稳态而导致的数据不一致问题。
C. DMUX：DMUX（Data Mux Synchronizer）是一种同步技术，它使用单个使能信号来判断数据信号是否已经稳定，并在稳定时进行采样。这种方法适用于带数据有效标志信号的多比特数据跨时钟域传输。
D. 异步 FIFO：异步 FIFO 是一种能够在不同频率的时钟域之间安全传输大量数据的机制。它使用双口 RAM 或专门的 FIFO 管理逻辑来实现数据的缓冲和同步。
在这些选项中，双向握手、打三拍、DMUX 和异步 FIFO 都是可能用于同步 125MHz 到 25MHz 时钟域的多 bit 信号的方法。每种方法都有其特定的应用场景和优缺点，选择哪一种取决于具体的设计要求和约束条件。

38. 业界常用的验证方法学有:

A、UVM
B、SystemVerilog
C、VMM
D、TestBench
解析：业界常用的验证方法学有 VMM（Verification Methodology Manual）、OVM（OpenVerification Methodology）和 UVM（Universal Verification Methodology）；SystemC 和 SystemVerilog 不是验证方法学，是语言！

39. Formality 是由 Synopsys 公司开发的一种形式验证(Formal Verification)工具，用于两个 Design 之间的等价性验证。它可以支持如下哪些等价性验证()?

A、门级网表对门级网表
B、RTL 级对 RTL 级
C、RTL 级对门级网表

40. 多 bit 信号跨时钟域同步常用的方式有

A、乒乓 Buffer
B、打三拍
C、DMUX
D、异步 FIFO
解析：A（乒乓 Buffer）、C（DMUX）和 D（异步 FIFO）是用于多比特信号跨时钟域同步的常用方式。B（打三拍）虽然是一种减少亚稳态风险的方法，但它更多地与单比特信号同步相关，不是针对多比特信号的典型解决方案。

华为海思校园招聘-硬件逻辑

(第四套)

1、验证环境中提到的参考模型(Reference Model)只支持不带时序的功能建模，不支持时序建模（ ）
A.正确
B.错误
解析:
参考模型是验证环境中的一个重要模块，它通常用来实现设计规范、规则或协议的建模。参考模型可以支持功能建模，也可以支持时序建模。在时序建模中，参考模型可以捕获和描述验证对象的时序行为，并作为模拟器或仿真器的输入引擎，与验证测试中的其他组件进行交互。

2、有关异步 FIFO,以下说法正确的是（ ）
A.空信号在读时钟域产生，满信号在写时钟域产生
B.空信号在写时钟域产生，满信号在读时钟域产生
C.空信号在读时钟域产生，满信号在读时钟城产生
D.空信号在写时钟城产生，满信号在写时钟城产生
解析:
空信号：当 FIFO 队列为空时，即没有数据可以读取时，空信号在读时钟域产生。这意味着，当读操作试图从一个空的 FIFO 中读取数据时，会生成空信号。
满信号：当 FIFO 队列满时，即没有空间可以写入新数据时，满信号在写时钟域产生。这意味着，当写操作试图向一个已满的 FIFO 写入数据时，会生成满信号。

3、以下不属于异步电路引入的问题是( )
A.STA 无法检查时序
B.逻辑错误
C.毛刺
D.亚稳态
解析:
A. STA（Static Timing Analysis）无法检查时序：由于异步电路不依赖于全局时钟，传统的 STA 工具可能无法直接应用于异步电路的时序分析。
B. 逻辑错误：逻辑错误可能由多种因素引起，包括设计错误、实现错误等，并不特定于异步

电路。
C. 毛刺：异步电路可能对信号毛刺更敏感，因为它们缺乏同步电路中的时钟边沿来清晰地定义信号的稳定时间。
D. 亚稳态：亚稳态是异步电路中特别需要关注的问题，因为当信号在不同时钟域之间传递且没有适当的同步时，可能会产生亚稳态。

4、下列关于静态随机存储器(SRAM)和动态随机存储器(DRAM 说法错误的是（ ）。
A.DRAM 的存储单元结构中晶体管数量比 SRAM 的多
B.SRAM 的存储单元结构中晶体管数量比 DRAM 的多
C.SRAM 存放的信息在不停电的情况下能长时间保留
D.DRAM 存放的信息在不停电的情况下，会丢失保存的信息。
解析：
A. DRAM 的存储单元结构中晶体管数量比 SRAM 的多 - 这是错误的。根据提供的资料，DRAM 的存储单元通常由一个晶体管和一个电容组成，而 SRAM 的存储单元则需要更多的晶体管（通常是 4-6 个晶体管）来构成。
B. SRAM 的存储单元结构中晶体管数量比 DRAM 的多 - 这是正确的。SRAM 的存储单元由于使用双稳态电路，确实比 DRAM 的存储单元需要更多的晶体管。
C. SRAM 存放的信息在不停电的情况下能长时间保留 - 这是正确的。SRAM 是静态存储器，不需要刷新操作，只要保持通电，里面存储的数据就可以恒常保持。
D. DRAM 存放的信息在不停电的情况下，会丢失保存的信息 - 这是错误的。DRAM 是动态存储器，需要定期刷新来保持数据，但如果不停电并且刷新机制正常工作，DRAM 中的数据是可以保持的。

5、以下低功耗措施中，哪种不是降低电路翻转率的方法?（ ）
A.减少电路中的 glich
B.采用 Grav 码或 One-hot 码作为状态机编码
C.在不进行算术运算的时候，使这些模块的输入保持不变，不让新的操作数进来
D.重新安排 if-else 表达式将毛刺或快变化信号移至逻辑锥体的前部
解析：
A. 减少电路中的 glitch（毛刺） - 减少 glitch 可以降低信号的翻转率，因为 glitch 是信号不期望的快速跳变，它会导致不必要的功耗。
B. 采用 Gray 码或 One-hot 码作为状态机编码 - 使用 Gray 码或 One-hot 码可以减少状态机中状态转换时的翻转位数，从而降低功耗。
C. 在不进行算术运算的时候，使这些模块的输入保持不变，不让新的操作数进来 - 这可以减少不必要的计算和状态变化，从而降低电路翻转率和功耗。
D. 重新安排 if-else 表达式将毛刺或快变化信号移至逻辑锥体的前部 - 这个选项实际上并不是直接降低电路翻转率的方法。重新安排逻辑的目的通常是为了优化电路的性能或消除毛刺，而不是直接为了降低翻转率。逻辑锥体的前部指的是在电路中较早进行逻辑运算的部分，这并不直接关联于降低翻转率。

6、以下说法错误的是( )
A.Latch(锁存器)静态时序分析比 D 触发器复杂
B.Latch(锁存器)容易产生毛刺，对毛刺敏感
C.Latch(锁存器)比 D 触发器的面积大，所以不建议使用

D.Latch 和寄存器样都能存储信息

解析：

Latch（锁存器）和 D 触发器是数字电路中常用的存储单元。它们都可以存储信息，但具有不同的功能和特性。以下是有关 Latch 和 D 触发器的几个说法：

A. Latch（锁存器）静态时序分析比 D 触发器复杂。这个说法是正确的，因为 Latch 的时序特性比 D 触发器更加复杂。Latch 具有透明和锁定两种模式，这两种模式在时序分析中需要考虑。

B. Latch（锁存器）容易产生毛刺，对毛刺敏感。这个说法是正确的，Latch 的时序特性可能导致毛刺的产生，而且 Latch 对毛刺非常敏感，没有正确的设计和时序分析可能会导致电路故障。

C. Latch（锁存器）比 D 触发器的面积大，所以不建议使用。这个说法是错误的。Latch 和 D 触发器的面积大小取决于具体的设计和实现方法，没有明确的比较说法。

D. Latch 和寄存器样都能存储信息。这个说法是正确的，Latch 和寄存器样都是数字电路中常用的存储单元，能够存储二进制信息。但是，它们的实现和使用方法不同，有着不同的特点和适用范围。

7、在 PR 阶段将 std-Vt 的逻辑单元替换为 high-Vt 的逻辑单元主要作用是( )

A.降面积

B.优化时序

C.降低功耗

解析：

在芯片设计中，采用高阈值（high-Vt）技术可以降低功耗。高阈值技术是通过将正常电路设计中的标准阈值（std-Vt）晶体管替换为高阈值（high-Vt）晶体管的方式实现的。

在 PR（Physical Design and Verification）阶段，因为实际电路的时序和电流切换行为会受到工艺因素的影响，所以需要将静态时序分析和时序优化与实际的工艺条件相结合。在这个过程中，可以选择将 std-Vt 的逻辑单元替换为 high-Vt 的逻辑单元，以支持更低的功耗，这是使用高阈值技术的主要目的之一。

此外，使用高阈值技术还可以带来其他优点，例如：

降低热失真：高阈值晶体管工作时需要更少的电流和电压，因此会产生更少的热能，从而减少热失真。

增加可靠性：高阈值晶体管的带宽和噪声容限通常比标准晶体管更好，这可以提高电路的可靠性。

简化布局布线：高阈值晶体管通常具有更大的面积和更迟缓的功率转移特性，这使得布局布线的难度降低。

8、在 SystemVerilog 中，函数(function) 可以调用任务(task)。（ ）

A.正确

B.错误

9、以下不是 sva 语法的是（ ）

A. $rose

B. class

C. property

D.cover

解析：
在 SystemVerilog Assertion（SVA）中，$rose，property 和 cover 都是常见的 SVA 语法。
A $rose：在 SVA 中，$rose 是一种时序操作符，用于检测时钟沿上升沿的发生。
C property：在 SVA 中，property 是一种用于表示设计行为规范的声明式语句。它可以用于描述设计的正确性和安全性，并在验证过程中自动检测设计中的错误。
D cover：在 SVA 中，cover 表示评估用于检测设计中特定性质是否成立的 Coverage 规则。Coverage 规则用于直接检测设计中的错误，通过评估特定条件的覆盖率来指导测试。
相反，class 不是 SVA 语法。Class 是 SystemVerilog 的另一个高级语言特性，它是一种面向对象的编程语言扩展，主要用于描述和组织设计结构。

10、在 DC 优化 timing 的时候，工具采用下面那个命令可以通过移动寄存器来达到调整时序优化的目的?( )
A. compile_ultra -incremental
B. compile_ultra -piple
C. compile_ultra -iming_high_effort
D. compile_ultra -retime
解析：
在 DC（Design Compiler）中，用于寄存器移动的命令是 compile_ultra -retime。该命令通过移动时钟触发器来重新排序设计中的寄存器，以调整时序优化并最大化时钟频率。使用该命令，可以达到以下目标：
减少时钟延迟：通过重新排列寄存器，可以减少相邻寄存器之间的连接延迟，从而减少时钟延迟。
最大化时钟频率：重新排列寄存器时，可以最大化寄存器之间路径的并行性，从而提高时钟频率。
其他选项的用途是：
A. compile_ultra -incremental：用于增量编译，即在之前编译的结果上进行增量编译。
B. compile_ultra -piple：用于启用管道优化。
C. compile_ultra -timing_high_effort：用于启用高效的时序优化模式。

11、以下选项中，z 的二进制表示正确的是: reg [7:0] z; z = unsigned(-4) ( )
A.8'b1111_0011
B.8'b0000_0100
C.8'b1111_1100
D.8'b0000_0011
解析：
对于 SystemVerilog 中的 unsigned 类型，其值域为 0 到 2^N-1，其中 N 表示变量的位宽。因此，unsigned(-4) 的值为 2^8 - 4 = 252。
用二进制表示 252，需要 8 位二进制数。其二进制表示为 1111 1100。

12、下面哪种 systemverilog 描述表示当前子线程不阻塞后面的进程执行( )
A. fork join any
B. fork join
C. fork join none
解析：

在 SystemVerilog 中，fork-join 是一种用于并发操作的语句块，它将代码分割成多个子进程并在结束时合并它们。fork-join 语句块可以使用以下三种关键字之一来表示当前子线程是否阻塞后续进程的执行：
fork join：在 fork join 语句块中，所有子进程都必须在合并之前完成。当前子线程执行完毕之前，后续进程都将被阻塞。
fork join any：在 fork join any 语句块中，只要有任何一个子进程完成，即可合并所有其他子进程。当前子线程执行完毕后，后续进程可能会在当前子线程之前或之后执行，因此不会阻塞后续进程。
fork join none：在 fork join none 语句块中，子进程独立运行，当前子线程的结束不会影响后续进程的执行。因此，当前子线程不会阻塞后续进程。

12、以下哪些名称不属于 verilog 关键字?( )
A. genvar
B. posedge
C.clock
D. generate
解析：
在 Verilog 中，关键字是一些具有特殊含义的保留单词。它们被用于设计和表示硬件电路，并进行模拟和综合。而以下几个名称中，只有"clock"不是 Verilog 中的关键字，其它三个都是 Verilog 中的关键字。它们的含义如下：
A. genvar：用于指定一个循环变量，以在 generate 模块中生成多个实例。
B. posedge：用于表示时钟沿上升沿的触发器信号。
C. clock：在 Verilog 中不是关键字。
D. generate：用于生成多个实例的模块，以构建带有可重复结构的电路，如多路选择器和多级逻辑电路。

13、I^2C 总线接口在快速模式下数据位传输速率可达?( )
A. 100kbit/s
B.3.4Mbit/s
C.400kbit/s
D.1Mbits
解析：
面向 8 位的串行双向数据传输速率在标准模式下最高可达 100 kbit/s，在快速模式下最高可达 400kbit/s，在快速增强模式下最高可达 1 Mbit/s，在高速模式下最高可达 3.4 Mbit/s。

14、assign c[31:0] ={{[(32-P)1'b1}},a[P-1:0]} 对于 P=1 到 32,都是合法的( )
A.错误
B.正确
解析：
该语句表示将 a 变量的低 P 位拼接在长度为 32-P 的全 1 后面，形成一个 32 位宽的向量，将该向量赋值给 c 变量。该代码对于 P 的所有值都是合法的。
在代码中，使用了 SystemVerilog 中的拼接操作符{}，它们用于将一个或多个 Verilog 子向量连接在一起以创建一个较大的向量。在这个例子中，使用了两个拼接操作符：
[{[(32-P)1'b1}}] 对应于一个长度为 32-P 的向量，所有的位都设置为 1，表示一个 P 位的

MSB 扩展值为 1 的向量
[a[P-1:0]] 对应于长度为 P 的向量，包含了 a 的低 P 位。

15、Verilog 中 data[10 -: 5]与下列哪种表述是等效的（ ）
A. data[15:10]
B. data[14:10]
c.data[10:6]
D.datar9:51
解析：
在 Verilog 中，表达式 data[10 -: 5] 使用了减号冒号(-:)运算符，这个运算符用于指定一个从结束位宽开始，具有特定位宽的位片。具体来说，data[10 -: 5] 表示从 data 的第 10 位开始，取 5 位宽的位片，因此它等效于 data[10:6]。

16、逻辑函数化简[Y=AB’ C+A’ +B+C’],结果为( )
A.Y=1
B.Y=B'C+B+C'+A'
C.Y=AB+AC
D.Y=B'C+B+C
解析：

无论 AA 和 CC 的值是什么，YY 都将是 1，因为 BB 和 $B'B'$ 保证了至少有一个为 1 的项。

17、仿真时经常需要代码调用 verilog 系统函数以达到相应的仿真结果，如下不是 verilog 系统函数的是（ ）
A. $clog2
B. $pulse
C. testplusargs
D. Sfopen
解析：
其中，$clog2 用于计算一个数的二进制表示中，位数最高位的位置；$pulse 用于生成一个指定宽度和时间的脉冲信号；testplusargs 用于读取仿真参数；Sfopen 是标准 C 库用来打开文件的函数，不是 Verilog 的系统函数。
因此，选项 D“Sfopen”不是 Verilog 系统函数。

18、设计一个异步 FIFO 用于数据缓存，FIFO 写入时钟频率是 100MHz，FIFO 读出时钟是 50MHz。FIFO 写入数据在每 100 个 Cycle 里最多只写入 50 个数据，为了减少写入数据的阻塞，那么此 FIFO 设计的深度设置多少比较合适( )?
A.15
B.50
C.100
D.25
解析：
首先需要计算 FIFO 的写入和读出速率。FIFO 写入速率由时钟频率和每个周期写入数据的

最大数量决定，因此写入速率为 100 MHz / 2 = 50 MHz。FIFO 读出速率由时钟频率决定，因此读出速率为 50 MHz。
为了减少写入数据的阻塞，需要选择足够的 FIFO 深度。在理想情况下，应该让 FIFO 的深度足够大，以确保 FIFO 的写入速率大于或等于数据输入速率，并且 FIFO 的读出速率大于或等于数据输出速率。这将确保 FIFO 不会写满或读空，在处理数据时不会造成阻塞。
假设最大写入速率为 50 个数据/100 个周期，每个周期写入 1 个数据，则平均数据写入速率为 50/100=0.5 个数据/周期。因此，FIFO 的最小深度应该是两倍读出数据所需的深度，该深度可计算如下：
FIFO 深度 = 2 * (读出速率/平均数据写入速率)
= 2 * (50 MHz / 0.5 数据/周期)
= 2 * (100)
= 200
因此，最接近 200 大小的选项是 C：100，所以 FIFO 深度设置为 100 是更合适的。

19、状态机设计有利于高频设计的物理实现( )
A 正确
B.错误
解析：
状态机（StateMachine）在数字电路设计中是非常重要的概念，可以方便清晰地描述和分析电路的行为。状态机设计可以被看作是具有确定的输入和输出的特殊逻辑电路。状态机采用当前的输入和前一个状态作为输入，并输出一些控制信号，用于控制系统的执行。
在高频设计的物理实现中，状态机是非常有利的。它可以作为一个组合逻辑电路或者时序逻辑电路的表示方式，能够高效地采用 FPGA，ASIC，SoC 和其他数字电路的硬件实现。状态机的设计可以采用行为级别、RTL（Register Transfer Level）、门级模块化等方法。它们都可以将电路描述以“状态 - 转移”的形式表示出来，让复杂的逻辑电路和时序电路的设计变得更加简单。
另外，状态机在高频设计的物理实现中也具有以下优点：
可以减少电路元件的数量和功耗；
可以管控时序问题，并进行协议设计；
容易进行测试、验证和调试。
因此，状态机设计有利于高频设计的物理实现，正确选项是 A。

20、x 表示（ ）
A 高阻
B.低电平
C.不定态
D 高电平
解析：
在数字逻辑电路中，X（unknown，未知）通常表示未知的电信号值。例如，在门电路的输入端口处，如果该输入端口没有连接到其他电路中，则输入的电信号值将成为未知值。
X 表示不确定或未知的状态，它可以是高电平或低电平，但是也可以是一个随机的波形。在实际的设计中，应该尽可能避免使用 X。因为 X 的存在会对电路的正确性产生不良影响，可能会导致不可预测的逻辑错误。当我们使用 X 时，必须意识到逻辑不确定性并采取相应的措施，如使用 Keep 插头或编写 X 模拟例程来模拟系统行为。

因此，选项 C 表示 X 表示不定态是正确的。

21、通常一颗 SOC 芯片中，动态功耗中占比最高的是（ ）
A.Memory 功耗
B.IO 功耗
C.时钟树功耗
解析：
在集成电路中，时钟树功耗是 SOC（System-on-a-Chip）芯片的动态功耗中所占比例最高的部分。时钟树是一个非常重要的电路，用于为 SOC 芯片中的各个部分提供同步时钟信号。在典型的 SOC 设计中，时钟树的时钟信号需要将所有的时序电路单元上下传递，以确保它们的操作是同步的。这意味着，时钟树的时钟信号通常需要经过一个非常长的信号路径，由于信号的传播延迟导致了一定的功耗损失。
与此相比，内存模块和 IO 模块的功耗比例相对较低。虽然内存模块通常需要在各种操作模式（例如读、写、刷新、预充电等）下消耗能量，但它们的操作频率通常比时钟信号低。同样，IO 模块的功耗也相对较低，因为大多数现代 SOC 设计中的 IO 接口采用了低功耗的高速差分信号传输（例如 LVDS 和 PCI-Express ）。
因此，在 SOC 芯片的动态功耗中，时钟树功耗通常占据了最高的比例，而内存和 IO 模块的功耗比例相对较低。

22、Verilog 中属于 4 态的数据类型有( )
A. int
B. reg
C. bit
解析：
在 Verilog 中，有三种数据类型：bit、reg 和 wire。其中，bit 类型只有两种状态（0 和 1），而 reg 和 wire 类型都有四种状态（0、1、X、Z），是 4 态数据类型。
reg 变量用于存储寄存器的值，或在组合逻辑中用作本地内部缓存器。reg 变量在赋值后会保持其值，直到被重新赋值为止。reg 变量可以是有符号或无符号的，并可以根据需要设置它们的宽度。
wire 变量用于连接组合逻辑元素，例如逻辑门、多路复用器等。wire 变量可以是有符号或无符号的，并且它们的宽度可以根据需要设置。wire 变量不能被直接赋值，而是将其与逻辑门或其他元件连接起来形成电路的形式。
因此， 4 态数据类型中属于 reg 类型的，选项 B. reg 是正确的。

23、ASIC 设计中低功耗方法包含门级，架构级，RTL 级等，对低功耗的效果从大到小的排列应该是( )
A.架构级>RTL 级>门级
B.门级>RTL 级>架构级 g
C.RTL 级>门级>架构级
解析：
ASIC 设计中的低功耗方法主要包括以下三个层次：门级（Gate Level）、RTL 级（Register-Transfer Level）和架构级（Architecture Level）。其中，门级主要是通过优化乘法器、加法器等简单电路

24、只使用 2 选 1 mux 实现异或逻辑，最少需要( )个 mux
A.4
B.3
C.1
D.2

25、parameter HIGH PRI = 0; generate if(HIGH PRI == 1) a=b+C; else a = b; endgenerate 以上逻辑不可综?( )
A.正确
B.错误
解析:
在 Verilog 语言中，generate 块的执行顺序是在设计编译时进行展开。因此，在 generate 块内部使用的参数或信号必须在设计编译时可知，而不能在运行时通过赋值来改变其值。在给出的代码中，HIGH PRI 是一个参数，但它的值在设计编译时是不确定的。因此，在 generate 块中对其进行条件判断将导致编译时错误。如果条件判断能够通过常量或宏的方式提前解决，则可以避免此问题。

26、PIPELINE 设计尽量做到每个 Cycle 的时序开销相当。( )
A.正确
B.错误
解析:
PIPELINE 设计的目的是为了提高处理器的执行效率，通过将一个指令的执行流程分成多个阶段并交错执行，以实现指令的高并发执行。在 PIPELINE 设计中，由于每条指令的处理都被拆分成了多个阶段，因此，不同阶段所需的时钟周期数差异较大，每个 Cycle 的时序开销并不是相同的。
在 PIPELINE 中，时序开销最大的是 PIPELINE 的启动过程和结束过程（Pipeline fill 和 Pipeline drain）。启动过程指的是在 PIPELINE 开始处理一个新指令的时候，需要将 PIPELINE 中的各个阶段逐个填充上数据，直到完成第一次数据的处理。结束过程指的是在处理最后一条指令后，需要等待最后一个指令结束后，才能将 PIPELINE 中的剩余数据逐个清空，直到最后一个阶段的数据处理完成。
因此，PIPELINE 设计中，并非每个 Cycle 的时序开销相当。PIPELINE 中的各个阶段所需的 Cycle 数量是不同的，在设计 PIPELINE 的时候需要考虑整个过程的时序，以保证数据的正确性和 PIPELINE 的工作稳定性。

27、如果能保证 CLKA 时钟域的信号在 CLKB 时钟开启之前稳定，可以不做异步处理（ ）
A.错误
B.正确
解析:
不同的时钟域对应不同的时钟信号，如果在一个时钟域中的信号要跨越到另一个时钟域中使用，需要进行时钟域之间的同步处理。同步处理的目的是在保证数据传输的正确性的基础上，使得数据的传输满足时序关系。这种同步处理一般包括两个步骤：异步采样和同步释放。
虽然如果能保证 CLKA 时钟域的信号在 CLKB 时钟开启之前稳定， 但这个稳定信号不代表这个信号没有由于时钟信号的变化而产生的抖动等问题，从而可能导致数据捕捉时的假冒问题，即在一个时钟边沿之前或之后，数据信号可能会改变。这样，同一时钟周期里面存在数

据不一致的情况，从而会导致系统产生不可预知的错误。
因此，在时钟域之间进行数据传输时，即使能保证 CLKA 时钟域的信号在 CLKB 时钟开启之前稳定，也需要进行异步处理，以消除异步采样和同步释放过程中的不确定性，保证数据的传输正确性。

28、在 verilog 中，下列语句哪个不是分支语句?（ ）
A. break
B.casez
C.if-else
D.case
解析:
B、C、D 三个选项都是 Verilog 中的分支语句。其中，casez 和 case 都是用于选择语句的，根据输入信号或变量的取值来执行相应的分支。if-else 判断语句则用于根据给定条件执行不同的代码，是一种常见的分支结构。
而 break 在 Verilog 中不是分支语句，它是用于循环语句中的控制语句，用于强制终止当前循环体的执行，并跳出该循环。如果在执行循环语句的过程中需要判断某个条件并在满足条件时退出循环，则可以使用 break 语句来实现。

29、在编码时需要将异步电路放置在一个模块中的目的是（ ）
A 便于后端对异步逻辑进行时序约束
B.异步电路放在一起，能够改善时序
解析:
异步电路与同步电路不同，不受时钟信号的驱动，其时序与输入信号之间的关系需要进行精确建模和时序约束。将异步逻辑放置在一个模块中，能够将异步逻辑之间的时序关系、数据时序和控制时序等问题进行内部实现，同时，也便于对异步电路进行整体的时序约束。
在异步电路的编码中，时序约束是一个非常重要的问题，尤其在后端的物理实现阶段，对异步电路的时序造成的影响尤其重要。通过将异步电路放置在一个模块中，可以方便地对其进行时序约束，并将约束与实现之间的匹配关系。同时，还能够起到互相隔离的作用，避免错误的波及。

多选 4 分
1、如下关于动态功耗的描述，正确的是（ ）
A.降低时钟频率可以有效的降低动态功耗
B.开关功耗与电压的平方呈现线性关系
C.短路功耗与电压呈线性关系
D.动态功耗主要与电路翻转有关
解析:
动态功耗主要是由于电路中的电容充放电所引起的。在 CMOS 电路中，当信号在 MOSFET 上的开关时，电路中的负载电容

2、关于静态时序分析(STA)哪些说法是正确的?（ ）
A.不需要仿真向量
B.可以分析同步路径和异步路径
C.不能验证设计的功能

D.分析速度快
解析:
A. 不需要仿真向量 - 这是正确的。静态时序分析不依赖于输入激励（仿真向量），它通过分析设计中的时序路径来确定是否满足时序要求。
B. 可以分析同步路径和异步路径 - 这是错误的。静态时序分析主要用于分析同步电路，它不能有效地分析异步电路。
C. 不能验证设计的功能 - 这是正确的。静态时序分析关注的是时序特性，而不是逻辑功能。它不涉及对电路逻辑功能的验证。
D. 分析速度快 - 这是正确的。由于不需要仿真向量，STA 通常比动态时序分析（DTA）速度快，可以快速检查电路的时序问题。

3、以下关于时钟门控的说法，正确的是( )。
A.当寄存器使用时钟的上升沿采样数据时，我们可以使用与逻辑门控
B.当寄存器使用时钟的上升沿采样数据时，我们可以使用或逻辑门控
C.当寄存器使用时钟的下降沿采样数据时，我们可以使用与逻辑门控
D.当寄存器使用时钟的下降沿采样数据时，我们可以使用或逻辑门控
解析:
A. 当寄存器使用时钟的上升沿采样数据时，我们可以使用与逻辑门控。
C. 当寄存器使用时钟的下降沿采样数据时，我们可以使用与逻辑门控。
时钟门控是在数字电路设计中常用的技术，可以实现对电路操作进行精确的时序控制。在时钟门控中，常用的门包括与门和或门。其作用是根据时钟信号的上升沿或下降沿选择执行或不执行某个操作。
对于寄存器使用时钟的上升沿采样数据的情况，如果需要在某个时钟周期中只采样一次数据，可以使用与门实现时钟门控，将时钟信号和控制信号通过与门进行与运算得到输出信号，这样就可以控制时序满足要求。
而当寄存器使用时钟的下降沿采样数据时，同样可以使用与逻辑门控来控制时序。在这种情况下，使用与非门 (NAND) 作为门控的逻辑门。

4、以下前端设计的考虑，可以给后端设计带来很大方便的是（ ）
A.通过复制逻辑或者寄存器，来解决信号 Fanout 过大问题
B.从 input pin 进源的异步接口信号，先用本芯片的采样时钟同步后再使用:输出到 pin 上的信号经过寄存
C.拆分逻辑或者加一级流水，来缓解时序紧张
解析:
A. 通过复制逻辑或者寄存器，来解决信号 Fanout 过大问题。 B. 从 input pin 进源的异步接口信号，先用本芯片的采样时钟同步后再进行操作：输出到 pin 上的信号经过寄存。 C. 拆分逻辑或者加一级流水，来缓解时序紧张。
在前端设计中，优秀的设计方法能够给后端设计带来很大的方便和帮助，使后端设计更加容易实现和优化。以下是几个前端设计的考虑:
复制逻辑或者寄存器可以解决信号 Fanout 过大的问题。当时钟频率很高，大量逻辑认为同时更新时，将存在许多逻辑单员干扰问题。通过复制逻辑或者寄存器的方式，可以将原有的大 fanout 信号拆分为多个低 fanout 的信号，在后端设计的时候可以更容易实现优化。
对于从 input pin 进源的异步接口信号，应先使用本芯片的采样时钟将其同步后再进行操作，

以确保无歧义性。对异步数据进行同步后，可以使用寄存器等方式在内部的逻辑时钟域中进行同步，以便更好地控制时序和避免时序问题。
拆分逻辑或者加一级流水是常用的方式，可以缓解时序紧张的问题。拆分逻辑或者加一级流水能够减少关键路径的长度，从而在硬件实现上更容易满足时序要求。

5、下列关于 IC 设计中同步复位与异步复位的区别，正确的是( )
A.异步复位不管时钟，只要复位信号满足条件，就完成复位动作
B.同步复位在时钟沿采复位信号，完成复位动作
C.异步复位对复位信号要求比较高，不能有毛刺
D.异步复位也需要同步到对应的时钟域，以便于后续 STA 分析
解析:
A. 异步复位不管时钟，只要复位信号满足条件，就完成复位动作 - 这是正确的。异步复位不受时钟信号的控制，它可以在任何时间点上响应复位信号，从而将电路置于一个已知的状态。
B. 同步复位在时钟沿采复位信号，完成复位动作 - 这也是正确的。同步复位依赖于时钟信号，在时钟的上升沿或下降沿（取决于设计）采集复位信号，然后触发复位动作。

6、下列说法正确的是( )
A.对于异步时钟域的单 bit 脉冲信号，直接用双寄存器法同步就可以了。异步电路的正确性通过 STA 保证就可以了
B.只要确认异步信号在本时钟域使用之前已经稳定，可以不用再进行异步处理
C.对于互不关联的多 bit 信号，可以按照单 bit 信号的方式进行异步处理
D.双寄存器法同步的目的是消除信号上的毛刺
解析:
C. 对于互不关联的多 bit 信号，可以按照单 bit 信号的方式进行异步处理。这是因为每个 bit 可以独立同步，而不会受到其他 bit 状态变化的影响。
其他选项的解释是错误的：
A. 对于异步时钟域的单 bit 脉冲信号，直接用双寄存器法同步是常见的做法，但这种方法并不能保证电路的正确性仅通过静态时序分析(STA)。还需要考虑信号的稳定性、亚稳态问题以及可能的时序违例等问题。
B. 即使确认异步信号在本时钟域使用之前已经稳定，也可能需要进行异步处理，以确保信号在传输过程中不会因为时钟域之间的时钟偏差而导致亚稳态或其他时序问题。
D. 双寄存器法同步的目的不仅仅是消除信号上的毛刺，更重要的是减少亚稳态的发生概率，确保信号在跨时钟域传输时的稳定性和可靠性。

7、当模块的代码覆盖率达到 100%时，下列说法错误的是( )
A.可确认功能验证充分
B.可确认各种边界点的测试已经足够充分
C.并不能确保验证工作已经完成
D.可确认各类用例的激励构造已经完备
解析:

A. 可确认功能验证充分 - 这是错误的。代码覆盖率 100%并不保证功能验证的充分性。覆盖率只是一个指标，表明代码被执行的广泛性，但它不能反映功能的完整性或正确性。
B. 可确认各种边界点的测试已经足够充分 - 这是错误的。尽管高覆盖率可能意味着边界点被测试过，但“足够充分”是一个主观判断，且不能仅通过覆盖率来确认。可能仍有未探索到的边界情况或异常路径。
C. 并不能确保验证工作已经完成 - 这是正确的。代码覆盖率只是验证过程的一部分，它不能代表所有的验证工作都已完成。验证还需要包括其他方面，如功能正确性、性能测试、压力测试等。
D. 可确认各类用例的激励构造已经完备 - 这是错误的。即使代码覆盖率很高，也不能自动确认所有可能的用例激励都已经构造并测试过。可能有些复杂的场景或异常行为未被考虑到。

8、下面的跳转语句哪些是 SV 语言支持的( )
A. goto
B. return
C.break
D. continue
解析:
SV (SystemVerilog) 是硬件设计领域常用的一种硬件描述语言，其添加了许多类似于 C 语言的高级语言特性，在嵌入式硬件和芯片开发过程中被广泛使用。以下是几个跳转语句，判断其是否是 SV 语言支持的:
A. goto：SV 不支持 goto 语句，因此不能用于跳转控制流程。
B. return：SV 支持 return 语句，用于从一个函数或任务中返回结果。
C. break：SV 支持 break 语句，用于退出循环语句，跳出循环体执行外部语句。
D. continue：SV 支持 continue 语句，用于跳过当前循环中的余下部分，直接进入下一次循环。

9、下面选型中属于处理器 L1 Cache 组成部分的是哪些( )
A.虚拟地址转换逻辑
B. Tag RAM
C.替换算法逻辑
D.Data RAM
解析:
B. Tag RAM - 这是用来存储地址标签（Tag）的部分，用于快速判断请求的数据是否在缓存中。
D. Data RAM - 这是用来存储实际数据的部分，当缓存命中时，数据就从这里读取。
至于其他选项：
A. 虚拟地址转换逻辑 - 这通常是指内存管理单元（MMU）中用于将虚拟地址转换为物理地址的逻辑，而不是 L1 Cache 的组成部分。
C. 替换算法逻辑 - 这是决定当缓存满时哪个缓存行被替换的算法，虽然对缓存的性能至关重要，但它不是 L1 Cache 硬件组成部分，而是由缓存的控制逻辑实现的

10、systemverilog virtual interface 作用( )
A.消除绝对路径，避免修改的时候改很多东西
B.class 中要用 virtual interface
C.vitual interface 主要完成接口的动态分配，只要在 top 层定义 vitual interface,其他层不需要改变，直接通过 interface 传递参数即可
D.只能在 module 中声明
解析:
systemverilog 的 virtual interface 主要作用是 C 中所述的 B 和 C。具体而言，系统中的各个模块可以使用 interface 进行通讯，而使用 virtual interface 可以操作这些通讯接口，并能够通过动态分配传递参数。
在 C 中提到的类中，如果只使用单个 interface 进行通讯，则可能会受到路径的限制。如果使用 virtual interface, 则可以消除路径限制, 使类中的各个函数能够更容易地向 top-level 进行连接。
在硬件设计中，使用 virtual interface 也是一种优雅而高效的编程方式，尤其在有大量元素及时序约束的情况下。通过在 top-level 中定义 virtual interface 并将其用于连接各个模块，可以方便地进行模块调试和更改, 提高设计效率。此外, 在 top-level 中更新 virtual interface 以分配新的内存空间也十分容易。
虚拟接口 virtual interface 可以在 module 中声明，但也可以在其他结构体、类和根作用域中声明和使用。

华为海思校园招聘-硬件逻辑

(第五套)

1、下列选项中( ) 不是 veriog HDL 的关键字。( )
A. tri
B. for
C. force
D. edge
解析:
在 Verilog HDL 中，"tri"是一个关键字，它代表一种特殊的 net 型数据，用于表示三态逻辑。"for"也是一个关键字，它用于 for 循环结构 1。"edge"虽然在 Verilog HDL 中并不直接作为一个关键字存在，但它与时间相关的操作相关，如在 Specify 块中定义信号的边沿到达时间。
然而，"force"不是 Verilog HDL 的一个关键字。虽然在某些仿真环境中，"force"可能是一个命令或方法，用于在仿真时强制一个信号或变量的特定值，但它不是 Verilog 语言规范中定义的关键字

2、一个 16 选 1 的 onehot 数据选择器，其地址输入(选择控制输入)端有几个 ( )
A. 1
B.16

C.4
D.2
解析:
One-hot 是一种编码方式，其中只有一个位是高电平（通常是'1'），其余位都是低电平（'0'）。在一个 16 选 1 的 one-hot 数据选择器中，将有 16 个独立的选择输入端（或称为地址输入端），每个输入端对应一个可能的选择。

3、**下面这段代码，vld 为 0,data_i 在翻转时，乘法器不产生动态功耗:( )**

```
always@(*) begin
    if(vld == 1'b1) begin
        $signed(data_i)*$signed(data_i);
    end
    else begin
        data_i_sqw = 16'd0;
    end
end
```

注:这里原题中 if 块就没有赋值语句
A.正确
B.错误
解析:
在 vld 为 0 时，根据代码，乘法器还是会执行，此时的输入会被看做是零，输出也为零。因此，即使 vld 为零，乘法器仍会产生动态功耗。
正确的代码应该使用一个逻辑门来控制乘法器，如下所示:

```
always @(posedge clk) begin
    if (vld) begin
        output <= data_i * data_i;
    end else begin
        output <= 0;
    end
end
```

这样，在 vld 为零时，乘法器不会被激活，输出将保持为零，从而避免动态功耗的产生。

4、**下列说法正确的是( )**
A.reg 变量一定被综合为寄存器
B.always 块一定是用来描述时序逻辑的
C.变量类型定义为 memory 类型只能使用 always 进行赋值

D.变量类型定义为 memory 类型可以使用 assign 进行赋值

解析:

A. reg 变量一定被综合为寄存器 - 这是错误的。虽然 reg 数据类型通常用于表示寄存器，但并不意味着所有 reg 变量都会被综合成硬件寄存器。reg 变量可以用于时序逻辑的存储元件，也可以用于行为级的建模，具体是否被综合为寄存器取决于上下文和设计者的意图。

B. always 块一定是用来描述时序逻辑的 - 这是错误的。always 块不仅可以描述时序逻辑，也可以描述组合逻辑。always 块是否描述时序逻辑取决于它是否被触发以及如何被触发（例如，是否在时钟信号的上升沿触发）。

C. 变量类型定义为 memory 类型只能使用 always 进行赋值 - 这是错误的。memory 类型的变量不仅可以在 always 块中进行赋值，也可以通过 assign 语句进行连续赋值。

D. 变量类型定义为 memory 类型可以使用 assign 进行赋值 - 这是正确的。memory 类型的变量可以被 assign 语句赋值，尤其是在描述组合逻辑时。

5、**描述时序逻辑时，只有 if 条件分支没有 else 分支有助于综合(Desgn Compile,DC)自动插 icg ( )**

A.正确

B.错误

解析:

A. 不正确。Verilog 中的 reg 变量可以被综合为寄存器或者组合逻辑。综合工具会根据代码逻辑和综合规则决定 reg 变量被综合为何种逻辑。

C. 不正确。Verilog 中的 memory 类型的变量需要使用 initial 或者 always 块进行赋值，其中 initial 块是用来初始化存储器中的数据， always 块则可以用来描述存储器的时序逻辑。

D. 不正确。Verilog 中的 memory 类型的变量不能使用 assign 进行赋值，只能使用 initial 块或者 always 块。

因此，正确的选项是 B。always 块主要是用来描述时序逻辑的。

6、**以下逻辑正确( )**

```
1  parameter HIGH_PRI = 0;
2  generate
3      if(HIGH_PRI == 1)
4          a = b + c;
5      else
6          a = b;
7  endgenerate
```

A.正确

B.错误

解析:

这段代码存在语法错误和逻辑错误。正确的 Verilog HDL 代码应该类似于下面的形式:

```
parameter HIGH_PRI = 0;

if (HIGH_PRI == 1) begin
  o = c;
end
else begin
  a = b;
end
```

其中：

- 首先定义了一个名为 HIGH_PRI 的参数，并将其赋值为 0。
- 使用 if-else 结构进行条件判断：
  - 如果 HIGH_PRI 的值为 1，则将 o 的值设置为 c 的值。
  - 如果 HIGH_PRI 的值不为 1，则将 a 的值设为 b 的值。

7、**将逻辑通过 CLK Gate 方式引入 CK 路径中，可以减少 D 端逻辑的路径时延( )**

A 正确

B.错误

解析：

将逻辑通过 CLK Gate 的方式引入时钟路径中，可以在时钟信号到达寄存器 D 端之前，关闭时钟信号，从而减少 D 端逻辑的路径时延，减小时钟抖动以及减少功耗。

当时钟信号到达时钟栅门时，如果 CLK Gate 处于关闭状态，则时钟信号被阻断，在时钟信号到达寄存器的 D 端之前，数据输入信号不能进入寄存器，以此减少逻辑路径的时间延迟。因此，将逻辑通过 CLK Gate 的方式引入 CK 路径中，可以减少 D 端逻辑的路径时延，同时还可以减小时钟抖动和功耗。

8、**I2C 器件中，7bit 模式的器件和 10bit 地址模式的器件，可以连接到同一个 I2C 总线中?( )**

A.正确

B.错误

解析：

I2C 总线支持 7 位和 10 位寻址模式。7 位寻址模式提供 128 个地址，而 10 位寻址模式提供 1024 个地址。I2C 总线允许同时连接 7 个 7 位寻址模式的器件，和 1024 个 10 位寻址模式的器件。因此，7 位模式的器件和 10 位地址模式的器件可以连接到同一个 I2C 总线中，且不会有冲突。

需要注意的是，连接多个器件到 I2C 总线中需要非常小心，因为总线上的信号是共享的，在不合理的设计或错误的连接方式下，可能会导致总线的电气特性失衡，而导致系统故障。

9、**下面代码 c、b 信号每个时钟周期都相同( )**

```
always @(posedge clk) begin
    b = a;
    c = b;
end
```

A.正确
B.错误
解析:
根据 Verilog HDL 中的信号赋值规则，在一个时钟上升沿到来时，always 块中的代码会被并行执行。这意味着在一个时钟周期内，always 块中的所有语句都会被执行完成。在本例中，always 块在上升沿时被执行，将 b 的值设置为 a 的值，然后再将 c 的值设置为 b 的值。因此，指导下一个上升沿到来，c 和 b 的值都不会发生变化，且在每个时钟周期中，b 和 c 的值都相同。

10、**哪种调度算法实现的逻辑资源最少（）**
A.RR (Round-Robin)
B. SP(Strict Priority)
C.WRR (Weight Round Robin)
D. WFQ (Weight Fair Queue)
解析:
A. RR (Round-Robin) - 轮询调度算法是一种简单且高效的调度算法，它将所有任务排成一圈，每次调度时选择队列中的下一个任务。RR 算法通常实现简单，逻辑资源需求较少 4。
B. SP (Strict Priority) - 严格优先级调度算法根据任务的优先级进行调度，可能需要维护一个优先级队列，其逻辑资源的需求通常比 RR 算法要多，因为需要不断更新和维护优先级信息。
C. WRR (Weight Round Robin) - 加权轮询调度算法是轮询算法的一种扩展，它为不同的任务分配不同的权重，从而影响任务的调度频率。虽然比基本的 RR 算法复杂，但通常比优先级调度算法和加权公平队列算法简单 4。
D. WFQ (Weight Fair Queue) - 加权公平队列调度算法旨在为网络流量提供公平的带宽分配，它比 WRR 更复杂，可能需要维护更多的状态信息和执行更复杂的计算。
在这些选项中，RR 算法通常需要的逻辑资源最少，因为它的实现相对简单，主要依赖于基本的队列操作，而不需要复杂的优先级管理和加权计算。

11、**从静态时序分析的角度考虑，时钟的时序特性主要是指那三点?( )**
A. Jter、Duty Cyde Distotion、max frequency
B. Jitter、Skew、transition
C. Jitter、Skew、Duty Cycle Distortion
D. Skew、transition、max ftrequency
解析:
从静态时序分析的角度考虑，时钟的时序特性主要是指以下三点:

Jitter：时钟信号的抖动，是时钟信号与其本地时钟源的时间偏差的随机变化。时钟抖动可能影响到时序分析的准确性，因为它会导致时钟信号的上升沿和下降沿出现突然的偏移。
Skew：时钟信号的相对延迟或提前量，是时钟信号到达不同部件的时间差异。
Duty Cycle Distortion：指时钟信号的占空比的变化，它可以由时钟信号的上升沿和下降沿的偏移和不对称性引起。Jitter、Skew 和 Duty Cycle Distortion 都会影响时序的准确性和带宽限制，因此在时序分析和设计中需要加以考虑和处理。

12、**电源门控可以有效的同时降低静态功耗和动态功耗( )**
A.正确
B.错误
解析：
电源门控（Power Gating）是一种节能技术，通过在非活动电路块上使用可控的电源开关，有效地减少芯片功耗。门控器可以使用多种技术实现，例如反相器作为开关、传输门或者通过电源 MOSFET 等。一般而言，使用电源门控技术的电路会比相同的未使用电源门控技术的电路具有更好的快速性能和低功耗特性，达到了同时降低静态功耗和动态功耗的目的。
实现电源门控功能时，需要牢记的是使用开关控制的电路块必须被明确定义的状态（例如，信号值为逻辑 0 或 1），以减少在开关切换过程中可能引起的电路不稳定或故障，同时需要进行适当的电源控制和时序设计。

13、**以下低功耗措施中，哪种不是降低电路翻转率的方法?( )**
A.在不进行算术运算的时候，使这些模块的输入保持不变，不让新的操作数进来
B.采用 Gray 码或 One-hot 码作为状态机编码
C.减少电路中的 glitch
D.重新安排 if-else 表达式将毛刺或快变化信号移至逻辑锥体的前部
解析：
以下是每种选项的说明：
A. 在不进行算术运算的时候，使这些模块的输入保持不变，不让新的操作数进来：这种方法被称为数据保持，它可以防止在执行特定的指令序列期间有新的数据进入电路中，从而减少电路的翻转率。
B. 采用 Gray 码或 One-hot 码作为状态机编码：通过使用编码方案，可以确保在状态转换期间只有一个状态位发生翻转，从而降低电路的翻转率。
C. 减少电路中的 glitch：glitch 是指在逻辑电路中出现的短暂的突发信号，可以通过优化电路设计、降低电路的时钟速度或者使用电源门控等方法来减少 glitch，从而减少电路的翻转率。
D. 安排 if-else 表达式将毛刺或快变化信号移至逻辑锥体的前部：这种方法主要是用于解决逻辑合成或优化期间可能出现的问题，与降低电路的翻转率没有直接关系。
因此，D 选项不是降低电路翻转率的方法。

14、**分析下面的一段程序，正确的打印结果是（ ）**

```
function int SquareSum(ref int a, ref int b);
    a = a*a;
    b = b*b;
    return a+b;
endfunction

function Test()
    int a,b,c;
    a = 3;
    b = 4;
    c = SquareSum(a, b);
    c = c + a;
    $display("c=%d", c);
endfunction

```

注：原题信息不全不确定完全一致

A.c=25

B.c=31

C.c=28

D.c=34

解析：

该程序主要是计算两个整数变量 a 和 b 的平方和，并将结果保存到 c 变量中。在函数 SquareSum 中，a 和 b 分别取其平方值，然后将它们加起来并返回结果。在主函数 Test 中，a 被分配为 3，b 被分配为 4。然后调用 SquareSum(a, b)，此时 a 和 b 被传递给函数，并且在函数内部被更改为它们的平方值。因此，此时 a 的值为 9，b 的值为 16，SquareSum 返回 (9+16) 的值 25，并将其赋值给 c。最后，c 的值加上 a 的值 9，得到输出“c=25”。

15、**对于 SV 的每一个 class,SV 会创建一个默认的 new 函数来分配内存并初始化变量:在默认情况下，SV 将二值变量和四值变量的值初始化为 0;（ ）**

A.正确

B.错误

解析：

在 SystemVerilog 中，为每个类自动生成默认的构造函数 new，这个函数会在实例化类对象时，分配内存并初始化类的成员变量等。如果定义的类没有用户自定义的 new 函数，那么默认的 new 函数会被调用。

默认情况下，SystemVerilog 会将二进制变量和四进制变量的值初始化为 0。这包括类成员变量中的二进制和四进制成员变量，它们会在默认的 new 函数中被初始化为 0，除非这些成员变量在定义时有显式的初始化赋值。

默认的 new 函数还可以使用 $bits 系统任务来分配或设置成员变量的位宽等信息，并且可以提供其他的初始化操作来满足用户定义的需求。

16、**逻辑函数化简[Y=ABCD’+ABD+BCD’+ABC+BD+BC’]结果为（ ）**

A.Y=AB+BD+BC’

B.Y=B

C.Y=ABC+BC+BCD'+BC'
D.Y=A

17、**有关 formality 以下说法不正确的是?（ ）**
A.formality 需要用户设置测试向量
B.formality 不通过，也不代表网表一定有问题
C.formality 通常用于 ECO 后检查 RTL 和 netlist 的一致性
D.formality 通过，不等于网表完全没问题:

解析:
Formality 是一种静态验证工具，通常用于验证 RTL 和网表之间的逻辑一致性。它没有测试向量的概念，也不需要用户设置测试向量。
Formality 的主要工作方式是，将 RTL 和网表转换为它们各自的等效函数，然后对比两个等效函数来寻找逻辑不一致性。Formality 会检查 RTL 和网表的语法、结构和行为是否完全一致，包括操作数、操作符、时序、时钟域等，从而确保两者之间的逻辑的一致性。

18、**以下代码执行完后 e a/e c 的值分别是（ ）**

```
1 enum integer {AA, BB=5, CC, DD=10} e_test;
2 e_test e_a = AA;
3 e_test e_c = CC;
```

A.5/10
B.0/5
C.0/1
D.0/6
解析:
在该代码中，定义了一个枚举类型 e_test，其中 AA 被赋值为 0，BB-5 被赋值为 -5，CC 被赋值为 2，DD-10 被赋值为 -8。因为该枚举类型是按照 0 开始递增的方式进行赋值的，所以 BB-5 其实就是将 BB 的值赋为了 5。
因此，在执行 $display("e=%0d a=%0d e_c=%0d", e, a, e_c) 这一输出语句时，e_test e 被赋值为 AA，即 0，因此 e 的值为 0；而 a 被赋值为 BB-5，即 0，因此 a 的值为 0；而 e_c 被赋值为 CC，即 2，因此 e_c 的值为 2。因此，正确的答案为 B. 0/5。

19、**操作数隔离技术主要降低时序逻辑的功耗。（ ）**
A.正确
B.错误
解析:
操作数隔离技术（Operand Isolation）是一种在芯片设计中应用的电源管理技术，通过将逻辑中的操作数分离，从而达到降低功耗的效果。
具体来说，操作数隔离技术可以将一个复杂的逻辑块拆分为多个较为简单的子块，每个子块只涉及到少量的输入数据，从而减少操作数之间的相互干扰，降低整个电路的开关功耗。此外，操作数隔离技术还可以结合时钟门控技术等进行细致的电源管理，进一步提高电路的功耗效率。
然而，操作数隔离技术并不是针对时序逻辑特别设计的一种技术，它可以应用于各种类型的

逻辑电路中，以达到降低功耗的效果。同时，操作数隔离技术也并非是唯一的功耗管理技术，还有许多其他的优化电路功耗的方法和技术可用。因此，本题答案为 B. 错误。

20、**CPU Load 访问 L1 Cache hit 平均时延为 2 cvcle, Miss 率为 5%，L2 Cache hit 平均时延为 40-cvcle:周设 L2 cache Hit 率为 100%100 个 Load 指令的平均时延是多少（ ）**

A. 4-cycle

B.3.9-cycle

C.2.5-cycle

D.19-cycle

解析：

首先根据题意可知，L1 缓存的命中率为 100%-5%=95%。由于每次命中时延为 2 cycle，因此 L1 缓存的访问时间为 2 cycle * 95% = 1.9 cycle。

对于 L2 缓存，命中率为 100%，因此每次访问的时延为 40 cycle * 0% + 1 cycle * 100% = 1 cycle。

因此，具有一定访问顺序的 100 个 Load 指令的平均时延为：

(95% * 1.9 cycle + 5% * (1 cycle + 40 cycle)) * 100 = 1940 cycle

平均时延为 1940 cycle / 100 = 19.4 cycle。

因此，四舍五入后，平均时延为约为 19 cycle。答案为 D. 19-cycle。

21、**在 DC 综合中，会进行 DRC、速度，面积和功耗的优化，关于 DC 优化的优先级，在 DC 工具默认的情况下，以下说法正确的是（ ）**

A. area > max fanout

B. max transition > max delay

C. max delay > max transition

D. power > max fanout

解析：

在 DC 综合中，会进行面积、时序和功耗的优化。关于 DC 优化的优先级，在 DC 工具默认的情况下，以下说法正确的是 C. max delay > max transition。

在 DC 中，时序优化的目标是最小化逻辑线路上的最长时间路径。因此，最大延迟（max delay）是时序优化的主要目标。同时，为了确保时序约束得到满足，需要将最大过渡时间（max transition）控制在一个合理的范围内。因此，最大过渡时间也是时序优化的一个重要目标。

在面积优化中，最大传输门（max fanout）是一个重要的考虑因素。在布局设计中，可以通过重新排列逻辑元素的位置，以最小化连线的总长度，并减少电容负载。减少电容负载有助于提高逻辑门的驱动能力，从而减少延迟。

最后，功耗优化的目标是最小化逻辑电路的功耗，以延长电池寿命或减少成本。功耗优化通常需要考虑电路结构、时序、和逻辑门的使用等因素。

因此，在 DC 工具默认的情况下，最大延迟（max delay）是优化的主要目标，其次是最大过渡时间（max transition），然后是面积（area）和最大传输门（max fanout），最后是功耗（power）。

因此，选项 C. 最大延迟 > 最大过渡时间是正确的。

22、**对于一个 millbox 邮箱变量，如果想要从 mailbox 中无阻塞的获取一个数据，可以使用的方法是( )**

A. peek

B. get
C. put
D. try_get
解析:
可以使用的方法是 D. try_get。
在 millbox 邮箱中，可以使用各种方法来获取、发送和检查数据。使用 peek() 方法可以查看邮箱中的下一个元素，但是不会将其删除。使用 get() 方法可以获取并删除邮箱中的下一个元素，但是如果邮箱为空，这个调用会被阻塞。而使用 put() 方法可以像邮箱中添加元素，但是如果邮箱已满，这个调用也会被阻塞。
而 tryget() 方法则是一个非阻塞的方法，在邮箱中有可用元素时，它会返回这个元素并将其从邮箱中删除。如果邮箱为空，则这个方法会返回一个特殊的 sentinel 值，表示没有可用元素。因此，如果想要从 mailbox 中无阻塞的获取一个数据，可以使用 tryget() 方法。

23、**关于下面约束，说法正确的是(constraint ST{(a0) -> (b0) ( )**
A.如果 b!=0，则 a!=0
B.如果 a!=0,则 b!=0
C.如果 b0,则 a0
解析:
给定的约束为 constraint ST{(a0) -> (b0)}。
这个约束表达了 b0 的值依赖于 a0 的值。具体来说，当 a0 被赋值为任何值时，b0 也会被赋值为相应的值。因此正确的说法为:
C. 如果 b0 为真，则 a0 为真。
这是因为如果 b0 为假，则 a0 的值可以是任何值，这个约束都会被满足；但是如果 b0 为真，则 a0 的值一定为真，否则这个约束就不可能被满足。因此，选项 C 是正确的描述。
选项 A 和 B 都是错误的描述，因为完全不具有逻辑基础，不能从约束的内容中推出来。

24、**Verilog 语法中，a=3’h2 ,b=3’h4.表达式(a+b<<2)的值为( )**
A.5’b00110
B.5’b10010
C.5’b10100
D.5’b11000
解析:
该表达式中，a=3’h2 可以转化为二进制为 2’h2=2’b0010，b=3’h4 可以转化为二进制为 2’h4=2’b0100。其中，<<表示左移运算符，在 Verilog 语法中，左移运算符的优先级高于加法运算符，因此按照运算顺序，应该先进行左移运算。
对于表达式(a+b<<2)，首先进行左移运算 b<<2，得到 2’b010000。然后将 a 和左移后的 b 相加，得到 2’b011010。这个结果可以转化为 16 进制数为 3’h6，或者二进制数为 4’b0110。
因此，选项 B.5’b10010 是正确答案。

25、**总线 QoS (Quality of Service)主要是为了提升系统的哪个特性?( )**
A.数据的先后一致性
B.更小的通路时延
C.更大的带宽

D.合理的带宽分配
解析:
总线 QoS (Quality of Service)主要是为了提升系统的 D. 合理的带宽分配。
总线 QoS 是指在系统内使用总线进行数据传输时，对总线带宽进行合理分配，以保证各种应用程序的 QoS 需求得到满足。例如，在多媒体应用中，对实时性和带宽的要求比较高，需要占用一定的带宽资源，而在其他一些应用场景下，对带宽的要求较低，可以占用较少的带宽资源，这就需要进行带宽的合理分配。
总线 QoS 可以通过一些策略来实现，例如:
使用优先级：通过设置不同优先级的数据来保证各种应用程序的 QoS 需求得到满足。
限制带宽：对各种应用程序设置带宽上限，以保证每个应用程序获得可接受的带宽。
反馈控制：通过对总线带宽使用情况的监控，根据实际情况来调整各种应用程序占用总线的带宽。
因此，总线 QoS 的主要目的是同时满足各种应用程序的带宽需求，以提高整个系统的性能、稳定性和可靠性，因此答案为 D. 合理的带宽分配。

26、**在 SystemVerilog 中，函数(function) 可以调用任务(task)（ ）**
A.正确
B.错误
解析:
在 SystemVerilog 中，函数(function) 不可以调用任务(task)，因为函数是一种纯粹的计算机制，它通常返回一个值，而不会执行其他操作或影响模块内的信号状态。而任务则是一种过程(procedure)，可以执行多个操作，改变模块内的信号状态，但是不会返回值。
因此，可以在函数中调用其他函数或者调用系统任务(system task)，但不可以调用任务。如果需要在任务中调用函数，可以将函数声明为在任务上下文中可见的，在任务内部调用该函数即可。

27、**如果 a,b,c 是三个不同的 8 比特 one-hot 编码，且 d[7:0]=a",那么如果按奇校验方式给 d[7:0]计算一个奇校验位，则该奇偶校验位（ ）**
A.1
B.0
解析:
在奇校验中，校验位被设置为确保包含校验位在内的整个数据块中 1 的个数是奇数。对于 8 位的 One-Hot 编码，只会有一个位是高（1），其余位都是低（0）。因此，One-Hot 编码的任何 8 位数字加上奇校验位后，整个 9 位数中将恰好有一个 1。
给定 d[7:0] = a″，其中 a 是一个 One-Hot 编码的 8 位二进制数，意味着只有一个位是 1，其余位都是 0。在这种情况下，d[7:0] 中 1 的个数为 1，是个奇数，所以奇校验位应该为 0。
因此，如果按照奇校验的方式给 d[7:0] 计算一个奇校验位，该奇偶校验位是 0。这样，包括校验位在内的 9 位数据（d[8:0]）中 1 的个数仍然是奇数（1 个）。

28、**一个多维数组定义如下: [bitX][M] test array[ZJ[QJ; 针对数组-个具体素 test_array [index1][lindex2] [lindex3] [index4]， index1 ，index2，index3，index4 索引 X、Y、Z、**

Q 的顺序是（ ）

A.Q/Z/Y/X

B.X/Y/Z/Q

C.Q/Z/X/Y

D.Z/Q/X/Y

解析：

根据数组定义 [bitX][M] testarray[Z][J][Q]，可以确定 X 表示最外层的维度，即 testarray 的第一维。而在第一维的基础上，又定义了一个叫做 bitX 的元素，以区分不同的位宽。因此，test_array 的第二维是 M，第三维是 Z，第四维是 J，第五维是 Q。

假设下标顺序为 index1、index2、index3、index4，则这些下标依次对应的是 X、M、Z、J、Q，即：

index1 表示 X 维索引，对应到数组下标应该是最外层的 index

index2 表示 M 维索引，对应到数组下标应该是紧接着 index1 的下标

index3 表示 Z 维索引，对应到数组下标应该是 index1 和 index2 之间的下标

index4 表示 J 维索引，对应到数组下标应该是 index2 和 index3 之间的下标

lindex2 表示 Z 维索引，对应到数组下标应该是 index1 和 index2 之间的下标

lindex3 表示 J 维索引，对应到数组下标应该是 index2 和 index3 之间的下标

因此，按 X、M、Z、J、Q 的顺序排列应该是 A. Q/Z/Y/X。

多选题

1、以下哪个总线接口可以支持异步全双工模式?（ ）

A.I2C

B.UART

C.USB

D.SPI

解析：

在以下总线接口中，可以支持异步全双工模式的是 B. UART（通用异步收发器）。

- I2C(Inter-Integrated Circuit)是一种同步的串行通信接口，使用两根线(SCL 和 SDA)进行数据传输，只能支持半双工模式。
- USB（Universal Serial Bus）是一种带有复杂协议的同步串行通信接口，使用四条线（Vbus，D+，D-，GND）进行数据传输，支持半双工和全双工模式。
- SPI（Serial Peripheral Interface）是一种同步的串行通信接口，使用四根线（SCK，MOSI，MISO，SS）进行数据传输，支持半双工和全双工模式。
- UART（通用异步收发器）是一种异步的串行通信接口，使用两根线（TX 和 RX）进行数据传输，支持全双工模式。

因此，答案是 B. UART。

2、**DCG 相对 DC 的优势有如下哪些（ ）**

A.和 PR 数据的一致性更好

B.通常 run time 更少

C.可以早期判新 design congeston 情况

D.有较真实的 net delay

解析：

DCG (Design Compiler Graphical) 是 Synopsys 公司的一款综合工具，主要用于综合设计，

生成门级网表。DCG 相对于 DC (Design Compiler) 的优势主要有：
A.和 PR (Physical Renderer) 数据的一致性更好。DCG 能够将设计转换成一种所谓的 GUI (图形用户界面) 数据库，这种数据库可以用于 DRC (Design Rule Check)、LVS (Layout Versus Schematic) 等验证，以及后端流程中的布局与布线。这种数据库被称作 guiDB，与 PR 的框架和技术非常相似，因此二者间的数据转换很方便，能够保证 PR 所用的数据与 DC 经过 DCG 转换后的数据一致。
B.通常 runtime 更少。DCG 在综合过程中会生成一些额外的信息，用于在布局布线阶段进行优化，这种额外信息的生成可能会引入一定的计算开销，但是由于该信息可以减少布局布线阶段的计算量，从而降低了整个后端流程的 runtime。
C.可以早期判定新 design congestion 情况。DCG 允许用户在综合过程中进行路由拓扑图的分析，通过分析拓扑图，可以预测布局布线中可能出现的瓶颈和热点，进而提前采取优化措施，从而避免后期出现 design congestion 的情况。
D.有较真实的 net delay。在综合过程中，DCG 会生成比较真实的管脚延迟模型和关键路径延迟模型，这些模型可以准确反映电路的延迟特性，从而可以提高综合精度。同时，在综合后生成的门级网表中，也会包含管脚延迟信息，这些信息可以用于后续的布局布线工作。

3、**常见的 SOC 片内总线互联拓扑结构有？（ ）**
A. Crossbar
B.SerDes
C.Sharebus
D.NoC
解析：
常见的 SoC（System-on-Chip）片内总线互联拓扑结构有 A. Crossbar（交叉开关）、C. Sharebus（共享总线）和 D. NoC（Network-on-Chip）。
A. Crossbar 是把多个总线交错连接起来的结构，每个总线都可与任意一个其他总线连接，从而实现高带宽、低延迟的数据交换。
B. SerDes（Serializer/Deserializer）是一种芯片间通信技术，通过将并行数据转换为串行数据实现高速数据传输。与总线互联结构不同，SerDes 通常用于点对点连接，适用于传输的数据量比较小的场合。
C. Sharebus 是一种简单的总线互联结构，所有的设备都共享同一个总线，数据传输的优先级由总线控制器决定。这种结构的优点是实现简单，但是随着设备数目的增加，总线带宽容易成为瓶颈。
D. NoC 是一种基于分组交换的片内网络结构，其中每个处理器、存储器和外设都与网络连接。与交叉开关不同，NoC 可以支持非对称通信、多级地址选择和各种不同的封装方案。这种结构适用于复杂、大规模的 SoC 设计。

4、**如下关于同步 FIFO 描述正确的是（ ）**
A.FIFO 输入输出位宽可以不同
B.FIFO 可以使用 Single Port Mermory (单口 Memory)来实现。
C.FIFO 深度需要是偶数。
解析：
A. FIFO 输入输出位宽可以不同 - 这是错误的。同步 FIFO 的输入和输出位宽通常是相同的，因为它们在同一时钟域内工作，且 FIFO 通常用于缓冲数据而不是改变数据的位宽。

C. FIFO 深度需要是偶数 - 这是错误的。FIFO 的深度（即可以存储的数据项数量）可以是奇数或偶数，这取决于设计的需求和内存资源。并没有规则要求 FIFO 的深度必须是偶数。

5、**以下关于时钟门控的说法，正确的是（ ）**

A.当寄存器使用时钟的上升沿采样数据时，我们可以使用与逻辑门控

B.当寄存器使用时钟的下降沿采样数据时，，我们可以使用或逻辑门控

C.当寄存器使用时钟的下降沿采样数据时，我们可以使用与逻辑门控

D.当寄存器使用时钟的上升沿采样数据时，我们可以使用或逻辑门控

解析:

A. 当寄存器使用时钟的上升沿采样数据时，我们可以使用与逻辑门控 - 这是正确的。使用与逻辑门控是一种常见的实现方式，当使能信号和时钟信号都为高时，时钟才会被传递给寄存器的输入，从而允许数据采样。

B. 当寄存器使用时钟的下降沿采样数据时，我们可以使用或逻辑门控 - 这是错误的。或逻辑（OR gate）通常不用于时钟门控，因为或逻辑在任何一个输入为高时都会传递时钟信号，这不符合时钟门控的目的。

C. 当寄存器使用时钟的下降沿采样数据时，我们可以使用与逻辑门控 - 这是正确的。与逻辑门控同样适用于下降沿采样的寄存器，因为只有当使能信号和时钟信号都满足条件时，寄存器才会采样数据。

D. 当寄存器使用时钟的上升沿采样数据时，我们可以使用或逻辑门控 - 这是错误的。如上所述，或逻辑门控不适用于时钟门控。

6、**下列方法对提升系统时钟频率有帮助的有:（ ）**

A.减少 core 供电电压;

B.升高器件环境温度;

C.采用 pipeline 设计;

D.减少组合逻辑级数;

解析:

以下方法可以对提升系统时钟频率有帮助:

C. 采用 Pipeline (流水线) 设计。Pipeline 是将处理器指令分成多个阶段，每个阶段分别执行不同的操作，并且在每个时钟周期内同时执行多个指令，从而提高了处理器的吞吐量和效率。Pipeline 可以使处理器每个阶段的电路逻辑更简单，减少每个时钟周期内电路运算的延迟，从而提高系统时钟频率。

D. 减少组合逻辑级数。组合逻辑是指由多个逻辑门组成的电路，没有状态存储单元，输出只与当前输入有关系，不考虑时序。组合逻辑的级数越多，电路的时延会越长，从而限制系统时钟频率。因此，减少组合逻辑的级数可以提高系统时钟频率。

A. 减少 Core （处理器）供电电压可能会对系统时钟频率产生负面影响。虽然降低供电电压可以降低处理器功耗和温度，但是过低的供电电压会导致处理器无法正常工作，从而影响系统时钟频率。

B. 提高器件环境温度也会对系统时钟频率产生负面影响。当器件环境温度过高时，会引起电路晶体管的漏电流增加，从而增加操作延迟和电路噪声，限制系统时钟频率。

7、**CLKA 时钟域的单 bit 信号，没有做同步处理直接被 CLKB 时钟采样的话会出现哪些值?（ ）**

A.x
B.1
C.z
D.0
解析：
如果没有涉及同步处理的时钟域，CLKA 时钟域的单 bit 信号在被 CLKB 时钟采样时，可能会出现任意的值，而不是确定的 0、1、z 或 x。这是因为在没有同步处理的情况下，从一个时钟域切换到另一个时钟域时，存在时序不一致的问题，导致采样信号的时间点不确定，因此可能会出现任意值。这种情况下信号的取值取决于时序不同步导致的不确定性，不应该从信号本身的意义出发推断其可能取值的范围。

8、在数字电路设计时，为了保证电路的可测性(一般用于 debug)，下列哪些项可以作为调试信息（ ）
A.处理的异常统计
B.与状态机相关关键信号
C.关键 FIFO 空满状态、关键数据的校验检测
D.关键状态机的当前状态
解析：
在数字电路设计中，为了保证电路的可测性，常常需要在设计中添加些额外的调试信息以便于验证和测试。这些调试信息可以包括但不限于处理的异常统计、与状态机相关关键信号、关键 FIFO 空满状态、关键数据的校验检测，以及关键状态机的当前状态等等。通过这些调试信息的记录和输出，可以方便地分析、定位和修复电路中的问题。

9、在 STA 分析中，下列选项中哪些时钟特性需要考虑的( )
A.时钟偏移
B.时钟占空比
C.时钟抖动
D.时钟频率
解析：
在静态时序分析（STA）中，时钟特性是非常重要的因素之一。下列选项中需要考虑时钟特性的有：
A. 时钟偏移
时钟偏移是指时钟信号到达目标时钟域之前或之后所经历的时间差。时钟偏移可能会导致时序问题，例如 setup or hold 违反等。因此，在 STA 分析中需要考虑时钟偏移，并适当调整时序约束。
B. 时钟占空比
时钟占空比是指时钟周期中高电平和低电平所占的比例。如果时钟占空比不正确，会导致时序问题甚至引起电路失效。在 STA 分析中，需要考虑时钟占空比，并设置相应的时序约束。
C. 时钟抖动
时钟抖动是指时钟信号在一个时钟周期内的波动或者偏差。如果时钟信号存在过大的抖动，可能会导致时序问题或误差累积。在 STA 分析中，需要考虑时钟抖动，并设置合适的时序约束。
D. 时钟频率
时钟频率是指时钟信号的周期时间。频率不正常会导致时序问题或失效，因此在 STA 分析

中需要考虑时钟频率，并设置相应的约束条件。

10、**UVM 中 uwm objeat, uvm compnent 区别（ ）**

A.uvm component 派生自 uvm obiect

B.uvm_component 的类可以直接和 DUT 连接，uvm object 的类不直接和 DUT 连接

C.uvm component 的类是 static 静态类型的，在 build 时创建，在整个仿真过程中都存在，uvm obiet 的类是 transient 动态类型的,需要时创建,任务结束的时候清除.

D.uvm component 的类在 creat 是需要指明其 parent,uvm obiect 则没有

解析:

在 UVM 中，uvmobject 和 uvmcomponent 是两个重要的基类，它们的区别如下:

A. uvmcomponent 派生自 uvmobject

uvmcomponent 是 uvmobject 的一个子类，因此继承了 uvm_object 的所有功能，同时增加了一些组件特有的功能，例如 hierarchy 等。

B. uvmcomponent 的类可以直接和 DUT 连接，uvmobject 的类不直接和 DUT 连接

uvmcomponent 通常代表一个具有可见性、可驱动、可监控性等特性的模块，例如 DUT、Scoreboard 或者 Agent 等，它们可以直接与 DUT 进行连接。而 uvmobject 通常代表一个不可见的数据对象，不直接与 DUT 进行连接。

C. uvmcomponent 的类是 static 静态类型的，在 build 时创建，在整个仿真过程中都存在，uvmobject 的类是 transient 动态类型的，需要时创建，任务结束的时候清除。

uvmcomponent 的实例通常在 build 时创建，并在整个仿真过程中存在。而 uvmobject 是一个 transient 对象，需要时创建，任务结束时销毁，通常用于临时存储或传递数据等。

D. uvmcomponent 的类在 create 时需要指明其 parent，uvmobject 则没有

在为 uvmcomponent 创建实例时，需要指定一个 parent 组件，parent 组件提供了 uvmcomponent 运行环境的上下文信息，例如时钟、时间精度、拓扑结构等。而对于 uvm_object，不需要指定 parent 组件。

综上所述，uvmobject 和 uvmcomponent 的区别在于它们代表的对象类型、与 DUT 之间的连接方式、创建方式以及生命周期等。

11、**降低电路翻转率常用方法有:（ ）**

A.采用 Pipeline 设计:

B.对某种工作模式下空闲模块需要增加时钟关断(Clock Gaing)

C.降低频繁翻转信号的逻辑深度;

解析:

A、B、C 都是降低电路翻转率的常用方法。

A. 采用 Pipeline 设计

Pipeline 设计可以将一个大的组合逻辑电路拆分成几个小的逻辑段或流水段，每个段单独占用一个时钟周期来完成操作。这样可以降低每个段内的翻转率，减小整个电路的翻转率，提高电路的稳定性。

B. 对某种工作模式下空闲模块需要增加时钟关断（Clock Gating）

对于一些工作模式下处于空闲状态的模块，可以采取时钟关断（Clock Gating）的方法，即在这些模块空闲时关闭时钟，以降低电路的翻转率和功耗。

C. 降低频繁翻转信号的逻辑深度

频繁翻转的信号可能会增加电路的翻转率和功耗，因此可以采用降低逻辑深度的方法来减少

信号的翻转次数，例如采用更高速的逻辑门或将逻辑分解成较短的组合逻辑块等。
综上所述，采用 Pipeline 设计、Clock Gating 和降低逻辑深度等方法都可以有效地降低电路的翻转率，提高电路的稳定性和功耗效率。

华为海思校园招聘-硬件逻辑

(第六套)

1、影响芯片成本的主要因素是 Die Size 和封装，但电源、时钟等因素，特别是功耗对解决方案的成本影响较大，因此低成本设计需要兼顾低功耗设计：()
A. 错误
B. 正确
解析：
题目里已经说明了，“影响芯片成本的主要因素是 Die Size 和封装”，那么封装成本和什么有关呢，当然是散热了，功耗越大，散热装置要求越高，封装难度更大，成本要求更高，所以，功耗是和成本相关的。

2、reg [31:0] big_vect; 那么 big_vect[0+:8] 是多少？ ()
A. big_vect[0:7]
B. big_vect[7:0]
解析：
这道题不就是书上的内容嘛！需要对向量的抽取有着较深的掌握，对于抽取符号 +:，其左边 0 表示起始位置，其右边 8 表示向量抽取位宽或者 Length，然后定义的是从最高位到最低位，对应下来所以选择 B，A 只是干扰的

3、generate 语句中的循环控制变量应该定义为 integer 类型 ()
A. 错误
B. 正确
解析：定义的类型是 genvar，有写过这个代码的应该都是了解的，for 才是 integer

4、o10 换算成十进制是多少？ ()
A. 8
B. 16
C. 10
D. 2
解析：
o07 表示 7，+1 就是进位了，即 o10 = 8

5、哪些情况下不会产生 Latch 电路? ()
A. 组合逻辑中条件不全的 case 语句没有 default 赋值
B. 时序逻辑中 if 选择语句，没有 else 部分表达
C. 使用 if 选择语句的组合逻辑没有 else 部分表达

D. 使用 case 选择语句的组合逻辑没有 else 表达

解析：这是一种低功耗 CG 设计的写法，不会生成锁存器 Latch

6、关于类的构造函数，以下说法中正确的有（）

A. 函数体中必须有 new 语句

B. 返回类型是 void 类型

C. 函数名与齐类名完全相同

D. 不能有形参

解析：

A：类可以认为是用户定义的一种数据类型，类的显式定义有 new()，隐式定义无，new() 的作用是进行初始化，没有 new() 时，类默认为 null，A 错；

B：构造类可以没有返回值，也没有返回值类型，但是可以有参数（包括形参 int a），D 错；

C：类名与函数名一样，C 对；

D：返回值类型不一定是 void，void 用于有返回值的数据类型，用来取消返回值，B 错

7、中断指示寄存器由实时告警的状态触发，是只读寄存器。()

A. 错误

B. 正确

解析：中断状态寄存器是只读寄存器，只有软件经过处理之后，消除了这种告警状态，硬件就会对其自动清零

8、下面的选项中关于宏定义的说法不正确的是？（ ）

A. 宏定义文件最好放在一个文件中集中管理，防止出现不同项目需要修改为不同的宏定义值，但是却漏改了某些地方的情况出现。

B. 综合的时候，define 可以跨文件列表生效

C. 如果模块中有很多宏定义，在模块的文件列表最后需要 undef 掉使用的宏，防止和其他模块的宏定义冲突。

D. 仿真时如果出现宏定义冲突，后面的 define 值会覆盖前面的 define 值

解析：

这里 undef 宏定义的话，那么该宏定义就不生效了

9、在 systemverilog 中，函数（task）可以调用函数任务（function）。（ ）

A. 错误

B. 正确

解析：Function 不可以调用 Function 和 Task，反之，Task 可以调用 Function 和 Task

10、假设输入信号 X 位宽为 12bit，inA 位宽为 6 bit，inB 位宽为 17bit，实现 Y = X*inA + inB 功能，并要求不损失精度，那么输出信号 Y 位宽应不小于（ ）？

A. 17bit

B. 12bit

C. 18bit

D. 19bit

解析：这是数值计算导致的位宽扩大

对于乘法，结果的位宽是二者之和，对于加法，结果的位宽是最大位宽加一，综上，12 + 6

+ 1 = 19

11、reg [7:0] mem [1:256];initial $readmemh(“mem.data”,mem,128,1)；对于 mem 行为正确的描述是（　）？

A. 从地址 128 开始，写到地址 1

B. 从地址 128 开始，写 1 个地址

C. 从地址 1 开始，写 128 个地址

解析：主要考察数组的定义和写法，这里，128 表示起始地址，1 表示最终地址

12、九进制数 16 与九进制数 27 相加的结果用九进制表示为（　）？

A. 45.0

B. 46.0

C. 43.0

D. 44.0

解析：

9 进制，那么 16 就是 10 + 6，这里的 10 表示 9，因此 16 就是 'd15，同理，27 就是 'd25，二者之和十进制是 'd40，转换成九进制就是 44

13、有关 DFT，以下说法不正确的是（　）？

A. scan 的设计规则，需保证时钟复位可控

B. ECO 时无须关注 DFT 网表

C. 主流的 scan 方式采用 MUX-DFF

D. MBIST 指的是对 memory 的 BIST 测试

解析：ECO 表示 RTL Final 之后，在后端综合和物理实现流程中对电路进行修改，DFT 网表也是需要关注的

14、对芯片性能影响最大的三个因素是 PVT，分别是指？（　）

A. package,voltage,temperature

B. process,voltage,temperature

C. process,verification,temperature

D. process,voltage,test

解析：

Process：制造工艺

Voltage：电压，电压越高，延时越小

Tempurature：温度，温度越高，延时越大

15、下面这段代码，说法错误的是（　）？

```
always @（posedge clk）begin
        din_dly <= din;
end
```

A. din_dly 用来当控制信号是安全的

B. din_dly 不受复位影响

C. 数据寄存推荐这样的写法

D. din 的不定态会传递到 din_dly

解析：
B：这里没有复位信号的控制，那肯定不受复位的影响
C：数据的寄存可以这么写，不需要复位的控制，其实 SRAM 中数据也是没有复位的
D：肯定会传递的

17、关于功耗，以下描述不正确的是（　　）
A. 改变芯片的供电电压和时钟频率都会对芯片功耗产生影响
B. 设计者需要关注平均功耗、峰值功耗和功耗跳变
C. 芯片的功耗会受实际信号的影响，所以功耗测试需要结合业务来开展
D. 对于可关断的模块，使用时钟门控即可降低功耗
解析：芯片的功耗测试是内部的，跟外界的业务没有必然的关系，业务只是影响芯片的能耗

18、为实现占空比 50% 三分频时钟，下面描述的电路，正确的是（　　）？
A. 用待分频时钟上升沿采样计数，产生占空比 1/3 的分频时钟 A；用待分频时钟上升沿采样计数，产生 1 个占空比 2/3 的分频时钟；把 A 与 B 相或得到 50%占空比时钟
B. 用待分频时钟上升沿采样计数，产生占空比 1/3 的分频时钟 A；用待分频时钟下降沿采样计数，产生 1 个占空比 1/3 的分频时钟；把 A 与 B 相与得到 50%占空比时钟
C. 用待分频时钟上升沿采样计数，产生占空比 1/3 的分频时钟 A；用待分频时钟下降沿采样计数，产生 1 个占空比 1/3 的分频时钟；把 A 与 B 相或得到 50%占空比时钟
D. 用待分频时钟上升沿采样计数，产生占空比 1/3 的分频时钟 A；用待分频时钟上升沿采样计数，产生 1 个占空比 2/3 的分频时钟；把 A 与 B 相与得到 50%占空比时钟

19、关于冯诺依曼结构和哈佛结构的描述中，错误的是（　　）？
A. 冯诺依曼接口中程序计数器负责提供程序执行所需要的地址
B. 哈佛结构中取指令和执行不能完全重叠
C. 冯诺依曼结构的计算机中数据和程序共用一个存储空间
D. 哈佛结构的计算机在一个机器周期内科同时获得指令和操作数
解析：哈佛结构是数据和指令分开存储，通常指令存在 ROM，数据存在 RAM，其取值和执行是一可以同时发生的

20、状态机必须有 1 个缺省状态？（　　）
A. 正确
B. 错误
解析：状态机必须有一个缺省状态，防止出现未知状态导致系统崩溃，同时也防止状态生成锁存器，就像 case 需要 default 一样

21、a1 和 a2 的检查效果完全一样？（　　）
```
property p1;
@(posedge clk) a|=>b|=>c;
endproperty
a1:assert property(p1);
property p2;
@(posedge clk) a##1 b##1 |->c;
endproperty
```

a2: assert property(p2);
A.正确　　B. 错误

22、以下关于 flase-path，正确的是（　　）？
A. 一般模拟 IP 和系统的互联接口都可以设置为 flase-path
B. 一般异步电路可以设置为 flase-path
C. 一般异步复位可以设置为 flase-path
D. 两个不同频率之间的接口一定可以设置为 flase-path

23、在 Verilog 中，比算数运算符 + 优先级高的是？（　　）
A. &
B. %
C. >
D. !==

24、有关功耗，以下说法不正确的是（　　）？
A. 电压越大，工作频率越高，其动态功耗越高
B. 低功耗设计的目标就是采用各种优化技术和方法，在各个设计目标之间找到最佳的结合点
C. 设计层次越高，功耗优化所能达到的效果越好
D. 芯片单位面积的动态功耗和静态功耗随着工艺的发展呈下降趋势
解析：随着工艺的提高，晶体管阈值减小，漏电流变大，静态功耗变大

25、generate for 循环语句中使用的标尺变量可定义为 integer？（　　）
A. 错误　　B. 正确
解析：
generate for 使用的是 genvar，for 循环使用的才是 integer

26、在时钟上升沿时采样到 start 有效开始，两个时钟周期后，信号“a”连续或者间断地出现 3 次为高电平，紧接着信号“stop”在下一周期为高的是哪个？（　　）
A. property p0;
@(posedge clk)$rose(start1) |-> ##2(a[=>3]) ##1 stop;
endproperty
a0:assert property(p0);
B. property p0;
@(posedge clk)$rose(start1) |-> ##2(a[*3]) ##1 stop;
endproperty
a0:assert property(p0);
C. property p0;
@(posedge clk)$rose(start1) |-> ##2(a[->3]) ##1 stop;
endproperty
a0:assert property(p0);
D. property p0;
@(posedge clk)$rose(start1) |-> ##2(a[=3]) ##1 stop;

endproperty
a0:assert property(p0);

27、ASIC 开发流程中，如下环节的先后顺序是？（ ）
A. synthesis->P&R->RTL
B. RTL-> P&R-> synthesis
C. RTL-> synthesis-> P&R
D. synthesis-> RTL-> P&R
解析：RTL 设计 -> 综合 -> 布局布线

28、以下关于 flase-path，正确的是（ ）？
A. 一般模拟 IP 和系统的互联接口都可以设置为 flase-path
B. 一般异步电路可以设置为 flase-path
C. 一般异步复位可以设置为 flase-path
D. 两个不同频率之间的接口一定可以设置为 flase-path

29、有关综合的说法，一下哪个选项是错误的？（ ）
A. 综合网表可用于 EDA 功能仿真
B. 时序逻辑 always 语句中，if-else 如果 else 的分支缺乏，会综合成 latch
C. casez 是不可综合的
D. 相同的 RTL 代码，每次综合出来的网表可能是不一样的
解析：
值得注意的是，禁止 casex，不推荐 casez，虽然不一定不可综合，但是 casex 把 x/z 视为 don't care，casez 把 z 视为 don't care

30、下面是一个什么电路（ ）？
always @（posedge clk）begin
if(rst_n == 1'b0)
        a <= 2'b0;
else if (b>2'b0)
        a <= b;
end
A. 综合成 Latch
B. 带异步复位的 D 触发器
C. 组合逻辑
D. 带同步复位的 D 触发器
解析：
这个是时序电路，不会综合成 Latch 的，很明显，这是同步复位电路

不定项选择
1.关于状态机编码，如下描述中正确的是（）
【A】状态编码用 parameter 定义
【B】状态机必须有 default 态
【C】用组合逻辑和时序逻辑分离的风格描述 FSM

【D】用 case 语句描述状态的转移

解析：状态机一般需要定义 default 态，但是对于 case 状态完全的状态机，可以不用 default 态，所以 B 错误；其他选项均正确。

2.业界常用的验证方法学有（）

【A】SystemC

【B】UVM

【C】SystemVerilog

【D】VMM

解析：业界常用的验证方法学有 VMM（Verification Methodology Manual）、OVM（OpenVerification Methodology）和 UVM（Universal Verification Methodology）；SystemC 和 SystemVerilog **不是验证方法学，是语言**！

3.逻辑电路的动态功耗一般跟以下哪个因素相关（）

【A】电压

【B】频率

【C】工艺

【D】工作温度

解析；动态功耗=开关功耗+短路功耗；开关功耗=CLVDDf,其中 CL 为负载电容，VDD 为电源电压，f 为翻转频率（翻转率*频率），显然，电压、频率与开关功耗有关；短路功耗=tscVDDIpeakf,其中 tsc 代表短路状态的时间，Ipeak 代表短路状态时的电流，工艺和工作温度会影响晶体管的性能，进而影响短路状态时的电流和短路状态的时间，所以会影响静态功耗。

4.下列哪些项是异步处理需要考虑的因素（）

【A】异步信号的电平或脉冲特性

【B】异步信号是不是总线

【C】两个异步时钟时间的频率关系

【D】异步信号是不是寄存器输出

解析：异步处理，对于单比特数据，如果是**电平**信号，可以用多级触发器来实现跨时钟域；如果是**脉冲**信号（**必须由寄存器输出**），则（1）**慢时钟域到快时钟域**，先用多级触发器进行同步，再用边沿检测电路即可得到相应的脉冲信号（2）**快时钟域到慢时钟域**，先将脉冲信号展宽，再同步到慢时钟域，再用边沿检测将信号转化为脉冲信号。

5.下列不属于分解测试点时的关注点的是（）

【A】性能

【B】无充分理由的揣测

【C】偶然的设计失误

【D】可测性

【E】功能

解析：验证空间是一个无限集合，我们不可能细化到所有的元素，这就需要我们在分解时重视一些主要的关注点，同时忽略掉一些不必要的非关注点，测试点主要关注：

a)功能的正确；

b)功能、性能点的覆盖；

c)发现设计错误；
d)边界点，错误值；
e)对组合输入的处理考虑不周的地方；
f)根据经验普遍容易存在问题的地方：FIFO、状态机；
g)测试点需要关注各种条件的组合和条件序列；
测试点不关注：
a）偶然的设计失误；
b）无充分道理的揣测；

6.异步设计的特点是（）
【A】没有时钟 skew 问题
【B】可移植性高
【C】低电源消耗
【D】设计可靠性高

7.关于状态机编码，下面描述中正确的是（）
【A】用组合逻辑和时序逻辑分离的风格描述 FSM
【B】用 case 语句描述状态的转移
【C】状态编码用 parameter 定义
【D】状态机必须有 default

8.如果功能覆盖率没有达到 100%的话，可以采取的措施有（）
【A】分析是否进行组合的项太多，导致功能覆盖率不高，适当减少组合项
【B】适当提高属性值的采样频率，对覆盖率报告中的漏洞进行覆盖
【C】检查激励产生机制，采用一些必要的约束，继续进行仿真
【D】再做一些定向测试，直接命中覆盖率报告中的漏洞

9.对于双触发器异步处理电路说法正确的是（）
【A】对任何单 bit 信号都可以用此电路处理
【B】各个寄存器之间不能有组合逻辑
【C】需要考虑两个时钟的频率与信号的宽度
【D】无法绝对避免亚稳态的产生

10 影响 CMOS 电路静态功耗的因素有哪些？（）
【A】供电电压
【B】工作频率
【C】工艺
【D】温度

华为海思校园招聘-硬件逻辑

(第七套)

1、下列说法正确的是（C）
A.设计异步 FIFO 时采用格雷码的原因主要是为了省功耗
B.对单比特控制信号打两拍后可以完全避免了亚稳态
C.异步处理需要考虑发送和接收时钟之间的频率关系
D.尽量将异步逻辑和同步逻辑剥离开，分别在不同的模块中实现

2、从综合出电路的电路看第一段代码比第二段代码优化的地方是（B）
第一段代码：
always @(posedge ck clk or negedge rst_n) beign
if(-rst_n)
D<=1b0;
else if(A& B)
D<= A+B:
end
第二段代码：
always @(posedge clk or negedge rst_n)beign
if(-rst_n)
D<=1'b0;
else if(A&B)
D <=A+B;
else
D<= 1'b0;
end
A 第一段代码比第二段代码简练，方便综合；
B.第一段代码比第二段代码省功耗；
C.第一段代码比第二段代码的电路简单；
D.第一段代码比第二段代码易于理解和实现；

3、logic [1:0] a; logic [1:0] b; logic result; a=2'b1z; b=2'b10; result=(a==b)；在 sv 中，上述代码执行完后，result 的值为 1'b0（B）
A.正确
B.错误
解析：a==b 得到结果为 x

4、以下不能抑制异步电路问题的是（A）
A 寄存三拍
B.双向握手
C.格雷码转换
D.缓存输出

5、亚稳态对电路影响极大，下面哪种做法对降低亚稳态发生概率是无效的（C）
A 增加异步处理的打拍级数
B 使用专用亚稳态寄存器进行替换异步处理逻辑
C.提高异步处理电路的工作时钟

D.缩短异步处理打拍逻辑之间的 delay

6、无复位寄存器会引入不定态，因此设计中禁止使用无复位寄存器（B）
A 正确
B.错误
解析：在 IC 设计中，处于减少功耗和面积的考虑会存在部分的无复位寄存器和存储单元

7、bufif0 # (5:7:9, 8:10:12, 15:18:21)b1 (lo1.1o2, dir).其中第一个 5:7:9 表示什么
A min typ: max
B. rise; fall turn-off

8、在时钟上升沿时采样别 start 有效开始，两个时钟周期后，信号“a”连续或者间断地出现 3 次为高电平，紧接着信号“stop”在下一个时钟周期为高电平，转换成断言描述。以下哪个是正确的(C)
A、property p0:
@(posedge clk) $rose (start)1　##2 (a[=>3]) ##1 stop endpropery
a0 assert property(p0).
B、property p0:
@(posedge clk) $rose(start)|-> ## 2 (a[*3]) ##1 stop.
endproperty
a0 assert property(p0):
C、property p0:
@(posedge clk) $rose(star)|-> ##2 (a[->3]) ##1 stop;
endproperty
a0: assert property(p0),
D、 property p0:
@(posedge clk) $rose(start) |-> ##2 (a[=3]) ##1 stop,
endproperty
a0: assert property(p0);

9、对于 FPGA 内部的 RAM 而言，以下哪个说法是错误的?（A）
A 配置成伪双端口 RAM 时，两个端口均有各自独立的读写控制信号
B.配置成伪双端口 RAM 时，两个端口，可以使用不同的时钟
C.配置成单端口 RAM 时，仅有一个时钟，用于读操作和写操作
D.配置成单端口 RAM 时，仅有一组访问地址，用于读操作或写操作
解析：FPGA 中的 RAM 有单端口、双端口和伪双端口之分.
单端口：
输入只有一组数据线和一组地址线，只有一个时钟，读写共用地址线。
输出只有一个端口。
所以单端口 RAM 的读写操作不能同时进行。
伪双端口：
输入有一组数据线，两组地址线，两个时钟。
两个输出端口共用一个输出端口。
所以一个端口只读，另一个端口只写，但写入和读取的时钟可以不同，且位宽比可以不是 1:1。

即允许写 A 的同时读 B，且速率可以不同。
双端口：
输入有两组地址线和两组数据线，两个时钟。
输出有两个分别的数据线。
所以双口 RAM 两个端口都分别带有读写端口，可以在没有干扰的情况下进行读写，彼此互不干扰。

10、关于静态时序分析(STA)哪项说法是错误的？（D）
A. 不需要仿真向量
B. 不能验证设计的功能
C. 分析速度快
D. 可以分析同步路径和异步路径

11、验证环境中提到的参考模型(Reference Model)只支持不带时序的功能建模，不支持时序建模（A）
A.错误
B.正确

12、如果该 class 会被继承，则该 class 所有定义的 function/task 都需要加 virtual（A）
A.错误
B.正确

13、下列选项表达式逻辑实现功能，与图中电路实现功能不同的是
A、 (A+S—) (B+S)
B、A·B+A·S+B·S—+S·S—
C、A·S+B·S—
D、A(B+S—)+5 (B+5S)

14、关于下面约束，说法正确的是() constraint ST{ (a==0)-> (b==0) } （B）
A 如果 a! =0，则 b! =0
B 如果 b!=0，则 a!=0
C.如果 b==0，则 a==0

15、有关中断，以下说法不正确的是？（D）
A.芯片中断引脚送出的中断信号一般采用脉冲信号
B.中断读清方式是指在 CPU 完成对中断指示寄存器的读操作后将中断指示寄存器清零。
C.中断存在边缘触发方式和电平触发方式
D.1 根中断管脚可以过度多个芯片内部中断

16、以下低功耗措施中，哪种不是降低电路翻转率的方法？（A）
A 重新安排“if-else”表达式，可将毛刺或快变化信号移至逻辑锥体的前部
B.采用 Gray 码或 One-hot 码作为状态机编码
C.在不进行算术运算的时候，使这些模块的输入保持不变，不让新的操作数进来.
D.减少电路中的 glitch

解析：应该将毛刺或快变信号移至逻辑椎体的后部，if-else 越往后，被选择的概率越小。可以把逻辑延迟大的部分移至逻辑椎体的前部，来减小总的最大延迟，因为在前部意味着最小的选择路径长度。

17、以下 SV 程序的运行结果为(D) :

```
class Test;
bit [31:0] addr;
function void display_addr;
$display("%h", addr);
endfunction
endclass:Test
initial begin
Test t1;
t1 = new();
t1.display_addr();
end
```

A 以上选项均不对
B.1
C. X
D.0

18、以下信号命名中不符合 Verilog 语法的是: (A)
A. 1_2CorrectName
B. CNTO
C. _R1_D2
D. COunT
解析：开头只能是字母/下划线，且不能用关键词命名

19、关于三段式状态机的描述，下列说法正确的是(D)
A.输出必须是寄存器输出
B.描述状态转移条件和转移规律的逻辑是时序逻辑
C.描述状态转移时，可以不指定 default 态。
D.描述状态迁移的逻辑为时序逻辑
解析：可以用组合电路输出，也可以用时序电路输出；

20、有关功耗，以下说法不正确的是?（D）
A.设计层次越高，功耗优化所能达到的效果越好。
B.电压越大，工作频率越高，其动态功耗越高
C.低功耗设计的目标就是采用各种优化技术和方法，在各个设计目标之间找到最佳
D.芯片单位面积的动态功耗和静态功耗的随着工艺的发展呈下降趋势
解析：工艺发展，mos 阈值降低，漏电流变大。

21、generate for 循环语句中使用的标尺变量可定义为 integer（B）
A.正确

B.错误
解析：generate for 中使用的标尺变量是 genvar

22、 Interface 中可以定义信号、函数、任务、class 对象；也可以有 always，initial 语句块（B）
A.错误
B.正确

23、下列不属于动态数组内建函数的是(D)
A. delete()
B. size()
C. new[]
D. length()

24、isolation cell 是下面哪种低功耗技术必需的（A）
A. Power Gating
B. Clock Gating
C. Mutli_Vdd
D. AVS

25、a1 和 a2 的检查效果完全一样：（B）
property p1:
@(posedge clk) a|=>b|=>c;
endproperty
a1: assert property(p1);
property p2:
@(posedge clk)a ##1 b ##1 |-> c;
endproperty
a2: assert property(p2);
A.错误
B.正确

26、漏电流(Leakage Current)与逻辑电路设计的工作频率无关
A.错误
B.正确

27、reg signed [0:4]c ; c=8'h8f; 赋值后 c 的值是多少?（A）
A. 15
B. 17
C. -15

28、在 Verilog 中，"assign din[31:0]=32'hFF00_ABC4；assign dout[31:0]=(din<<2)> > 4. dou 的值是多少?（D）
A 32'h00FF00AB

B.32'hFFFF00AB
C 32'h0x3FC02AF1
D.32'h0FC02AF1
解析：verilog 中，逻辑移位与算术移位的右移符号分别为“>>”和“>>>”，左移同理。
两者的区别在于：逻辑移位不考虑符号位，左移和右移都只补零；算术移位考虑符号位，左移补零，右移补符号位。

29、假设输入信号 X 位宽为 12bit，InA 位宽为 6bit，InB 位宽为 17bit，实现 Y=X*InA+InB 功能，并要求不损失精度，那么输出信号 Y 位宽应不小于(C)
A. 12bit
B. 17bit
C. 19bit
D.18bit

30、在 Verilog 设计中，下列说法不正确的是（ABCD)
A.如果 setup 时间不满足，可以尝试降低时钟频率解决
B.在边沿敏感时序逻辑代码中，应使用非阻塞赋值(<=)
C.要求 always 块产生组合逻辑时使用阻塞赋值(=)
D.模运算符"%"是不可综合的

31、对于设计中所使用的 Pipeline，说法中正确的有（BD）
A.使用 Pipeline 会导致数据延时增加，但如果工作频率不变，系统的吞吐量不会改变。
B.使用 Pipeline 会对时序有好处，STA 更容易通过。
C.使用 Pipeline 一定可以减少面积。
D.使用 Pipeline 可能会导致面积增大。
解析：牺牲面积换取速度，吞吐量会变大

32、下列哪些设计可能会对芯片 DFT 产生不利影响
A.门控时钟设计
B.使用双沿时钟设计
C.内部三态门总线
D.使用内部产生的时钟

33、下列表达式中，哪些可以使用一个或多个二输入与非门器件实现（ABCD）
A.常数 1
B. A
C. A+B
D. AB

34、多比特信号 A，在时钟域 clk_ a 存在从 8'd100 到 8'd101 的变化过程中，若在时钟域 clk_b 直接采用 D 触发器采样，可能采样到数据是（ABCD）
A.8'h65
B.8'b01100101
C.8'h64

D.8'd100

35、Formality 是由 Synopsys 公司开发的一种形式验证(Formal Verification)工具，用于两个 Design 之间的等价性验证。它可以支持如下哪些等价性验证？（ABC）
A 门级网表对门级网表
B. RTL 级对 RTL 级
C. RTL 级对门级网表

36、以下三段代码
①: always @(posedge clk or negedge rst_n) begin
if(!rst_n)din_ dly <='ho;
else din_dly <= din;
end
②: always @(posedge clk) begin
din_dly <= din;
end
③: always @(posedge clk) begin
If(!rst_n)din_ dly <= 'h0;
else din_dly <= din;
end
上面三段代码，说法正确的是:（ABD）
A.②属于无复位寄存器，其 PPA 更优
B.①属于异步复位逻辑
C.同步复位和异步复位都是在复位时将寄存器状态初始化，所以没有区别
D.③属于同步复位逻辑，rst_n 可能通过组合逻辑连接到寄存器 D 端。

37、基于 FPGA 和 ASIC 芯片设计的差异需要关注的有（ABCD）
A.时钟复位
B.时钟顿率
C.memory 控制
D.上下电流程

38、报文处理设计规格:（ABCD）
支持的报文长度为 36-256 字节，其余长度的报文直接丢弃;
接收的报文长度小于 64 字节时填充 PAD (任意数据)使报文长度达到 64 字节, 然后再转发;
下面描述错误的是:
A.因为填充 PAD 是任意数据，因此随便挑一组特殊值，例如全 0 验证即能够保证功能正确
B.因为大于 256B 的报文被丢弃了，所以不需要验证该点
C.因为小于 36B 的报文被丢弃了，所以不需要验证该点
D.该报文处理长度的边界点包含两个值，分别为 36 和 256

39、下列哪些必须是在 Post-Layout 时序仿真的？（AC）
A.Post-Layout 网表
B.综合网表

C.标准延时格式文件
D.RTL 代码

40、当模块的代码覆盖率达到 100%时，下列说法错误的是（BCD）
A.并不能确保验证工作已经完成
B.可确认各类用例的激励构造已经完备
C.可确认各种边界点的测试已经足够充分
D.可确认功能验证充分

华为海思校园招聘-硬件逻辑

(第八套)

单选

1.关于亚稳态的描述错误的是（A）
A.多用几级寄存器打拍可以消除亚稳态。
B.亚稳态是极不稳定的，理论上来讲处在亚稳态的时间可以无限长。
C.亚稳态稳定到 0 或者 1，是随机的，与输入没有必然的关系。
D.如果数据传输中不满足触发器的建文时间 Tsu 和保持时间 Th，可能产生亚稳态。
亚稳态无法消除，只能尽量避免。

2.一段程序如下，请问在 45 这个时刻上，A B 的值各是多少（B）

```
fork
        begin
                A=1;
                #20A=0;
                #30A=1;
                #50A=0;
        end
        begin
                B=1;
                #20   B=0;
                #30   B=1;
                #50 B=0.
        end
join
```

A.0，1
B.0，0
C.1，0
D.1，1
解析：fork_join 内部 begin_end 块，并行执行，45 时刻均为 0，55 均为 1

3.下列关于综合的说法哪项是不正确的（B）
A.综合（Synthesis）简单地说就是将 HDL 代码转化为门级网表的过程
B.综合由 Translation 和 Mapping 两个步骤组成
C.Mapping 把用 GTECH 库元件构成的电路映射到某一特定厂家的工艺库上
D.Translation 是指把 HDL 语言描述的电路转化为用 GTECH 库元件组成的逻辑电路的过程
解析：综合是将 RTL 转换成门级网表（gate-level netlist）的过程。综合过程分为转换（translation），优化（optimization）、映射（mapping）。

综合工具先通过 read 命令将 RTL 代码转化成通用的布尔等式，即 GTECH（generic technology）。然后执行 compile 命令，根据设计者施加的延时，面积等约束，对网表进行优化。最后将 RTL 网表映射到工艺库上，成为一个门级网表。门级网表输入到布局布线工具，由它产生 GDSII 文件，验证正确后，交付芯片生产商制造。

综合以时序路径为基础进行优化。DC 在对设计做综合时，其过程包括了进行静态时序分析(static timing analysis STA)。DC 使用内建的时序分析器把设计分解成多条时间路径，然后根据设计的约束对路径进行优化。如果某条路径的延时大于约束的值，则时序违例。也可以用 Prime Time 作静态时序分析。PT 是独立的时序分析器，主要用于整个芯片门级电路的静态时序分析。

4.当功能覆盖率（Functional Coverage）达到 100%，可以说明：（C）
A.DUT 的功能点已经 100%覆盖。
B.功能覆盖率（FunctionalCoverage）对应的 DUT 响应是正确的。
C.某些令人关注的情况已经得到测试覆盖。
D.验证工作可以结束
解析：测试点是人为分解得出的，无法保证 100%覆盖，也无法保证 100%正确，只能说明某些关注的情况得到覆盖，功能点都没有覆盖，验证工作怎么可以结束。即使代码覆盖率和功能覆盖率都达到 100%，也要怀有对芯片流片的敬畏之心。
测试点是人为分解得出的，无法保证 100%覆盖，也无法保证 100%正确，只能说明某些关注的情况得到覆盖，功能点都没有覆盖，验证工作怎么可以结束。即使代码覆盖率和功能覆盖率都达到 100%，也要怀有对芯片流片的敬畏之心。
System Verilog：覆盖率 2 个大方面：代码覆盖率，功能覆盖率。
代码覆盖率主要包括：
（1）分支覆盖率；
针对 if…else、case 等分支语句，看代码中设计的分支是否都被测试到了。
针对 if（条件 1），只要条件 1 取 true 和 false 都执行过，则这个分支就完全覆盖了。
（2）语句覆盖率
语句覆盖率上不去时，可以查看未覆盖处的代码是测试用例的疏忽、冗余代码或是保护用途的代码，比如 case 的 default（如果出现此类，一般是 case 的条件已经全部列出，可以将最后一个条件改为 default）。
（3）翻转覆盖率
包括两态翻转（0/1）和三态翻转（0/1/Z），常用的是两态翻转。对于单比特信号而言，若仿真用例使得该信号从 0 到 1 和从 1 到 0 的翻转均发生，则认为这里的翻转覆盖率是全面的（100%）。
即使翻转覆盖率达到 100%，分支覆盖率和语句覆盖率也不一定达到 100%。
（4）条件覆盖率；
条件覆盖率可以看作是对分支覆盖率的补充。每一个分支条件表达式中，所有条件的覆盖。

（5）状态机覆盖率；
状态机覆盖率主要检查当前状态到下一个状态的跳转是否都跳转过。
功能覆盖率：
又称黑盒测试覆盖率，只关心功能，不关心具体的代码是如何实现的。如果想要统计功能覆盖率，需要在 SystemVerilog 编写的测试用例中添加覆盖组（需要根据功能写测试变量的覆盖率，工具按照覆盖率统计覆盖率），仿真器基于它来统计功能覆盖率。
实现方式主要分为覆盖点（coverage points）和断言（arrertion）。

5.使用相同时钟沿的同步数字电路，以下因素和最高工作频率无关的是：（C）
A.触发器之间最长的组合逻辑
B.触发器的建立/保持时间
C.时钟低电平持续时间
D.逻辑块间互连布线长度
解析：对于同步数字电路的最高频率，主要取决于关键路径是否能够收敛，那么就和 a,c,d 有关系。时钟的低电平持续时间主要影响到时钟信号的有效性。需要做 clock pulse width 检测，保证该时钟沿能正确地被寄存器采集。如果不满足，则逻辑功能有问题，和最高工作频率无关。

6.同步电路设计中出现 setup time 不满足，不可以采用下面哪种措施解决（A）
A.增加时钟频率
B.减小信号延迟
C.pipeline
D.降低时钟频率
解析：采用流水线（pipeline）结构，在组合逻辑之间插入触发器，Tcomb 减小；
减小信号延迟，Tffpd 和 Tcomb 减小;
降低时钟频率，T 增大;
增加时钟频率，T 减小，会减小建立时间容限，建立时间将会更不满足。

7.下列说法正确的是（C）
A.设计异步 FIFO 时采用格雷码的原因主要是为了省功耗
B.对单比特控制信号打两拍后可以完全避免了亚稳态
C.异步处理需要考虑发送和接收时钟之间的频率关系
D.尽量将异步逻辑和同步逻辑剥离开，分别在不同的模块中实现

8.Moore 状态机和 Mealy 状态机的差异在（C）是否相关。
A.状态和输入信号
B.输出信号和状态
C.输出信号和输入信号
D.状态和输出信号
解析：Moore 型的输出只与当前状态有关
Mealy 型的输出还与输入相关

9.计算机执行程序时，在（A）的控制下，逐条从内存中取出指令、分析指令、执行指令。
A.控制器

B.运算器
C.存储器
D.I/o 设备

10.相互间相位固定且频率相同的时钟就是同步时钟（A）
A.正确
B.错误
解析：时钟频率是整倍数，并且相互之间的相位是固定而且相差可预知的，才可以称得上是同步时钟。

11.下面的 verilog 代码：
timescale1ns/100ps
initial
clk=1'b0
always#100clk<= ~clk;
产生的时钟频率是：（A）
A.5MHz
B.10 MHz
C.100MHz
D.50MHz
解析：1/200ns =5MHz

12.如果该 class 会被继承，则该 class 所有定义的 function/task 都需要加 virtual（B）
A.正确
B.错误
解析：若 class 会被继承，建议在所有的函数/任务中都加上 virtual，方便之后拓展；new 函数以及 randmize 等除外。

13.bit、logic、reg 都是 4 态数据类型(B)
A.正确
B.错误
解析：bit 是 2 值逻辑

14.关于亚稳态，以下说法错误的是（B）
A.亚稳态出现的概率与器件工艺，时钟频率等有关系
B.亚稳态打两拍就可以消除
C.数字系统中，信号无法满足 setup 和 Hold 时容易出现亚稳态
D.当一个触发器进入亚稳态，既无法准确预测寄存器的输出电平，也很难预测何时输出才能稳定在某个正确的电平上

15.对于相同位数输入的变量比较器，大于和小于的面积是一样的 （B）
A.对
B.错误
解析：无符号数面积相同，有符号数面积不同。

16.以下说法关于低功耗的说法不正确的是：（D）
A.采用合理的 powergating 方案可以降低功耗。
B.clockgating 可以降低芯片功耗
C.通过降低数据的翻转率可以降低功耗。
D.无论设计大小，一律采用先进工艺。

17.在 System Verilog 中，调用$write 可以自动地在输出后进行换行。（B）
A.正确
B.错误
解析：$display 自动换行
18.有如下代码
class C1;
randint m;
constraintc1_ cons { m<=10; }
endclass
class C2 extends C1;
constraintc1_cons { m>=10; }
endclass
以代码最终实现的约束效果是（A）
A.m>=10
B.m<=10
C.m=10
D.解约束失败
解析：要求满足所有的约束;子类会继承父类的约束，但对于与父类同名的约束，会进行覆盖。

19.CPU 流水线级数越多，CPU 每周期处理的指令数就越多（B）。
A.正确
B.错误
解析：单周期 CPU 正确，多周期 CPU 每周期的指令数和很多因素有关。

20.下列哪项不属于动态功耗？（C）
A.电路短路功耗
B.电路翻转功耗
C.二极管反向电流引起的功耗。

21.数字电路中用“1”和“0”分别表示两种状态，二者无大小之分（A）
A.正确
B.错误

22.芯片的某条时序路径的保持时间不满足，可通过降低工作频率来满足保持时间（B）。
A.正确
B.错误

解析：当保持时间不满足时
理论上，可以增加 Tffpd 和 Tcomb 来解决，也就是增加触发器的 D 端到 Q 端的延时，以及两级触发器之间的组合逻辑电路部分。
目前大部分芯片的 Thold 时间都可以做到 0ns。所以当保持时间不满足时，通常采用的做法是在传输路径上插入 buffer，在不影响逻辑功能前提下，只具有增加延迟的作用。
PS:保持时间 Thold 和时钟频率之间是没有关系，故降低时钟速度不能解决保持时间不满足的问题，很多面试题喜欢在这里挖坑。

23.异步处理电路中，两级触发器同步方法可以确保第二级寄存器的输出不出现亚稳态。(B)
A.正确
B.错误
24.一个十进制数-3，定点位宽为 4bit，在 Verilog 语言中分别用 2 进制补码表示为（B）
A.4'b1100
B.4'b1101
C.4'b1011
D.4'b0011
解析：按位取反再加 1

25.systemverilog 中类默认的成员属性是（B）
A.private
B.public
C.automatic
D.local
解析：另外两个分别是 protected，local。需注意，public 不是关键词。

26.格雷码的异步处理可以采用直接打拍的方式，在 STA 时不需要特殊检查（A）
A.正确
B.错误
解析：STA 只适用于同步电路

28.某包处理器的工作时钟为 125MHz，在正常工作时，它可以每 32 个时钟周期处理个 64 字节的以太包。则该包处理器的处理性能是（A） .
A.2G bps
B.4G bps
C.1G bps
D.250M bps
解析：(64*8/32)/(1/125M)=2000M bps=2G bps

29.在同步电路设计中，逻辑电路的时序模型如下：
T1 为触发器的时钟端到数据输出端的延时，T2 和 T4 为连线延时，T3 为组合逻辑延时，T5 为时钟网络延时：
假设时钟 clk 的周期为 Tcycle；
假设 Tsetup. Thold 分别为触发器的 setup time， hold time.
那么，为了保证数据正确采样（该路径为 multi-cycle 路径），下面哪个等式必须正确：（D）

A.T1+T2+T3+T4 < Tcycle-Tsetup +T5，T1+T2+T3+T4 > Thold
B.T1+T2+T3+T4+T5 < Tcycle-Tsetup，T1+T2+T3+T4 > Thold
C.T1+T2+T3+T4 < Tcycle-Tsetup，T1+T2+T3+T4+T5 > Thold
D.T1+T2+T3+T4 < Tcycle-Tsetup+T5，T1+T2+T3+T4 > Thold+T5

30.为什么数字电路系统中只使用二进制?（C）
A.自然界的本质决定
B.比十进制更简单
C.晶体管的特性决定
D.其他都正确

多选

1.电路设计中需要关注 PPA，分别指（ABC）
A.功耗
B.性能
C.面积
D.成本
解析：power，performance，area

2.下述关于覆盖率收集结果的描述正确的是（AD）
A.代码覆盖率高、功能覆盖率低，需要加强功能点的覆盖
B.代码覆盖率低、功能覆盖率高，往往是一个危险信号，说明功能覆盖率建模还不完善
C.功能覆盖率达到 100 时，代码覆盖率一定已经全部覆盖
D.代码覆盖率高，功能覆盖率高，往往标志验证正处于收敛状态，需要加强各边界点和异常点的测试
解析：B 选项也可能是代码冗余，此处存疑
（1）功能覆盖率高但是代码覆盖率低
分析未覆盖到的代码，推断仿真是否有遗漏的功能点，代码是否为冗余或不可达代码;
（2）功能覆盖率低但是代码覆盖率高
仿真用例没有关注到一些功能点，需要修改测试用例。

3.在设计中，可以被用于进行不同时钟域隔离的 memory 类型为（AD）
A.two-port Register File
B.single-port Register File
C.single-port RAM
D.dual-port RAM

4.芯片的工作条件主要是指（BCD）
A.工艺
B.电压
C.温度
D.湿度
解析：对延时影响的因素——PVT 指的是工艺、电压和温度

5.以下哪几种因素会影响芯片的静态功耗（ACE）

A.工作电压
B.负载电容
C.工作温度
D.翻转活动因子
E.工艺

6.下面哪些语句是不可综合的（CDE）
A.generate
B.always
C.time
D.initial
E.delays

7.在 IC 设计中，复位设计面临的主要问题包括（ABD）
A.时钟域的同步
B.去毛刺
C.可否做 STA 检查
D.对时钟的依赖程度
解析：异步复位无法做 STA 检查

8.下面关于 always 语句的使用描述正确的是（ABC）
A.在组合 always 模块中使用阻塞赋值语句
B.在时序 always 模块中使用非阻塞赋值语句
C.避免在组合 always 模块中敏感信号列表中缺少信号
D.避免敏感信号列表中出现冗余信号
解析：组合逻辑是描述输入和输出关系的功能块，由于延时的原因，输出可能会有毛刺，为避免避免毛刺需要引入冗余逻辑。

9.125MHz 时钟域的多 bit 信号 A[127：0]需要同步到 25MHz 时钟域，可能使用的同步方式有（ABD）
A.双向握手
B.DMUX
C.打三拍
D.异步 FIFO

10.某个时钟域的建立时间要求是 3ns，保持时间要求是 3ns，那么如下几个寄存器，存在时序收敛问题的是：ACD
A.数据在一个时钟周期内的连续稳定时间为 6ns，且数据在触发器时钟有效沿前，保持稳定不变的时间为 4ns，
B.数据在一个时钟周期内的连续稳定时间为 8ns，且数据在触发器时钟有效沿前，保持稳定不变的时间为 4ns，
C.数据在一个时钟周期内的连续稳定时间为 8ns，且数据在触发器时钟有效沿前，保持稳定不变的时间为 2ns，
D.数据在一个时钟周期内的连续稳定时间为 6ns，且数据在触发器时钟有效沿前，保持稳定

不变的时间的 2ns。
解析:

setup	hold	ACD 均不满足时序要求
A	4	2
B	4	4
C	2	6
D	2	4

华为海思校园招聘-硬件逻辑

(第九套)

单选

1．以下低功耗措施中，哪种不是降低电路翻转率的方法?
A.在不进行算术运算的时候，使这些模块的输入保持不变，不让新的操作数进来
B.采用 Gray 码或 One-hot 码作为状态机编码
C.减少电路中的 glitch
D.重新安排“if-else”表达试，可将毛刺或快变化信号移至逻辑锥体的前部

2.以下 Verilog 代码中，a=12，b=10.则 z 的运算结果为:

```
Input [3:0]a;
Input [3:0] b;
output signed [7:0] z;
wire signed [3:0]c;
assign c= a[3:0]*b[3:0];
assign z=c;
```

A.120
B.-8
C.8
D.-120
解析:
补位用符号位补上。c=4'b1000-->z=8'b11111000（最高位为符号位）
考察：有符号数的位宽转换
有符号数的位转换关键在于符号位（首位）
1）有符号数位宽小到位宽大（4 位转换为 8 位）
关键操作：转换时，高位补原符号位!!!（区别于无符号数的高位补零）

original	表示的值
1100	-4
later	表示的值
1111·1100	-4

例如：将 4 位有符号数 1100，转换为 8 位有符号数。
2）有符号数位宽大到位宽小（8 位转换为 4 位）
有符号数位宽大到位宽小的转换就很简单了，直接截取低 n 位即可。
例如：将 8 位有符号数 1111 1100，转换为 4 位有符号数。
因此，对于短位宽赋值给长位宽的情况，需要对高位进行位扩展，具体是扩展 1 还是扩展 0，记住：完全依据右操作数!，具体如下：
1）右操作数是无符号数，则无论左操作数是什么类型，高位都扩展成 0；
2）右操作数是有符号数，则要看右操作数的符号位，按照右操作数的符号位扩展，符号位是 1 就扩展 1，是 0 就扩展 0；
3）位扩展后的左操作按照是无符号数还是有符号数解析成对应的十进制数值，如果是无符号数，则直接转换成十进制数值，如果是有符号数，则看成 2 的补码解析成十进制数；
4）从上面 4 种情况看出，有符号数赋值成无符号数会出现数据错误的情况，因此要避免这种赋值，而其他情况都是可以保证数据正确的。

3．constraint c_0{
src dist {0:=30, [1:3]:=90};
请问如上表达式约束，src 数值为 0 的概率为多大:( )
A. 0.2
B. 0.25
C. 0.1
D. 0.6
解析:
在 SystemVerilog 中的约束驱动随机测试（Constraint Random Testing）允许对测试变量的取值进行概率分布的约束。在给定的约束表达式 constraint c_0{ src dist {0:=30, [1:3]:=90}; } 中，src 是被约束的测试变量，dist 关键字用于定义概率分布。
这个约束指定了 src 的取值范围和对应的概率权重：

- 当 src 的数值为 0 时，概率是 30。
- 当 src 的数值为 1 到 3 的任意值时，这三个值共享 90 的概率，由于有三个可能的值，每个值的平均概率是 90/3 = 30。

由于 src 可以取值 0 或者 1 到 3 中的一个，总共有 4 个可能的取值，其中 0 的概率是 30，其他三个值共享 90 的概率。因此，数值为 0 的概率是 30/(30+30+30+30) = 30/120 = 1/4 或者 0.25。

4.分析下面的一段程序，正确的打印结果是:
fork
begin
#20
$ display("A");
end
begin
#10

$ display("B");
end
join_none
#5
$ display("C");
A.CBA
B. BCA
C.ABC
D.C
解析：
https://blog.csdn.net/qq_31348733/article/details/100382377
1）join:The parent process blocks until all the processes spawned by this fork complete.
简单来说：fork…join 内的所有语句都是并发执行（对于 begin…end 内部是顺序执行）
2）join_any:The parent process blocks until any one of the processes spawned by this fork completes.
简单来说：一旦 fork…join_any 内任何一个线程完成，父线程就会继续运行
3）join_none:The parent process continues to execute concurrently with all the processes spawned by the fork. The spawned processes do not start executing until the parent thread executes a blocking statement or terminates.
简单来说：子线程和父线程会同时执行。

5．下面有关 Cache 的说法哪一个是不正确的?
A. 设置 Cache 的理论基础，是程序访问的局部生原理
B. Cache 与主存统一编址，Cache 的地址空间属于主存的一部分
C. 设置 Cache 的目的，是解决 CPU 和主存之间的速度匹配问题
D. Cache 的功能匀由硬件实现，对程序员是透明的
解析：
A：使用 Cache 改善系统性能的依据是程序的局部性原理 [1]
B：cache 的地址与内存地址是两码事，不统一编址，也没有从属关系
C：Cache 是介于 CPU 和主存之间的小容量存储器，存取速度比主存快，接近 CPU。它能高速地向 CPU 提供指令和数据，提高程序的执行速度。Cache 技术是为了解决 CPU 和主存之间速度不匹配而采用的一项重要技术。
D：Cache 是主存的缓冲存储器，由高速的 SRAM 组成，所有控制逻辑全部由硬件实现，对程序员而言是透明的。随着半导体器件集成度的不断提高，当前有些 CPU 已内置 Cache，并且出现了两级以上的多级 Cache 系统。
Cache 通常采用相联存储器。Cache 又分为 L1Cache（一级缓存）和 L2Cache（二级缓存），L1Cache 主要是集成在 CPU 内部，而 L2Cache 集成在主板上或是 CPU 上。

6．对于独立复位的模块,只需要考虑对后级模块的影响，无需考虑对前级模块的影响。
A.正确
B.错误
解析：B 考虑到可能会存在反馈电路，因此选择错误。

7．System Verilog 中，下面那种数组在使用前需要先执行 new 操作( )

A. Dynamic arrays
B. Associative arrays
C. packed array
D. 多维数组

8.System Verilog 中,下面哪种数组在使用前需要执行 new 操作( )
a.压缩数组
b.联合数组
c.动态数组
d.多维数组
解析:动态数组通过 new ( )函数预先分配存储空间。

9．下列哪个不是 Verilog 系统函数( )
A. $ finish
B. $ head
C. $ time
D. $ write
解析:
$readmemb 和$readmemh 用来从文件中读取数据到存贮器中。
$finish 的作用是退出仿真器，返回主操作系统，也就是结束仿真过程。
$write(p1,p2,....pn);输出信息，即将参数 p2 到 pn 按参数 p1 给定的格式输出。
$time 返回一个 64 位的整数来表示当前的仿真时刻值

10．以下 Verilog 运算符号中，优先级最高的是?
A.==
B.“
C.!
D.? ：
解析:

操作符类型	符号	
连接及复制操作符	{} {{}}	最高
一元操作符	! ~ & | ^	↑
算术操作符	* / % + -	优先级
逻辑移位操作符	<< >>	
关系操作符	> < >= <=	
相等操作符	== != === !==	
按位操作符	& ^ ~^ |	最低
逻辑操作符	&& ||	
条件操作符	? :	

11．模块只收敛做到 0.75V，提压到 0.85V 可以正常工作
A.正确
B.错误

12．异步电路都不需要 STA 进行约束检查
A.是
B.否
解析：STA 都是针对同步电路的

13．在设计状态机时，有两种常用的编码方式：one-hot code、binary code，前者相对于后者的优势主要体现在
A.实现电路的速度更快
B.实现电路的面积更小
C.编码方式简单
D.实现电路的功耗更低
解析：
One-Hot 编码是一种状态机编码方式，其中每个状态由一个唯一的 '1' 表示，其余位都是 '0'。这种编码方式可以减少状态转换时的逻辑复杂性，因为每次只有一个状态位发生变化，从而减少了电路的翻转，有助于降低功耗。
其他选项的分析如下：
A. 实现电路的速度更快 - 这不一定是真的。虽然 One-Hot 编码可以简化状态转换逻辑，但速度的快慢还取决于具体的电路设计和实现。
B. 实现电路的面积更小 - 这也不一定是真的。One-Hot 编码由于需要更多的状态位，可能会导致实现电路的面积更大，而不是更小。

C. 编码方式简单 - 这个说法有些模糊，因为 One-Hot 编码虽然在理解上可能更直观，但它通常需要更多的硬件资源来实现，因此不一定比二进制编码简单。

14．对于相同位数输入的变量比较器，大于和小于的面积是一样的

A.对

B.错误

解析：需要考虑有无符号位，如果无符号，大小面积相同；有符号是不同

15．有关综合的说法，以下哪个选项是错误的?

A. 相同的 RTL 代码，每次综合出来的网表可能是不一样的

B. 综合网表可用于 EDA 功能仿真

C. casez 是不可综合的

D. 时序逻辑 always 语句中，if-else 如果 else 的分支缺乏，会综合成 latch

解析:

在 Verilog 中，case、casez 和 casex 都是可综合的语句。casez 在进行 case 语句的匹配时会忽略输入信号中的 '0' 值（即，它会将 '0' 和 'z' 视为相等），而 casex 会忽略 'x' 和 'z' 值。这些特性使得它们在某些设计情景下非常有用。

其他选项的描述：

A. 相同的 RTL 代码，每次综合出来的网表可能是不一样的 - 这是正确的。综合结果可能因为综合工具的不同版本、不同的优化指令、库差异等因素而导致不同的网表结果。

B. 综合网表可用于 EDA 功能仿真 - 这是正确的。综合后的网表可以在后续的 EDA（Electronic Design Automation）流程中用于功能仿真，以验证设计的功能是否正确。

D. 时序逻辑 always 语句中，if-else 如果 else 的分支缺乏，会综合成 latch - 这是正确的。在时序逻辑中，如果没有完整的 else 分支，那么未被 if 分支捕获的输入将会导致 latch 的行为，这是设计中通常需要避免的情况，因为它可能导致竞态条件和不确定性。

16．在 Verilog 代码中，对有符号数进行比特选择或拼接，其结果是无符号数

A.正确

B.错误

解析:

（1）对于长位宽赋值给短位宽的情况，无论左操作数、右操作数是有符号数还是无符号数，都是直接截断高位，而左操作数二进制所表示的实际十进制数据要看左操作数是无符号数还是有符号数，如果左操作数是无符号数，直接转换成十进制即可，如果是有符号数，则看成 2 的补码解析成十进制数，这也是实际计算机系统中有符号数的表示方法。

（2）对于短位宽赋值给长位宽的情况，需要对高位进行位扩展，具体是扩展 1 还是扩展 0，记住：完全依据右操作数!，具体如下：

1）右操作数是无符号数，则无论左操作数是什么类型，高位都扩展成 0;

2）右操作数是有符号数，则要看右操作数的符号位，按照右操作数的符号位扩展，符号位

是 1 就扩展 1，是 0 就扩展 0;
3）位扩展后的左操作按照是无符号数还是有符号数解析成对应的十进制数值，如果是无符号数，则直接转换成十进制数值，如果是有符号数，则看成 2 的补码解析成十进制数;
4）从上面 4 种情况看出，有符号数赋值成无符号数会出现数据错误的情况，因此要避免这种赋值，而其他情况都是可以保证数据正确的。

17．reg [0:31] little_vect; little_vect[0+:8]是多少?
A. little-vect[0 : 7]
B. 1ittle_vect[7: 0]
解析:
举例说明:
reg [31:0] big_vect;
reg [0:31] little_vect;
问题:
big_vect[0 +:8] 转化后一定是 big_vect[较大的数值 **: ** 较小的数值]
little_vect[0 +:8] 转化后一定是 little_vect[较小的数值 **:** 较大的数值]
reg [31:0] big_vect;为大端，那么转化后的也一定是大端，**形式不变**
big_vect [0+: 8] 从 0 开始，升序，位宽为 8 ======》》》》》 big_vect [7 :0]
little_vect [0 +: 8] 从 0 开始，升序，位宽为 8 ======》》》》》 little_vect [0 :7]
big_vect [15 -: 8] 从 15 开始，降序，位宽为 8 ======》》》》》 big_vect [15 :8]
little_vect [15 -: 8] 从 15 开始，降序，位宽为 8 ======》》》》》 little_vect [8:15]

18．时序逻辑 always 语句中，if-else 如果 else 的分支缺乏，会综合成 latch
A.正确
B.错误
解析:
在一个时序逻辑的 always 语句块中，如果最后的 else 语句丢失，仍然会继续推断出触发器。

19．关于功耗，以下描述不正确的是:
A.设计者需要关注平均功耗、峰值功耗和功耗跳变
B.改变芯片的供电电压和时钟频率都会对芯片功耗产生影响
C.对于可关断的摸块，使用时钟门控即可降低功耗
D.芯片的功耗会受实际信号的影响，所以功耗测试需要结合业务来开展。

解析：时钟门控是一种降低功耗的技术，它通过在不需要时钟信号的周期内关闭时钟信号来减少动态功耗。这种方法特别适用于那些只在某些操作期间需要时钟的模块。然而，仅仅使用时钟门控并不足以全面降低功耗。功耗优化是一个复杂的过程，涉及多种技术和策略，包括但不限于时钟树优化、电源管理、电压和频率调节、以及使用低功耗设计技术等。

其他选项的描述：
A. 设计者需要关注平均功耗、峰值功耗和功耗跳变 - 这是正确的。在设计过程中，了解和优化这些功耗参数对于确保芯片的能效和热管理至关重要。
B. 改变芯片的供电电压和时钟频率都会对芯片功耗产生影响 - 这是正确的。供电电压和时钟频率是影响动态功耗的关键因素，降低电压和频率可以减少功耗。

D. 芯片的功耗会受实际信号的影响，所以功耗测试需要结合业务来开展 - 这是正确的。实际应用场景中的信号模式和工作负载会影响芯片的功耗，因此功耗测试应该模拟真实的使用情况。

20．一个 D 触发器，其数据 Tsu=2ns，Tcq=3ns，Thd=1ns，则此触发器的最高工作频率为:(注:Tsu 数据相对时钟的建立时间，Thd 数据相对时钟的保持时间，Tcq 输出相对时钟的延迟)

A.200MHz

B.500MHz

C.100MHz

D.333MHz

解析:

Tmin=Tcq+Tgate+Tsu-Tskew=2+3=5ns

21 .在 Verilog HDL 中，*timescale 编译器指令格式为: timescale AB.其中 A 指的是时延精度，B 指的是时延单位。

A. 正确

B. 错误

解析： A 是时延单位，B 是时延精度。

22．reg signed [0:4] b, b=8'sh8f,赋值后 b 的值是多少?

A. 5'h1F

B. 5'h0F

C. 8'h8F

解析:

对于长位宽赋值给短位宽的情况，无论左操作数、右操作数是有符号数还是无符号数，都是直接截断高位，而左操作数二进制所表示的实际十进制数据要看左操作数是无符号数还是有符号数，如果左操作数是无符号数，直接转换成十进制即可，如果是有符号数，则看成 2 的补码解析成十进制数，这也是实际计算机系统中有符号数的表示方法。

23．在 GVIM 编译器中，将全英文的字符串 old 全部替换成字符串 new，正确的命令是:

A. s/o1d/new/

B. s/o1d/new/g

C. s/o1d/new/g

D. s/o1d/new/

24．在 Verilog 语言中，a=4'b0101，b=4'b1010,那么~(a^b)= ( )

A. 4'b0000

B. 1'b1

C. 1'b0

D. 4'b1111

解析:

a^b 是指 ab 异或；~（a^b）取反

a^b=4'b1111;

~（a^b）=4'b0000

25．timescale 1ns/10ps，其中 1ns 代表 time unit，10ps 代表 time precision.
A.正确
B.错误

26．generate for 循环语句中使用的标尺变量可定义为 integer
A.正确
B.错误
解析:
需要注意三点:
①generate-for 语句必须用 genvar 关键字定义 for 的索引变量;
②for 的内容必须用 begin...end 块包起来,哪怕只有一句;
③begin...end 块必须起个名字。

27．在 Perl 脚本中，使用( )退出当前循环
A. last
B. break
C. next
D. exit
解析:
#last 退出循环陈述
#next 到循环的下一个陈述

28．多 bit 信号的异步处理时，可以用打两拍的方式，也可以用异步 fifo
A.正确
B.错误
解析：单比特可以用打两拍

多选
1、Initial 和 always 的区别是
A. initial 只执行 1 次，always 执行多次
B. initial 不可以被综合，always 可以综合
C. always 中时序和过程语句描述与 initial 相同
解析:
always 语句是循环语句，initial 只执行一次。它们不能嵌套。

2．在设计中，可以被用于进行不同时钟域隔离的 memory 类型为
A. two-port Register File
B. single-port RAM
C. single-port Register File
D. dual-port RAM
解析:
寄存器文件（register file）又称寄存器堆，是 CPU 中多个寄存器组成的阵列，通常由快速的静态随机读写存储器（SRAM）实现。这种 RAM 具有专门的读端口与写端口，可以多路并发

访问不同的寄存器。

3．有如下的代码，下面$ cast 返回值为 1 的有( )

class A;
endclass;
class B extends A;
endclass;
class C extends B;
endclass;
Aa=new(…);
Bb=new(…);
Cc=new(…);
A. a=c; Scast (b,a)
B. $ cast (b,c)
C. $ cast (b,a)
D. a=b; $ cast (b,a)

解析：A. a = c; $cast(b, a) - 这里尝试将 C 类型的 c 对象赋值给 A 类型的 a 对象。由于 C 是 A 的派生类，这种赋值是允许的。然后 $cast(b, a) 尝试将 B 类型的 b 对象转换为 A 类型的对象。由于 B 是 A 的派生类，这个转换也是允许的，所以 $cast() 将返回 0。

B. $cast(b, c) - 这里尝试将 B 类型的 b 对象转换为 C 类型的对象。这是不允许的，因为虽然 C 是 B 的派生类，但是 $cast() 不允许从基类到派生类的转换。因此，这个调用将返回 1。

C. $cast(b, a) - 这里尝试将 B 类型的 b 对象转换为 A 类型的对象。由于 B 是 A 的派生类，这个转换是允许的，所以 $cast() 将返回 0。

D. a = b; $cast(b, a) - 首先，尝试将 B 类型的 b 对象赋值给 A 类型的 a 对象。这是允许的，因为 B 是 A 的派生类。然后 $cast(b, a) 尝试将 B 类型的 b 对象转换为 A 类型的对象。这个转换也是允许的，所以 $cast() 将返回 0。

因此，只有选项 B $cast(b, c) 返回的值是 1，因为这是唯一不允许的转换方向。

4．如下时钟组合中，哪些是同步时钟?

A.不同 PLL 产生的相位不同，频率相同的时钟
B.相同 PLL 产生的 2 分频时钟和 4 分频时钟
C.同一 PLL 产生的相位相差 180°，频率相同的时钟
D.不同 PLL 产生的频率不同的时钟

解析:

无法判定两个时钟间相位时，则可以称这两个时钟为异步时钟(asynchronous clocks)。

5．影响 CMOS 电路动态功耗的因素有哪些:

A.工艺
B.翻转率
C.供电电压

D.温度
解析:
动态功耗来源于:
（1）当门翻转时，负载电容充电和放电，称为翻转功耗:
（2）pmos 和 nmos 管的串并联结构都导通时的有短路电流，称为短路功耗。

6．芯片的工作条件主要是指（ ）
A.工艺
B.温度
C.电压
D.湿度

7．Verilog 法关于任务和函数，描述正确的有( )。
A.任务可以调用还数(function)。
B.函数可以调用函数。
C.任务(task)可以调用任务。
D.函数可以调用任务。
解析:
verilog 语言任务可以调用函数和任务函数可以调用函数。
如果程序中有一段语句需要执行多次，则重复性的语句非常多，代码会变得冗长且难懂，维护难度也很大，任务和函数具备将重复性语句聚合起来的能力，类似 C 语言的子程序。通常任务和函数来代替重复性语句，也有效简化程序结构，增加代码的可读性。因此，task 利 function 都是可综合的，不过综合出来的都是组合逻辑电路。
任务(task)
任务就是封装在 task-endtask 之间的一段语句。任务是通过调用来执行的，也只能通过调用来执行，如果定义了任务，但整个过程都没有调用它，它是不会执行的。调用任务时可能需要它来处理某些数据并返回操作结果，所以任务应当有接受数据的输入端和返回数据的输出端。另外，任务可以彼此调用，任务还可以调用函数。
任务定义
task task-Id;
[declaration]
procedural-statement
endtask
其中，task 和 endtask 将它们之间的内容标志成一个任务定义，task 标志着一个任务定义结构的开始: task-Id 是任务名，可选项在定义任务时，有下列六点需要注意:
1、在第一行 task 语句中不能列出端口名称。
2、任务的输入、输出和双向端口数量不受限制，甚至可以没有输入、输出和双向端口。
3、在任务定义的描述语句中，可以出现不可综合操作符合语句，但这样会造成任务不可综合。
4、在任务中可以调用其他的任务或函数，也可以调用自身。
5、在任务定义结构中不可出现 initial 和 always 语句。
6.在任务定义中可以出现"disable 中止语句"，将中断正在执行的任务，但其是不可综合的。当任务被中断后，程序流程将返回任务调用

8．逻辑函数可以有的表达式为( )

A.真值表

B.卡诺图

C.逻辑表达式

D.组合图

解析:

任何一个逻辑函数，其表达式的形式都不是唯一，或与式、与或式等等可以相互转化的。但它的真值表是唯一的，真值表相当于是普通函数的值域，值域不同就不是同一函数了。逻辑函数的最小项表达式与真值表具有一一对应的关系，所以逻辑函数的最小项表达式是唯一的。相同变量构成的最大项表达式与最小式表达式互为反函数(互补关系)，同样它与真值表也是一一对应的关系，最大项表达式也是唯一的。

9．基于 FPGA 和 ASIC 芯片设计的差异需要关注的有

A.上下电流程

B.时钟频率

C.时钟复位

D. memory 控制

10．异步电路的处理方式包括

A.多 bit DMCX 同步

B.握手协议同步

C.多 bit 格雷码同步

D.影步 FIFO 同步

解析:

对以一位的异步信号可以使用“一位同步器进行同步”（使用两级触发器），而对于多位的异步信号，可以采用如下方法：1：可以采用保持寄存器加握手信号的方法（多数据，控制，地址）；2：特殊的具体应用电路结构,根据应用的不同而不同；3：异步 FIFO。（最常用的缓存单元是 DPRAM）