

基于 FPGA 的任意信号发生器

王卓阳, 韩云峰, 张淑娟

(哈尔滨工程大学水声工程学院, 哈尔滨 150001)

摘要: 目前我们使用的信号发生器主要由集成式 DDS 芯片或 FPGA 加高速 D/A 的方案来实现。集成式 DDS 芯片使用不灵活, 而对于 FPGA 加高速 D/A 的设计方案, 由于 D/A 芯片的价格过高导致信号发生器的成本增加。本文提出了一种基于 DDS 思想, 利用 PWM 原理实现任意信号发生器的解决方案, 将正弦波输入比较器产生矩形波, 解决了实验用信号发生器由于使用高速 D/A 芯片导致成本增加的问题。同时研制出了原理样机, 证明了本方案的可行性。

关键词: FPGA; DDS 思想; PWM 信号; 任意信号发生器

中图分类号: TP211

Design of Discretional Signal Generator Based on FPGA

Wang Zhuoyang, Han Yunfeng, Zhan Shujuan

(Harbin Engineering University, Harbin 150001)

Abstract: Presently, the signal generator that we are applying is mainly made by the integrated chip DDS, or the FPGA with high-speed D/A. The integrated chip DDS is not flexible enough. While, considering the high cost of D/A chips, conduces the high price of the signal generator. This article aims at providing a meliorated solution, which is based on DDS idea, utilizing PWM theory to achieve the mode of arbitrary signal generator. Consequently, the problem of the high cost of the experimental producer, due to the high price of D/A chips, is solved. Through the comparator, the output sine wave signal is transformed into sawtooth wave signal. Meanwhile, the prototype testifies to the feasibility of this scenario and the cost reduction of the signal generator.

Key words: DDS; PWM; FPGA

0 引言

在电子、通信、实验教学等领域, 高精度、高分辨率、幅度相位可控的信号发生器有着广泛的应用。一般的信号源设计都采用频率合成技术, 随着直接数字频率合成(DDS)技术的发展, 很多芯片公司都开发出了自己的 DDS 专用集成芯片, 同 D/A 转换器和低通滤波器(LPF)一起便可以组成任意波形信号发生器。但是为了产生高频正弦信号, 则对 D/A 的转换速率提出了更高的要求, 从而增加信号源的成本, 不利于信号源在低成本场合的应用和推广。本文提出一种新的任意波形的产生方式, 采用 FPGA 和单片机相结合的方法, 即利用 DDS 思想, 结合 PWM 原理, 通过倒锯齿波截取正弦信号, 将所得数据存储在 FPGA 的 ROM 表中, 通过调节频率基准来改变输出信号频率, 通过改变初始相位达到产生相移的目的。正弦信号经过放大、程控衰减电路后实现频率、相位、幅度的改变, 而方波和锯齿波则可利用正弦信号外接比较器实现。利用电压基准和多圈电位器组成可控门限的比较器, 实现矩形波占空比在 0.1% 至 99.9% 范围可调, 其分辨率不低于 0.1%。采用本文的设计方案, 在保证输出信号精度的同时, 可实现实验用低成本的任意信号发生器设计。

作者简介: 王卓阳(1988-10), 男, 在校本科, 主要研究方向: 信号与信息系统. E-mail: wangzhuoyang@hrbeu.edu.cn

1 设计原理

DDS 即 Direct Digital Synthesizer 直接数字合成器。DDS 系统的核心是相位累加器, 在参考时钟 f_c 的控制下, 相位累加器对频率控制字 K 进行线性累加, 得到的相位码 $\varphi(n)$ 作为地址对波形存储器寻址, 得到离散的幅度编码。本文采用 FPGA 器件实现 DDS 的核心单元, 其中正弦查找表由 ROM 构成, 内部存有一个完整的正弦波的数字幅度信息, 每个查找表的地址对应正弦波形中 $0^\circ \sim 360^\circ$ 范围的一个相位点。相位寄存器每经过 $2^n / M$ 个 f_c 时钟周期后回到初始状态, 相应地正弦查找经过一个循环回到初始位置, DDS 输出一个正弦波。输出的正弦波周期 $T_{out} = (2^n / M)T_c$, 频率 $f_{out} = (2^n / M)f_c$ 。则输出波形的最小频率为 $f_{min} = f_{clk} / M$, 而最大频率要满足奈奎斯特采样频率 $f_{max} = f_{clk} / 2$ 。这样只要时钟频率足够高、ROM 足够大理论上可以做到任意精度、任意频率。

在采样控制理论中有一个重要的结论:冲量相等而形状不同的窄脉冲加在具有惯性的环节上时, 其效果基本相同。冲量即窄脉冲的面积, 效果相同是指环节的输出相应波形基本相同。PWM 控制技术即是在该原理的基础上发展起来的, 以正弦波为例, 将半个周波的正弦信号分成 N 等份, 就可以把正弦半波看成是由 N 个彼此相连的脉冲序列所组成的波形。这些脉冲宽度相等, 都等于 π / N , 但幅值不等, 且脉冲顶部不是水平直线, 而是曲线, 各脉冲的幅值都按正弦规律变化。如果把上述脉冲序列用相同数量的等幅而不等宽的矩形脉冲代替, 使矩形脉冲的中点和相应的正弦波部分的中点重合, 且使矩形脉冲和相应的正弦波部分面积相等, 就会得到该正弦波的 PWM 波形, 其生成原理如图 1 所示。




图 1 PWM 波生成原理图

Fig.1 Schematic diagram of PWM wave generation

根据以上基本原理, 如果给出正弦波的输出频率、幅值和半个周期内的脉冲数, 把希望输出的波形作为调制信号, 把接受调制的信号作为载波, 通过信号波的调制得到所希望的 PWM 波形。采用调制的方法, 当调制波为任意信号时也可以作为载波。采用调制的方法, 当调制波为任意信号时也可以很容易得到其 PWM 波形。如图 1 所示, 其中 U_c 为倒锯齿载波, U_r 为调制波, 当三角载波的频率远大于调制信号的频率, 即频率调制比 m_f 足够大时, 将该信号经过滤波后, 可认为和调制信号等效。利用这种方法产生的波形, 只需要通过改变频率调制比 m_f 即可调节信号的频率。

实际上一个正弦波截取 36 个点就可以满足要求, 但是为了满足信号平整度又不使数据量过大, 我们一个波形存储 180 个点, 最高频率是 12kHz, 则需要存储 86400 个点。步进精

度为 100Hz 则要求 $f_{clk} = 8.64\text{MHz}$, f_{clk} 由 FPGA 倍频后分频得到。

2 系统的设计与实现

本系统的总体设计是实现一个双向信号发生器,利用 DDS 思想,在 8kHz 到 12kHz 的频率范围内输出正弦波,信号幅度和相位差可以程控设置,也可以输出矩形波和方波.输出信号的频率准确度为 0.1%,相位精度达到 0.1%,幅值在 $4.0V_{pp}$ 的情况下达到幅度分辨率 12bit。同时输出矩形波的占空比在范围 0.1%~99.9%内可调。

将 FPGA 的 ROM 表中存储上正弦波对应的 PWM 信号。第一路利用 FPGA 产生 PWM 信号,后经过低通滤波器产生正弦波。通过定时器设计延时,产生第二路 PWM 信号 0 到 359.9° 实现相位搬移。将两路信号送到放大器,将低通滤波器输出的信号放大到 $4V_{pp}$ 。继电器选通输出,矩形波信号通过继电器,送入比较器,与参考电压进行比较,实现占空比连续可调。将输出的信号送到数字电位器衰减,前方射随输出后经过数字电位器,实现幅度可调,利用两个 8bit 数字电位器实现幅度 12bit 的分辨率。

2.1 系统的组成

整个系统由键控电路、液晶显示电路、频率控制电路、相位控制电路、波形选择、波形地址分配器、存储波形数据的存储器、低通滤波器、比较器和输出电路构成.系统可输出正弦波、锯齿波、方波以及可作为数字电路时钟使用的且占空比可调的矩形波信号。其系统结构如图 2 所示。




图 2 系统结构框图

Fig.2 Block Diagram of the System

2.2 数字电路部分的设计与实现

本系统的 PWM 信号是由 Xilinx Spartan 3E FPGA 将 PWM 波形存储在 ROM 表中,实现所要求脉宽的脉冲信号。利用查表时候的顺序实现相位的移动。ROM 中存储了 86400 个点,即 0.1° 的相位差由 24 个点代表,理论精度可达到 $0.1^\circ/24$,同时利用 FPGA 强大的接口功能,与 MSP430 进行相互间的通信,实现 MSP430 对 FPGA 输出信号的调控。PWM 信号产生过程如图 3 所示




图 3 PWM 信号产生流程图

Fig.3 Flow diagram of PWM signal generation

本系统的键控部分和液晶显示部分由单片机控制，键盘采用 4*4 矩阵式键盘，设置了数字键部分，频率相位切换键，波形切换键，单位切换键，清除键以及确认输出键等功能键。液晶显示屏以显示波形、单位、频率、相位以及错误提示功能。单片机选择 TI 公司的 MSP430 单片机，3.3V 供电电源使其可与 FPGA 引脚无缝连接。

2.3 模拟电路部分的设计与实现

正弦信号的产生由 PWM 信号经过 RC 滤波得到。FPGA 产生的 PWM 信号经过一个 RC 滤波输入 OP656 构成的射随器，将输出信号做为 MAXIM274 的输入信号。用一个 MAXIM 274 实现两路四阶低通滤波器，输出得到一个正弦信号。要求 RC 滤波的电阻电容基本相同，同时要求 MAXIM 274 实现的四阶滤波器电阻对称。

矩形波由正弦信号经比较器得到。本系统利用运算放大器实现比较器功能，正弦信号经过比较器以后，利用施密特触发器进行波形整形，可避免由于比较器摆率不足而导致的占空比精度下降。比较器选用 TLE2141，其摆率为 $27\text{V}/\mu\text{s}$ 。施密特触发器支持的最窄脉冲宽度为 22ns 。而如果占空比要达到 0.1%则要求最窄脉冲占正弦波的 0.36° ， 83ns ，则要求电压基准的要达到 $25\mu\text{V}$ 。我们利用电压基准 Ref02 和电位器组成分压电路，理论上由于 Ref02 的噪声为 $10\mu\text{V}$ ，可以满足占空比出矩形波的占空比在范围 0.1%~99.9%内可调。

由于方波以及矩形波的幅度放大较为困难，本设计采用先将正弦信号放大到 4.0V_{pp} 之后用数字电位器进行衰减，此方式可降低幅度调节电路对频率特性的要求。衰减电路由一片 8bit 的数字电位器(DS1267)组成一个 12 bit 的衰减电路，从而实现对输出信号的幅度控制。

3 实验结果及分析

本文设计的多路信号发生器，可直接用于低成本、高相位要求的应用场合，该设计已经应用于实践，收到良好的效果。其原理样机如图 4 所示。



图4 任意信号发生器原理样机

Fig.4 Prototype of the arbitrary function waveform generator

本系统产生的两路正弦信号测试结果如图5所示,其中正弦信号之间的波形可以独立调节,同时相位关系也可调节,最大幅度为 4.0V_{pp} ,相位差为 0.1° ,实际测试值为 88.06 毫度,符合设计指标。




图5 两路正弦波信号

Fig.5 Output sine waves of two channels

本系统产生的两路方波信号如图6所示,其占空比可调,两路信号的占空比设定分别为 0.1% 和 99.9% 。实际测结果分别为 0.112% 和 99.90% ,符合设计要求。




图6 两路矩形波信号

Fig.6 Output rectangular waves of two channels

本系统设计要求两路信号的幅度分辨率均达到 12bit ,两路信号幅度部分实测值如表1所示,通过表1的实测值可以看出,本信号发生器的分辨率已经达到设计要求,其幅度漂移主要由噪声引起。

表 1 输出信号幅度对比表

Tab.1 Correlation table of the output signal amplitudes

幅度(二进制)	幅度(十进制)	第 1 路实际输出幅度	第 2 路实际输出幅度
4096	4.00000	4.00003	4.00003
4095	3.99902	3.99911	3.99912
4094	3.99805	3.99799	3.99798
0	0.00000	0.00005	0.00003
1	0.00098	0.00093	0.00099
2	0.00195	0.00189	0.00196

本系统设计基于 DDS 的思想,通过改变查表间隔实现频率改变,通过改变查表的起始位置实现相位改变,将倒锯齿波截取正弦波所得数据作为 PWM 信号,经过低通滤波器后,生成相位频率均可调节的正弦信号。该信号发生器不需要使用高速 D/A 得到任意信号,可以很好的满足教学、实验用信号源低成本的要求。通过理论计算和实际测量比对可以看出,基于本方案实现的信号发生器输出信号类型多,其幅度、相位、分辨率等精度高,满足设计要求,说明本设计方案是切实可行的。

[参考文献] (References)

- [1] 胡广书.数字信号处理——理论、算法与实现[M].北京:清华大学出版社,2003:519-523.
- [2] 姜田华.实现直接数字频率合成器的三种技术方案[J].电子技术应用,2004(3):1-3.
- [3] 胡海兵,姚文熙,江辉鸿,刑岩,吕征宇.任意路通用 PWM 波形发生器的设计[J].电工技术学报.2008 年第 23 卷第 12 期.p115-p119.魏权利.基于 FPGA 的新型 PWM 三相波发生器研究[J].机械与电子.2009.4.
- [4] 黄雪梅,胡建生,魏功辉,等.DDS 技术实现可调信号发生器[J].现代电子技术,2008,31(9):80-81.
- [5] 周国富.基于 FPGA 的并行 DDS[J].电子技术应用,2007,(10):41-43.
- [6] 蔡丽,翟小东,高云红.基于 FPGA 技术的多功能信号发生器设计[J].仪表技术,2007(8):16-20.
- [7] 张厥胜,曹丽娜.锁相与频率合成技术[M].成都:电子科技大学出版社,1995.
- [8] 钱永青.基于 DDS 技术正弦信号发生器的设计[J].现代电子技术,2008,31(21):104-105.
- [9] 余勇,郑小林.基于 FPGA 的 DDS 设计和实现[J].科技广场,2005(5):95.
- [10] 孟玉洁,贾怀义,陶成.DDS 中几种关键的 ROM 压缩方法[J].天津通信技术,2004,(1).
- [11] 潘毅,李栋,龚建荣.数字频率合成器的 FPGA 实现[J].国外电子元件,2004(8):53-56.
- [12] 侯伯亨,顾新.VHDL 硬件描述语言与数字逻辑电路设计[M].西安:西安电子科技大学出版社,2003.
- [13] 潘松,黄继业.EDA 技术使用教程[M].北京:科学出版社,2002.
- [14] 黄智伟.FPGA 系统设计与实践 第一版.电子工业出版社,2005.
- [15] 鲜花,李众立,楚红雨.基于 Nios 的 DDS 高精度信号源实现[J].微计算机信息,2006,5-2:190-192.
- [16] 刘云仙.VHDL 在数字电路设计中的应用[J].浙江科技学院报,2004(9):167-168.
- [17] 董文军,王仁煌.基于 MSP430 单片机的低功耗系统设计.单片机与嵌入式系统应用,2003(6).
- [18] 沈建华,杨艳琴,翟晓曙.MSP430 系列 16 位低功耗单片机实践与系统设计.北京:清华大学出版社,2005.
- [19] 魏小龙.MSP430 系列单片机接口技术及系统设计实例.北京:北京航空航天大学出版社,2002.
- [20] 邹江峰,刘涤尘.MSP430 在液晶显示上的应用.液晶与显示,2005,Vol20,No.2.
- [21] 王志功,景为平,孙玲编著.集成电路设计与工具[M].东南大学出版社.
- [22] Tierney. A Digital frequency synthesizer[J].IEEE Trans AEV,1971,19(1):48-57.
- [23] Rochit Rajsuman. System-on-a-chip: Design and Test[M].Advantest America R&D Center.2000.
- [24] Cabiati F, Pogliano U. High-Accuracy Two-Phase Digital Generator with Automatic Ratio and Contorl [J].IEEE Trans on Instrumentation and Measurement,1999,36(2):411-417
- [25] Xilinx DDS Compiler v1 [M]. 1 datasheet,2006:2-4.