BR0101 调试要求

2017-07-26 创建, 2017-07-27 打印

1.	调试范围	.1
	具体要求	
	2.1. 通道	
	2.2. 串口	
	2.3. 以太网	.3
	2.4. SD 卡	.3
	2.5. CF 卡	.3
	2.6. 模拟电压	.4
	2.7. DDR3 存储器	.4

1. 调试范围

Micro Blaze 在 BR0101 电路板上的调试项目至少包括:通道、串口、以太网、SD 卡、CF 卡、模拟电压以及 DDR3 存储器,共 7 项。表 1 中的第 1 项 ~ 第 5 项必须在 2017 年 8 月 15 日前开展调试工作,第 6 项 ~ 第 7 项可根据实际进展情况,再决定是否进行调试。

序号	调试项目	说明	要求
1	通道	Micro Blaze 通过 GPIO 在通道上产生波形并用示波器观测	调试
2	串口	实现 Micro Blaze 与主机之间串口通信	调试
3	以太网	验证百兆以太网工作正常	调试
4	SD卡	验证 SD 卡工作正常: 能写入并读出	调试
5	CF 卡	验证 CF 卡工作正常: 能写入并读出	调试
6	模拟电压	产生可调节的模拟电压	调研
7	DDR3 存储器	验证 DDR3 存储器接口	调研

表 1 Micro Blaze 调试项目列表

2. 具体要求

本节说明通道、串口、以太网、SD卡、CF卡、模拟电压及 DDR3 存储器的具体要求。

2.1. 通道

表 2 是 64 个通道的引脚分布,推荐使用 LVCMOS25 电平标准,驱动能力设置成 2mA。要求在 Micro Blaze 中挂载 GPIO 外设,在表 2 中的通道上产生波形,并用示波器观测验证。

表 2 通道的引脚分布

序号	信号	引脚	电平标准	 序号	信号	引脚	电平标准
1	D0501	A5	LVCMOS25	2	D0502	В5	LVCMOS25
3	D0503	B10	LVCMOS25	4	D0504	C10	LVCMOS25
5	D0505	В7	LVCMOS25	6	D0506	C7	LVCMOS25
7	D0507	E8	LVCMOS25	8	D0508	E7	LVCMOS25
9	D0509	C9	LVCMOS25	10	D0510	C8	LVCMOS25
11	D0511	E14	LVCMOS25	12	D0512	D14	LVCMOS25
13	D0513	E11	LVCMOS25	14	D0514	F11	LVCMOS25
15	D0515	H12	LVCMOS25	16	D0516	J11	LVCMOS25
17	D0601	G23	LVCMOS25	18	D0602	H24	LVCMOS25
19	D0603	D24	LVCMOS25	20	D0604	D25	LVCMOS25
21	D0605	F23	LVCMOS25	22	D0606	E23	LVCMOS25
23	D0607	E22	LVCMOS25	24	D0608	D22	LVCMOS25
25	D0609	D27	LVCMOS25	26	D0610	E27	LVCMOS25
27	D0611	C23	LVCMOS25	28	D0612	C24	LVCMOS25
29	D0613	D26	LVCMOS25	30	D0614	E26	LVCMOS25
31	D0615	B27	LVCMOS25	32	D0616	C27	LVCMOS25
33	D0701	K8	LVCMOS25	34	D0702	J7	LVCMOS25
35	D0703	Н8	LVCMOS25	36	D0704	H7	LVCMOS25
37	D0705	E6	LVCMOS25	38	D0706	F6	LVCMOS25
39	D0707	D11	LVCMOS25	40	D0708	D10	LVCMOS25
41	D0709	A4	LVCMOS25	42	D0710	A3	LVCMOS25
43	D0711	A8	LVCMOS25	44	D0712	В8	LVCMOS25
45	D0713	A11	LVCMOS25	46	D0714	B11	LVCMOS25
47	D0715	A14	LVCMOS25	48	D0716	A13	LVCMOS25
49	D0801	F10	LVCMOS25	50	D0802	G10	LVCMOS25
51	D0803	F8	LVCMOS25	52	D0804	G8	LVCMOS25
53	D0805	C5	LVCMOS25	54	D0806	D5	LVCMOS25
55	D0807	D9	LVCMOS25	56	D0808	E9	LVCMOS25
57	D0809	A6	LVCMOS25	58	D0810	В6	LVCMOS25
59	D0811	B13	LVCMOS25	60	D0812	B12	LVCMOS25
61	D0813	D12	LVCMOS25	62	D0814	C12	LVCMOS25
63	D0815	E13	LVCMOS25	64	D0816	E12	LVCMOS25

2.2. 串口

表 3 是串口的引脚,串口信号是复用信号。调试阶段开启串口;调试通过后关闭串口。 USTTRIG 是串口发送,TDRSWITCH 是串口接口。调试时可以考虑占用 2 个通道作为串口。 要求在 Micro Blaze 中挂载 UART 外设,通过串口调试助手软件,实现与主机的串口通信。

表 3 串口的引脚分布

序号	信号	引脚	电平标准	序号	信号	引脚	电平标准
1	USTTRIG	AG21	LVCMOS25	2	TDRSWITCH	AF20	LVCMOS25

2.3. 以太网

表 4 是百兆以太网卡的 26 个信号,如果 EHSD 信号未用,那么允许将其设置成悬空。要求在 Micro Blaze 中挂载 DM9000A 外设,实现与主机之间的网络连接,主机能够 ping 通。

序号 序号 信号 引脚 电平标准 信号 引脚 电平标准 **EHSD EHPWRST** LVCMOS33 1 AM22 LVCMOS33 2 AH17 3 **EHCS** AE18 LVCMOS33 4 **EHINT** AJ10 LVCMOS33 **EHIOR** AK17 LVCMOS33 **EHIOW** LVCMOS33 5 6 AH18 7 **EHCMD** AJ17 LVCMOS33 8 AP25 LVCMOS33 **EHEECS** 9 **EHEECK** AN24 LVCMOS33 10 **EHEEDIO** AP26 LVCMOS33 11 EHSD0 AP27 LVCMOS33 12 EHSD1 AN28 LVCMOS33 EHSD2 13 AP29 LVCMOS33 14 EHSD3 AP30 LVCMOS33 EHSD4 AP31 15 AN29 LVCMOS33 16 EHSD5 LVCMOS33 17 EHSD6 AP32 LVCMOS33 18 EHSD7 AJ27 LVCMOS33 19 EHSD8 AG17 LVCMOS33 20 EHSD9 AP14 LVCMOS33 21 EHSD10 LVCMOS33 LVCMOS33 AN23 22 EHSD11 AN14 23 EHSD12 AP21 LVCMOS33 24 EHSD13 AP22 LVCMOS33 25 EHSD14 AP24 LVCMOS33 26 EHSD15 AF18 LVCMOS33

表 4 以太网的引脚分布

2.4. SD 卡

表 5 是 SD 卡 6 个信号所占用的引脚, 电平标准 LVCMOS33, 建议驱动电流为 2mA。要求在 Micro Blaze 中挂载 SD 卡外设, 主机能够通过 DM9000A 在 SD 卡上读出写入文件。

			70 02	, ,	12 21/21/2			
序号	信号	引脚	电平标准		序号	信号	引脚	电平标准
1	SDCLK	AN7	LVCMOS33		2	SDCMD	AF16	LVCMOS33
3	SDDAT0	AL6	LVCMOS33		4	SDDAT1	AH8	LVCMOS33
5	SDDAT2	AL21	LVCMOS33		6	SDDAT3	AK21	LVCMOS33

表 5 SD 卡的引脚分布

2.5. CF 卡

表 6是 CF 卡 46 个信号所占用的引脚,电平标准 LVCMOS33,建议驱动电流为 2mA。要求在 Micro Blaze 中挂载 CF 卡外设,主机能够通过 DM9000A 在 CF 卡上读出或写入字符。

			₹C 0 CI	1 1	17 71/24/2	2 1/9		
序号	信号	引脚	电平标准		序号	信号	引脚	电平标准
1	CFRESET	AM30	LVCMOS33		2	CFCSEL	AF24	LVCMOS33
3	CFOE	AH29	LVCMOS33		4	CFINPACK	AH25	LVCMOS33
5	CFWAIT	AG25	LVCMOS33		6	CFRDY	AN13	LVCMOS33
7	CFWP	AN5	LVCMOS33		8	CFWE	AH12	LVCMOS33
9	CFIORD	AM28	LVCMOS33		10	CFIOWR	AN32	LVCMOS33

表 6 CF卡的引脚分布

序号	信号	引脚	电平标准	序号	信号	引脚	电平标准
11	CFCD1	AL30	LVCMOS33	12	CFCD2	AK6	LVCMOS33
13	CFCE1	AK27	LVCMOS33	14	CFCE2	AF26	LVCMOS33
15	CFVS1	AL11	LVCMOS33	16	CFVS2	AN30	LVCMOS33
17	CFBVD1	AH23	LVCMOS33	18	CFBVD2	AG18	LVCMOS33
19	CFREG	AJ25	LVCMOS33	20	CFA00	AN22	LVCMOS33
21	CFA01	AE17	LVCMOS33	22	CFA02	AE16	LVCMOS33
23	CFA03	AE11	LVCMOS33	24	CFA04	AF11	LVCMOS33
25	CFA05	AF10	LVCMOS33	26	CFA06	AL28	LVCMOS33
27	CFA07	AH10	LVCMOS33	28	CFA08	AM12	LVCMOS33
29	CFA09	AN12	LVCMOS33	30	CFA10	AK9	LVCMOS33
31	CFD00	AN27	LVCMOS33	32	CFD01	AG23	LVCMOS33
33	CFD02	AL5	LVCMOS33	34	CFD03	AJ4	LVCMOS33
35	CFD04	AL4	LVCMOS33	36	CFD05	AJ6	LVCMOS33
37	CFD06	AM5	LVCMOS33	38	CFD07	AH7	LVCMOS33
39	CFD08	AJ24	LVCMOS33	40	CFD09	AJ5	LVCMOS33
41	CFD10	AK4	LVCMOS33	42	CFD11	AE27	LVCMOS33
43	CFD12	AG28	LVCMOS33	44	CFD13	AE26	LVCMOS33
45	CFD14	AJ29	LVCMOS33	46	CFD15	AJ7	LVCMOS33

2.6. 模拟电压

电路板上的模拟电压由器件 AD5379 提供,要求阅读数据手册《ANALOG DEVICES 40-Channel, 14-Bit, Parallel and Serial Input, Bipolar Voltage-Output DAC AD5379》,调研模拟电压接口实现方法。AD5379 为 DDR3 存储器接口提供参考电压,是开发 DDR 接口的基础。

2.7. DDR3 存储器

表 7是 DDR3 存储器信号所占用的引脚,DDR 接口开发难度较高,在信号传输的物理 层上,至少需要解决电平标准、参考电压、阻抗匹配等问题。DDR 接口信号除了需要使用 常规的 LVCMOS 电平标准外,还需要使用单端 HSTL 和差分 HSTL 电平标准,参见表 7。 DDR3 接口的电源电压是 1.5V,HSTL 电平标准需要使用 0.75V 的参考电压,而参考电压由模拟电压发生器提供,就是说在 DDR3 接口正常工作之前,必须先成功启动 AD5379。由于 DDR3 接口对信号传输的完整性要求较高,因此需要解决信号传输的阻抗匹配问题,就是说 DDR3 接口中涉及数控阻抗(Digital Controlled Impedance),DCI 是 DDR 接口工作的基础。

要求阅读数据手册《Micron 4Gb: ×4, ×8, ×16 DDR3 SDRAM Features》、《Virtex-4 FPGA User Guide UG070 (v2.6) December 1, 2008》等资料,调研 DDR3 接口特性与实现。

表 7 DDR3 存储器的引脚分布

序号	信号	引脚	电平标准	序号	信号	引脚	电平标准
1	D3M1RESET	AN2	LVCMOS33	_		_	
2	D3M1CS	AB6	HSTL_II_DCI	3	D3M1ODT	Y11	HSTL_II_DCI
4	D3M1WE	AG1	HSTL_II_DCI	5	D3M1CKE	AE8	HSTL_II_DCI
6	D3M1CK	AE4	DIFF_HSTL_II_DCI	7	D3M1CK#	AD4	DIFF_HSTL_II_DCI
8	D3M1A0	AG3	HSTL_II_DCI	9	D3M1A1	AL1	HSTL_II_DCI
10	D3M1A2	AF5	HSTL_II_DCI	11	D3M1A3	AC8	HSTL_II_DCI
12	D3M1A4	AG8	HSTL_II_DCI	13	D3M1A5	AM1	HSTL_II_DCI
14	D3M1A6	AM2	HSTL_II_DCI	15	D3M1A7	AC9	HSTL_II_DCI
16	D3M1A8	AK3	HSTL_II_DCI	17	D3M1A9	AE6	HSTL_II_DCI
18	D3M1A10	AJ1	HSTL_II_DCI	19	D3M1A11	AK2	HSTL_II_DCI
20	D3M1A12	AK1	HSTL_II_DCI	21	D3M1A13	AL3	HSTL_II_DCI
22	D3M1A14	AH5	HSTL_II_DCI	23	D3M1CAS	AJ2	HSTL_II_DCI
24	D3M1RAS	AB5	HSTL_II_DCI	25	D3M1BA0	AD6	HSTL_II_DCI
26	D3M1BA1	AM3	HSTL_II_DCI	27	D3M1BA2	AF1	HSTL_II_DCI
28	D3M1LDM	AD5	HSTL_II_DCI	29	D3M1UDM	AC4	HSTL_II_DCI
30	D3M1LDQS	AE3	DIFF_HSTL_II_DCI	31	D3M1LDQS#	AE2	DIFF_HSTL_II_DCI
32	D3M1UDQS	AH3	DIFF_HSTL_II_DCI	33	D3M1UDQS#	AH2	DIFF_HSTL_II_DCI
34	D3M1DQ0	AC3	HSTL_II_DCI	35	D3M1DQ1	AE1	HSTL_II_DCI
36	D3M1DQ2	Y12	HSTL_II_DCI	37	D3M1DQ3	AF8	HSTL_II_DCI
38	D3M1DQ4	AC2	HSTL_II_DCI	39	D3M1DQ5	AG7	HSTL_II_DCI
40	D3M1DQ6	AC5	HSTL_II_DCI	41	D3M1DQ7	AF6	HSTL_II_DCI
42	D3M1DQ8	AD2	HSTL_II_DCI	43	D3M1DQ9	AD7	HSTL_II_DCI
44	D3M1DQ10	AG2	HSTL_II_DCI	45	D3M1DQ11	AB10	HSTL_II_DCI

序号	信号	引脚	电平标准	序号	信号	引脚	电平标准
46	D3M1DQ12	AE7	HSTL_II_DCI	47	D3M1DQ13	AC7	HSTL_II_DCI
48	D3M1DQ14	AF3	HSTL_II_DCI	49	D3M1DQ15	AC10	HSTL_II_DCI