实验四 使用 FPGA 实现时序逻辑电路

第1步:5分

实验目的: (简要写出)

- (1) 掌握时序逻辑电路基本元件的 verilog 实现方法。
- (2) 掌握编写简单仿真文件对设计文件进行功能仿真的方法。
- (3) 掌握使用 verilog 语言基于计数器结构描述时序逻辑电路的方法。

第2步: 5分

实验原理: (简要写出)

使用 FPGA 实现含异步复位功能的 D 触发器, 功能表如图 4-1 所示。使用 EGO1 板卡上的 P17 管脚的 100MHz 时钟信号作为时钟, 拨码开关 SWO 作为输入, 拨码开关 SW1 作为复位信号, LED 灯 LD2\_0 作为输出。

#### 真值表:

使用阻塞赋值"="时,赋值语句立即把当前值赋给变量;使用非阻塞赋值"<="时,赋值语句要等到 always 块结束后,才完成对变量的赋值操作。

always 块中的语句是顺序执行,而 always 块之间以及与 assign 语句之间是并发执行。

若使用其余引脚接入时钟信号(比如使用按键 S1 产生时钟信号),则可能需要在约束文件里添加: set\_property CLOCK\_DEDICATED\_ROUTE FALSE [get\_nets clk\_IBUF]。因为芯片有部分引脚为专用的时钟引脚,如果不采用专用的时钟引脚引入时钟 vivado 就会报错。通过这句约束可以将这个错误降级为 WARNING,屏蔽 vivado 对此规则的检测,从而实现从普通 IO 引脚引入时钟。具体设计时请谨慎使用。

第3步: 8分

预习题(拍照或截图,可上传多张图片)

### 实验四 使用 FPGA 实现时序逻辑电路

学号: <u>210320111</u>

姓名: 召家是

实验检查记录表:

预习	-	=	三	必做完成时间	四 (选做)
E C	の意味が	阅》	· · · · · · · · · · · · · · · · · · ·	不是在	3

- 2. 填空: 阻塞赋值符号"<u>=</u>",赋值语句<u>力</u>定完成对变量的赋值;非阻塞赋值符号"<u><=</u>",赋值语句<u>子别 always tz 法未后</u>完成对变量的赋值。
- 3. 填空: always 块中的语句是<u>小饭产</u> 执行,而 always 块之间以及与 assign 语句之间是 <u>并发</u> 执行。
- 4. 问答:请阅读表 4-3 的仿真文件,简述文件中包含几个语句块,每个语句块分别是什么作
- 用? dff\_reset UIT … 实例化被测模块 initial begin alk=1/b0; … end 用剂比化输入,并产生reset信号 always begin alk=1/b0; 井5 alk=1/b1; 井5; end 产生5ns翻转一次的alk信号 always begin d=1/b0; 井8 d=1/b1; 井8; end 产生8ns 翻转一次的d信号
- 5. 问答:如果使用按键 S1 产生时钟信号,则需要在约束文件中添加什么语句?其作用是什么?

  Set\_property CLOCK\_DEDICATED\_ROUTE\_FALSE [get\_nets clr\_TBuf]

  作用:再報vivado对于作用专用时钟引取引入时钟的报告。
- 6. 问答: always@(posedge clk)语句是什么含义?

当 CIK发生受处时,执行 always 内语句 产生上升沿

第5步: 20分

4.5.1 设计含异步复位和同步使能的 D 触发器

简述实验现象。并对仿真波形进行分析。

截图或拍照: Verilog 源代码、约束文件、仿真文件源代码、仿真波形(可上传


```
多张图片)。
实验现象:
当 SW1 拨至高电平时, LED 灯始终为灭。
SW1 为低电平:
若 SW2 为低电平, 改变 SW0 对灯亮灭无影响。
若 SW2 为高电平, SW0 为高电平时灯亮, SW0 为低电平时灯灭。
仿真分析:
clk 每 10ns 产生一次上升沿, d 每 8ns 翻转一次。
en=0, reset=1 时, q被置 0.
en=0, reset=0 时, 由于前 50ms 内 q 被置 0, 因此 q 保持为 0.
en=1, reset=0 时, clk 上升沿到达时, q 状态与此时 d 相同.
en=1, reset=1 时, q被置 0.
) module d_trigger(
   input reset, clk, en, d,
    output q
   ):
   reg q_reg;
   always@(posedge clk, posedge reset)
      if(reset) q_reg <= 0;
      else if(en) q_reg = d;
```

```
set_property PACKAGE_PIN R11 [get_ports clk];
set_property PACKAGE_PIN N4 [get_ports reset];
set_property PACKAGE_PIN R1 [get_ports d];
set_property PACKAGE_PIN R4 [get_ports en];
set_property PACKAGE_PIN K2 [get_ports q];
set_property IOSTANDARD LVCMOS33 [get_ports clk];
set_property IOSTANDARD LVCMOS33 [get_ports reset];
set_property IOSTANDARD LVCMOS33 [get_ports d];
set_property IOSTANDARD LVCMOS33 [get_ports en];
set_property IOSTANDARD LVCMOS33 [get_ports en];
set_property IOSTANDARD LVCMOS33 [get_ports q];
set_property BITSTREAM.CONFIG.UNUSEDPIN PULLNONE [current_design];
set_property CLOCK_DEDICATED_ROUTE FALSE [get_nets clk_IBUF];
```

assign q = q\_reg;

) endmodule

```
module simu(
     );
     reg clk;
     reg reset;
     reg d;
     reg en;
     wire q;
     d_{trigger trig(.clk(clk), .reset(reset), .d(d), .en(en), .q(q));
     initial begin
     clk = 0:
     d = 0:
     \{en, reset\} = 2'b01;
     #50 \{en, reset\} = 2'b00;
     #50 \{en, reset\} = 2'b10;
     #50 {en, reset} = 2'b11;
     #50 $finish; //50ns 后结束仿真
     end
     always begin
     clk = 1'b0;
     #5 clk = 1'b1;
     end
     always begin
     d = 1'b0;
     #8 d = 1'b1;
     #8:
     end
 endmodul e
```



第6步: 20分

4.5.2 使用 FPGA 以 1Hz 频率实现十进制计数器并通过 LED 进行输出 简述实验现象。

截图或拍照: Verilog 源代码、约束文件 (可上传多张图片)。

按键保持按下时, led 灯一次表示二进制下 0~9; 按键松开, led 灯显示不变。

```
module counter_LED(
      input clk,
       input enable,
       output [3:0] out
  );
      reg[26:0] divclk;
      reg[3:0] reg4;
      reg cout_1s;
      //对 100M 时钟分频产生 1Hz 时钟信号
       always@(posedge clk)
          begin
              if (divelk< 100000000-1)
                 begin
                  divclk<=divclk+1;
                  cout_1s<=1' b0;
                  end
              else
              begin
              divclk<=0;
              cout_1s<=1' b1;
              end
          //1Hz 时钟频率的十进制计数器
always@(posedge clk)
          begin
              if (enable && cout_1s)
                 begin
                     if (reg4<9) reg4<=reg4+1;
                     else reg4<=0;
                  end
          else
          reg4<=reg4;
À
      end
      //reg 值赋值给输出端口
```

```
set_property PACKAGE_PIN P17 [get_ports clk];

set_property PACKAGE_PIN R11 [get_ports enable];

set_property PACKAGE_PIN K2 [get_ports out[0]];

set_property PACKAGE_PIN J2 [get_ports out[1]];

set_property PACKAGE_PIN J3 [get_ports out[2]];

set_property PACKAGE_PIN H4 [get_ports out[3]];

set_property IOSTANDARD LVCMOS33 [get_ports clk];

set_property IOSTANDARD LVCMOS33 [get_ports enable];

set_property IOSTANDARD LVCMOS33 [get_ports out[0]];

set_property IOSTANDARD LVCMOS33 [get_ports out[1]];

set_property IOSTANDARD LVCMOS33 [get_ports out[2]];

set_property IOSTANDARD LVCMOS33 [get_ports out[3]];

set_property IOSTANDARD LVCMOS33 [get_ports out[3]];

set_property IOSTANDARD LVCMOS33 [get_ports out[3]];

set_property BITSTREAM.CONFIG.UNUSEDPIN PULLNONE [current_design];
```

第7步: 20分

### 4.5.3 设计十字路口交通灯系统

简述实验现象。

截图或拍照: Verilog 源代码、约束文件(可上传多张图片)。

led 灯每 8s 执行一次如下循环:

南北红灯、东西绿灯亮, 其它灯灭 (3s)

南北红灯、东西黄灯亮, 其它灯灭(1s)

南北绿灯、东西红灯亮, 其它灯灭 (3s)

南北黄灯、东西红灯亮, 其它灯灭(1s)

```
23
   module Light(
          input clk,
24
          output[2:0] ns,
25
          output[2:0] we
26
27
          reg[26:0] divelk;
28
          reg[2:0] cnt;
29
30
          reg[2:0] ns_reg;
          reg[2:0] we_reg;
31
          //对 100M 时钟分频产生 1Hz 时钟信号
32
          always@(posedge clk)
33
              begin
34
                  if (divelk< 100000000-1)
35
36
                      begin
                          divelk <= divelk + 1;
37
38
                      end
39
                  else
                      begin
40
41
                          divelk <= 0;
                          if(cnt = 3'b111) cnt <= 0;
42
                          else cnt <= cnt + 1;
43
                          case(cnt)
44
                          0: {ns_reg, we_reg} = 6' b100001;
45
46
                          1: {ns_reg, we_reg} = 6' b100001;
                          2: {ns_reg, we_reg} = 6' b100001;
47
                          3: {ns_reg, we_reg} = 6'b100010;
                          4: {ns_reg, we_reg} = 6' b001100;
49
                          5: {ns_reg, we_reg} = 6' b001100;
50
                          6: {ns_reg, we_reg} = 6' b001100;
51
                          7: {ns_reg, we_reg} = 6' b010100;
52
                          default: {ns_reg, we_reg} = 6' b111111;
53
                          endcase
54
                      end
55
56
              end
57
          assign ns = ns_reg;
          assign we = we_reg;
59 endmodule
60
```

```
1 set_property PACKAGE_PIN P17 [get_ports clk];
2 set_property PACKAGE_PIN J3 [get_ports ns[2]];
3 | set_property PACKAGE_PIN J2 [get_ports ns[1]];
 4 | set_property PACKAGE_PIN K2 [get_ports ns[0]];
5 set_property PACKAGE_PIN L1 [get_ports we[2]];
 6 | set_property PACKAGE_PIN M1 [get_ports we[1]];
7 | set property PACKAGE_PIN K3 [get_ports we[0]];
8 | set_property IOSTANDARD LVCMOS33 [get_ports clk];
9 set_property IOSTANDARD LVCMOS33 [get_ports ns[2]];
10 | set_property IOSTANDARD LVCMOS33 [get_ports ns[1]];
11 set_property IOSTANDARD LVCMOS33 [get_ports ns[0]];
12 set_property IOSTANDARD LVCMOS33 [get_ports we[2]];
13 | set_property IOSTANDARD LVCMOS33 [get_ports we[1]];
14 | set_property IOSTANDARD LVCMOS33 [get_ports we[0]];
15 | set_property BITSTREAM. CONFIG. UNUSEDPIN PULLNONE [current_design];
16
```

第8步: 10分

4.5.4\* (选做) 二进制码转换十进制并用数码管显示

简述实验现象。

截图或拍照: Verilog 源代码、约束文件 (可上传多张图片)。

```
23 module BintoOct(
          input key,
24
          input clk,
25
          input[3:0] din,
26
          output[1:0] cs,
27
          output[6:0] out5, out1
28
          );
29
30
31
          reg[6:0] out5_reg = 0, out1_reg = 0;
          reg cs reg = 0;
32
          always@(posedge key)
33
34
          begin
              case(din)
35
              0: {out1_reg, out5_reg} <= 14' b111111011111110;
36
              1: {out1_reg. out5_reg} <= 14' b11111100110000;
37
38
              2: {out1_reg, out5_reg} <= 14' b111111101101101;
              3: {out1_reg, out5_reg} <= 14' b11111101111001;
39
              4: {out1_reg, out5_reg} <= 14' b11111100110011;
40
              5: {out1_reg, out5_reg} <= 14' b11111101011011;
41
              6: {out1_reg, out5_reg} <= 14' b1111111010111111;
42
              7: {out1_reg, out5_reg} <= 14' b11111101110000;
43
              8: {out1_reg, out5_reg} <= 14' b11111101111111;
44
              9: {out1_reg, out5_reg} <= 14' b11111101111011;
45
              10: {out1_reg, out5_reg} <= 14' b01100001111110;
46
              11: {out1_reg, out5_reg} <= 14' b01100000110000;
47
              12: {out1_reg, out5_reg} <= 14' b01100001101101;
48
              13: {out1_reg, out5_reg} <= 14' b01100001111001;
49
              14: {out1_reg, out5_reg} <= 14' b01100000110011;
50
              15: {out1_reg, out5_reg} <= 14' b01100001011011;
51
              default: {out1_reg, out5_reg} <= 14' b00000010000001;
52
              endcase
53
          end
54
55
          always@(posedge clk)
56 E
57 E
          begin
58 E
              if(cs_reg = 0) cs_reg <= 1;
              else cs_reg <= 0;
59
          end
60 A
61
          assign cs = {cs_reg, !cs_reg};
62
          assign out5 = out5_reg;
63
          assign out1 = out1_reg;
64
65 endmodule
66
```

```
set_property PACKAGE_PIN R11 [get_ports key];
      set_property PACKAGE_PIN P17 [get_ports clk];
      set_property PACKAGE_PIN R2 [get_ports din[3]]:
      set_property PACKAGE_PIN M4 [get_ports din[2]];
      set_property PACKAGE_PIN N4 [get_ports din[1]];
  5
      set_property PACKAGE_PIN R1 [get_ports din[0]];
  6
      set property PACKAGE PIN D2 [get ports out5[0]]:
      set_property PACKAGE_PIN E2 [get_ports out5[1]];
  8
      set_property PACKAGE_PIN F3 [get_ports out5[2]];
  9
      set property PACKAGE PIN F4 [get ports out5[3]];
  10
      set_property PACKAGE_PIN D3 [get_ports out5[4]];
  11
      set_property PACKAGE_PIN E3 [get_ports out5[5]]:
  12
      set_property PACKAGE_PIN D4 [get_ports out5[6]];
  13
      set property PACKAGE PIN B2 [get ports out1[0]];
      set_property PACKAGE_PIN B3 [get_ports out1[1]];
  15
      set_property PACKAGE_PIN A1 [get_ports out1[2]];
  16
      set property PACKAGE PIN B1 [get ports out1[3]];
  17
      set property PACKAGE PIN A3 [get ports out1[4]];
  18
      set property PACKAGE PIN A4 [get ports out1[5]];
  19
      set property PACKAGE PIN B4 [get ports out1[6]];
  20
      set property PACKAGE PIN G1 [get ports cs[1]];
  21
      set_property PACKAGE_PIN G2 [get_ports cs[0]];
  22
 23
  24
      set property IOSTANDARD LVCMOS33 [get ports key];
      set_property IOSTANDARD LVCMOS33 [get_ports clk];
  25
      set_property IOSTANDARD LVCMOS33 [get_ports din[3]];
F 26
      set_property IOSTANDARD LVCMOS33 [get_ports din[2]];
5 27
      set_property IOSTANDARD LVCMOS33 [get_ports din[1]];
= 28
      set_property IOSTANDARD LVCMOS33 [get_ports din[0]];
F 29
      set_property IOSTANDARD LVCMOS33 [get_ports out5[6]];
F 30
F 31
      set_property IOSTANDARD LVCMOS33 [get_ports out5[5]];
5 32
      set_property IOSTANDARD LVCMOS33 [get_ports out5[4]];
      set_property IOSTANDARD LVCMOS33 [get_ports out5[3]];
E 33
E 34
      set property IOSTANDARD LVCMOS33 [get ports out5[2]]:
€ 35
      set_property IOSTANDARD LVCMOS33 [get_ports out5[1]];
      set_property IOSTANDARD LVCMOS33 [get_ports out5[0]];
€ 36
      set_property IOSTANDARD LVCMOS33 [get_ports out1[6]];
€ 37
      set_property IOSTANDARD LVCMOS33 [get_ports out1[5]];
£ 38
      set_property IOSTANDARD LVCMOS33 [get_ports out1[4]];
€ 39
      set_property IOSTANDARD LVCMOS33 [get_ports out1[3]];
- 40
      set_property IOSTANDARD LVCMOS33 [get_ports out1[2]];
      set_property IOSTANDARD LVCMOS33 [get_ports out1[1]];
  42
      set_property IOSTANDARD LVCMOS33 [get_ports out1[0]];
  43
      set_property IOSTANDARD LVCMOS33 [get_ports cs[1]];
 44
      set_property IOSTANDARD LVCMOS33 [get_ports cs[0]];
  45
  46
 47 | set_property BITSTREAM. CONFIG. UNUSEDPIN PULLNONE [current_design]:
      set_property CLOCK_DEDICATED_ROUTE FALSE [get_nets key_IBUF]
  48
```

```
23
   module BintoOct(
          input key,
24
          input clk,
25
          input [3:0] din,
26
27
          output[1:0] cs,
          output [6:0] out5
28
29
30
          reg[6:0] out5_reg = 0, out1_reg = 0; //out1_reg. out5_reg实际对应DK5, DK6
31
          reg cs_reg = 0;
32
          reg[17:0] divclk = 0;
33
          always@(posedge key)
34
          begin
35
              case (din)
36
              0: {out1_reg, out5_reg} <= 14' b111111011111110;
37
              1: {out1 reg, out5 reg} <= 14 b111111100110000;
38
              2: {out1 reg, out5 reg} <= 14' b11111101101101;
39
              3: {out1_reg, out5_reg} <= 14' b1111111011111001;
40
              4: {out1 reg, out5 reg} <= 14 b111111100110011;
41
              5: {out1_reg, out5_reg} <= 14' b11111101011011;
42
              6: {out1_reg, out5_reg} <= 14' b1111111010111111;
43
              7: {out1_reg, out5_reg} <= 14' b11111101110000;
44
              8: {out1_reg, out5_reg} <= 14' b111111011111111;
45
              9: {out1_reg, out5_reg} <= 14' b11111101111011;
46
              10: {out1_reg, out5_reg} <= 14' b01100001111110;
47
              11: {out1_reg, out5_reg} <= 14' b01100000110000;
48
              12: {out1_reg, out5_reg} <= 14' b01100001101101;
49
              13: {out1_reg, out5_reg} <= 14' b01100001111001;</pre>
50
              14: {out1_reg, out5_reg} <= 14' b01100000110011;
51
              15: {out1_reg, out5_reg} <= 14' b01100001011011;
52
              default: {out1_reg, out5_reg} <= 14' b00000010000001;
53
              endcase
54
55
          end
56
          always@(posedge clk) //降低片选更改频率,防止数码管来不及切换导致被覆盖
57 E
          begin
58 E
59 [
              if(divelk < 100000 - 1)
60
                  begin
                      divelk = divelk + 1;
61
                  end
62 A
              else
63
64 E
                  begin
                      divclk = 0:
65
66
                  if(cs_reg = 0) cs_reg <= 1;
                  else cs_reg <= 0;
67
                  end
68
69
70
71
          assign cs = cs_reg ? 2' b10 : 2' b01;
          assign out5 = cs_reg ? out1_reg : out5_reg;
72
73 endmodule
74
```

```
set_property PACKAGE_PIN R11 [get_ports key];
 2
    set_property PACKAGE_PIN P17 [get_ports clk];
3
    set_property PACKAGE_PIN R2 [get_ports din[3]];
    set_property PACKAGE_PIN M4 [get_ports din[2]];
    set_property PACKAGE_PIN N4 [get_ports din[1]];
    set_property PACKAGE_PIN R1 [get_ports din[0]]:
    set_property PACKAGE_PIN D2 [get_ports out5[0]];
    set_property PACKAGE_PIN E2 [get_ports out5[1]];
    set_property PACKAGE_PIN F3 [get_ports out5[2]];
    set_property PACKAGE_PIN F4 [get_ports out5[3]];
10
    set_property PACKAGE_PIN D3 [get_ports out5[4]];
11
12
    set_property PACKAGE_PIN E3 [get_ports out5[5]];
    set_property PACKAGE_PIN D4 [get_ports out5[6]];
13
    set_property PACKAGE_PIN G1 [get_ports cs[1]];
14
    set_property PACKAGE_PIN F1 [get_ports cs[0]];
15
16
    set_property IOSTANDARD LVCMOS33 [get_ports key];
17
    set_property IOSTANDARD LVCMOS33 [get_ports clk];
18 '
    set_property IOSTANDARD LVCMOS33 [get_ports din[3]];
19
    set_property IOSTANDARD LVCMOS33 [get_ports din[2]];
20
    set_property IOSTANDARD LVCMOS33 [get_ports din[1]];
21
    set_property IOSTANDARD LVCMOS33 [get_ports din[0]];
    set_property IOSTANDARD LVCMOS33 [get_ports out5[6]];
23
24
    set_property IOSTANDARD LVCMOS33 [get_ports out5[5]];
    set_property IOSTANDARD LVCMOS33 [get_ports out5[4]];
25
   set_property IOSTANDARD LVCMOS33 [get_ports out5[3]];
26
27 | set_property IOSTANDARD LVCMOS33 [get_ports out5[2]];
    set_property IOSTANDARD LVCMOS33 [get_ports out5[1]];
28
   set_property IOSTANDARD LVCMOS33 [get_ports out5[0]];
29
   set_property IOSTANDARD LVCMOS33 [get_ports cs[1]];
30
31 | set_property IOSTANDARD LVCMOS33 [get_ports cs[0]];
32
33 | set_property BITSTREAM. CONFIG. UNUSEDPIN PULLNONE [current_design];
34 | set property CLOCK DEDICATED ROUTE FALSE [get nets key IBUF]
```

# 实验思考

## 第1题: 20分

(1)如果 **4.5.3** 中的时钟使用实验板上的 **S1** 开关输入。输出端是否会出现因为输入抖动而无法正常工作的现象?如何解决?输入端会因输入抖动而无法正常工作。解决方式:

- (1) 采用消抖电路,采用较低的时钟频率,若连续几个周期内检测到高电平,视为按键按下。
- (2) 利用时钟, 当检测到高电平时开始计时, 若一段时间(10~20ms) 后仍为高电平, 视


为按键按下。

第2题: 1分

## (2) 实验过程中以及在线平台使用中遇到哪些问题?实验体会与建议?

在数码管显示时, 若希望 DK1~4 或 DK5~8 显示不同内容, 片选改变频率不应过高, 否则数码管来不及切换导致输出被覆盖(见下图)。

解决此问题可将片选降频(实验中使用 1kHz)



添加降频(片选切换频率1kHz)



未降频(片选切换频率100MHz)