实验三 时序逻辑电路实验

第1步:5分

实验目的: (简要写出)

- (1) 熟悉常用触发器逻辑功能的测试及使用方法。
- (2) 理解计数器的工作原理和逻辑功能。
- (3) 掌握时序逻辑电路的设计方法。
- (4) 学会在实际电路中正确使用计数器。

第2步: 5分

实验原理: (简要写出)

同步时序逻辑电路的设计步骤为:

- 1、逻辑抽象,得出电路的状态转换图或状态转换表
- 2、状态化简, 最简化电路设计方案
- 3、状态分配,确定时序电路所需的触发器数量
- 4、选定触发器的类型,求出电路的状态方程、驱动方程和输出方程
- 5、根据得到的方程式画出逻辑图
- 6、检查设计的电路能否自启动

异步时序逻辑电路的设计步骤与同步时序逻辑电路类似,只是在选定触发器类型后需要为每个触发器选定时钟信号。挑选时钟的原则是:

一, 触发器的状态应该翻转时必须有时钟信号;

发生;二,触发器的状态不应翻转时"多余的"时钟信号越少越好。

D触发器真值表


CLK	D	Q*
<b>^</b>	0	0
1	1	1

J-K 触发器真值表

S'D	R' <sub>D</sub>	J	K	CLK	Q*	Q*'
0	1	X	X	X	1	0
1	0	X	X	X	0	1
1	1	0	0	<b>↓</b>	Q	Q'
1	1	0	1	↓	0	1
1	1	1	0	<b>↓</b>	1	0
1	1	1	1	↓	翻	转

第3步: 8分

预习题 (拍照或截图,可上传多张图片)



第5步: 10分

#### 3.5.1 集成 J-K 触发器功能测试

完成"表 3-1 基本 J-K 触发器真值表"(截图或拍照),并简述 JK 触发器的逻辑功能。

当 CLK 产生下降沿时:

J=0, K=0, Q 保持不变;

J=0, K=1, Q=0;

J=1, K=0, Q=1;

J=1, K=1, Q 翻转。

当异步置位端 S'D 为低电平时, 立即使 Q=1

当 异 步 复 位 端 R'D 为 低 电 平 时 , 立 即 使 Q=0

# 3.5.1 集成 J-K 触发器功能测试

(作实验做, 预习不做该表格)表 3-6基本 J-K 触发器真值表

50	$R_{\rm D}^{\prime}$	CLK	J	K	Q	Q*
0	1	x	x	x	x	- 1
1	0	x	X.	x	x	0
1	1	1	0	0	0	U
1	1	1	0	0	0	0
1	1	1	0	0	1	1
1	1	1	0	0	1	1
1	1	t	0	1	0	0
1	1	1	0	1	0	v
1	1	1	0	1	1	- 1
1	1	1	0	1	1	U
1	1	1	1	0	0	0
1	1	1 -	1	0	0	- 1
1	1	1	1	0	1	-
1	1	1	1	0	1	- 1
1	1	1	1	1	0	0
1	.1	1	1	1	0	1
1	1	1	1	1	1	1
1	1	1	1	1	1	0

第6步: 10分

### 3.5.2 触发器逻辑功能的转换

D 触发器转换为 T 触发器,JK 触发器转换为 T 触发器图中黄色波形均为 C,绿色波形图 1、图 2 分别为 Q1,Q2当 C 上升沿产生时,Q1 翻转一次当 C 下降沿产生 2 次时,Q2 翻转一次



第7步: 10分

#### 3.5.3 用 J-K 触发器设计具有自启动能力的同步六进制减法计数

#### 简述实验现象。


接入时钟信号后, 数码管依次循环显示"543210"

第8步: 10分

3.5.4 用 74LS160 设计五分频/八分频可切换的分频电路

简述实验现象,给出五分频波形图、八分频波形图 (拍照或截图)。


M=0 时,输出信号周期为时钟信号的 5 倍 M=1 时,输出信号周期为时钟信号的 8 倍



第9步: 10分

3.5.5 \*用 J-K 触发器设计带有进位输出端的异步六进制加法计数器(选做) 简述实验现象。

(课前画的电路,实际并未成功实现功能)



## 实验思考

第1题: 10分

(1)各类触发器中  $R_D'R_{D'}$ 端和  $S_D'S_{D'}$ 端的作用是什么? R'D, S'D 能直接将 Q 置为 1 或 0。

第2题: 10分

(2) 实验中使用的 **74LS74** 和 **74LS112** 是什么触发方式的触发器? 74LS74 是上升沿触发器, 74LS112 是下降沿触发器。

第3题: 10分

(3) 如果使用 74LS162/163 芯片实现六进制和十二进制计数器, 电路设计方

案与现有的 74LS160/161 芯片有何区别?

74LS160/161 为异步清零,而 74LS162/163 为同步清零。

因此使用 R'D 端置零实现 6 进制计数器时, 74LS160/161 需在 Q3Q2Q1Q0=0110 时拉低 R'D, 74LS162/163 在 Q3Q2Q1Q0=0101 时拉低。

类似地,实现 12 进制计数器时,74LS160/161 与74LS162/163 分别在Q3Q2Q1Q0=1100 或1011 时拉低 R'D。

由于两者均为同步置数,因此使用置数法设计时两者电路相同。

第4题: 10分

(4) 什么叫反馈归零法? 什么叫置数法? 二者有何不同?

对于同步置零/数 N 进制计数器,

置零法: 当从全 0 状态到达 M-1 状态时,译出置零信号。当下一个时钟信号产生时,同步置零端 R'D 拉低,计数器立即返回 0 状态(跳过 N-M 个状态),实现 M 进制计数。

置数法: 当计数器在某个状态时译出置数信号,下一个时钟信号产生时拉低置数端 LD',此 时计数器状态与 D3D2D1D0 所加信号相同。此法可跳过 N-M 个状态,实现 M 进制计数器。置零法计数器只能工作在 0~M-1 状态,而置数法可工作在任意 M 个状态。