第1步: 5分

实验目的:

- (1) 学习 Vivado 软件中基于 Verilog 语言创建项目并下载使用的方法。
- (2) 初步学习 Verilog 语言的结构和语法。
- (3) 初步了解 Verilog 语言描述组合逻辑电路的语法。

第2步: 5分

实验原理:

(XC7A35T-1CSG324C)具有大容量高性能等特点,能实现较

复杂的数字逻辑设计。在 FPGA 内可以构建 MicroBlaze 处理器系统,可进行 SoC 设计。该

平台拥有丰富的外设、以及灵活的通用扩展接口。

Verilog 语言基本元素及规则

1. 间隔符 Verilog 的间隔符主要起分隔文本的作用,可以使文本错落有致,便于阅读与修改。

间隔符包括空格符(\b)、TAB键(\t)、换行符(\n)及换页符。

2.注释符

注释只是为了改善程序的可读性, 在编译时不起作用。

3. 标识符和关键词

标识符:给对象(如模块名、电路的输入与输出端口、变量等)取名所用的字符串。以英文字母或下划线开始,如,clk、counter8、_net、bus_A。

关键词:是 Verilog 语言本身规定的特殊字符串,用来定义语言的结构。例如,module、endmodule、input、output、wire、reg、and 等都是关键词。关键词都是小写,关键词不能作为 标识符使用。

4.逻辑值集合

为了表示数字逻辑电路的逻辑状态, Verilog 语言规定了 4 种基本的逻辑值。分别为 0—逻辑假, 1—逻辑真, x 或 X—不确定, z 或 Z—高阻态。

- 5.常量及其表示 Verilog 语言的常量包括整数型常量和实数型常量两大类型。其中整数类型常量有多种表示方法,包括十进制数表示,用于表示有符号常量,例如 30, -2 等; 带基数形式的表示,格式为: <位宽>'<基数符号><数值>, 例如 4'b1011、5'o37、8'hE3, 8'b1001_0011 等。
- 6.字符串

字符串是双撇号内的字符序列

Verilog 语言功能定义

- 1. 用 assign 语句 assign a = b & c; //二输入与门
- 2. 用实例元件 and and inst(q,a,b)

其中 and 为设计库中已存在的实例元件名称, and_inst 为本次实例化的具体名称。q, a, b 分别为与 and 这一元件所对应连接的端口信号。3. 用 always 块 always 块既可用于描述组合逻辑也可描述时序逻辑, 边沿触发的 always 块通常描述时 序行为, 电平触发的 always 块常用来描述组合逻辑行为。always 模块内, 逻辑是按照 指定的顺序执行的, 两个

或更多的 always 模块也是同时执行的。

Verilog 语言变量种类

1、线网类型:

指输出始终根据输入的变化而更新其值的变量,它一般指的是硬件电路中的各种物理连接.

2、寄存器型:

寄存器型变量对应的是具有状态保持作用的电路等元件,如触发器寄存器。寄存器型变量 只能在 initial 或 always 内部被赋值。

第3步: 8分

预习题

 変验
 使用 FPGA 实现组合逻辑电路

 专业-班级:
 月かルロシー

 学号:
 JIO2JOHI

 实验检查记录表:
 四

 参照完成时间
 五(法做)

- 1、填空:本次实验使用的 EGO1 实验板搭载的 FPGA 芯片是xc TA35T-ICSG324C
- 选择:实验板上通用按键 S0~S4 默认状态是【 A 】,按下是【 B 高电平

3、填空: 实验板上拨码开关 SW7 对应 FPGA 管脚是_Pb_, 按键 S1 对应管脚是_Rd__, LED 灯 LD2_0 对应管脚是_<u>k2__</u>。

- 4、填空: 硬件描述语言是一种**用形式化方式描述逻辑电路和表征的** 语言
- 5、填空: verilog 语言的标识符必须以 夹之多对或 7 划 人 开始。
- 6、填空: verilog 语言的 4 种基本逻辑值为逻辑度(0) 逻辑复(1)、不确定(x/X) 高阳杰(2/2)
- 8、问答: verilog 语言功能描述有哪三种方式?并请写出对应的示例语句。

结构化描述 例: and Uslaut-Yo, EN, NOT not-A1, not-A0)表示与门out-Yo 对应互将三输入端·

茜蕊敬据流描述: 例: assign out_Yo=EN?(fin_A1,in_A0]==2'boo):O表示EN=1时 表in_A0, in_A1+约为0时 out_Yo为1. 否则为 o


行为级指述: if (EN==0) fout_Y3_reg,out_Y2_reg,out_Y1_reg,out_Ya_reg]=4'boooc; 9、问答: verilog语言变量有哪两种类型? 分别可能会被综合为电路中的什么元件? wire (资网类型): ~硬件电路中各种物理连接 表示根据输入 直接描述模块行 考存器类;具有状态保持作用的元件 为的能 并否隔在 reg中

10、问答:本实验的示例约束文件中对电路进行了哪三种约束? 配置输入输出各种,电石标准、术使用管种非上址非行立。 第5步: 5分

2.5.1 使用 FPGA 设计实现一个 2-4 译码器

简述实验现象。

当 EN=0 时,输出引脚均为低电平; EN=1 时,根据输入引脚 A1、A0 电平情况,对应的 其中一个输出引脚 Yn 为高电平, 其他输出为低电平。



```
set_property PACKAGE_PIN M4 [get_ports EN];
set_property PACKAGE_PIN N4 [get_ports in_A1];
set_property PACKAGE_PIN R1 [get_ports in_A0];
set_property PACKAGE_PIN K2 [get_ports out_Y0];
set_property PACKAGE_PIN J2 [get_ports out_Y1];
set_property PACKAGE_PIN J3 [get_ports out_Y2];
set_property PACKAGE_PIN H4 [get_ports out_Y3];
set_property IOSTANDARD LVCMOS33 [get_ports EN];
set_property IOSTANDARD LVCMOS33 [get_ports in_A1];
set_property IOSTANDARD LVCMOS33 [get_ports in_A0];
set_property IOSTANDARD LVCMOS33 [get_ports out_Y0];
set_property IOSTANDARD LVCMOS33 [get_ports out_Y1];
set_property IOSTANDARD LVCMOS33 [get_ports out_Y1];
set_property IOSTANDARD LVCMOS33 [get_ports out_Y2];
set_property IOSTANDARD LVCMOS33 [get_ports out_Y2];
set_property BITSTREAM CONFIG UNUSEDPIN PULLNONE [current_design];
```


```
module Vr2to4dec_tb(
      ):
      reg ENt, AOt, A1t;
      wire Y0t, Y1t, Y2t, Y3t;
      Vr2to4dec_b UUT(
     . EN(ENt), . in_AO(AOt), . in_A1(A1t),
      .out_Y0(Y0t), .out_Y1(Y1t), .out_Y2(Y2t),.out_Y3(Y3t));
      initial
          begin
               {ENt, A1t, A0t}=3' b000;
              #5 {ENt, A1t, A0t}=3' b001;
              #5 {ENt, A1t, A0t}=3' b010;
              #5 {ENt, A1t, A0t}=3' b011;
              #5 {ENt. A1t. A0t}=3' b100:
              #5 {ENt, A1t, A0t}=3' b101;
              #5 {ENt, A1t, A0t}=3' b110;
              #5 {ENt, A1t, A0t}=3' b111;
              #5 {ENt, A1t, A0t}=3' b000;
               #10 $finish;
          end
  endmodul e
module Vr2to4dec_b(
  input EN, input in_AO, input in_A1,
   output out_YO, output out_Y1, output out_Y2, output out_Y3
  );
       reg out_Y0_reg, out_Y1_reg, out_Y2_reg, out_Y3_reg;
₿
       always@ *
           begin
               if (EN=0)
                {out_Y3_reg, out_Y2_reg, out_Y1_reg, out_Y0_reg} = 4' b0000;
               else
               case({in_A1, in_A0})
                    2' b00: {out_Y3_reg, out_Y2_reg, out_Y1_reg, out_Y0_reg} = 4' b0001;
                    2' b01: {out_Y3_reg, out_Y2_reg, out_Y1_reg, out_Y0_reg} = 4' b0010;
                    2' b10: {out_Y3_reg, out_Y2_reg, out_Y1_reg, out_Y0_reg} = 4' b0100;
                    2' b11: {out_Y3_reg, out_Y2_reg, out_Y1_reg, out_Y0_reg} = 4' b1000;
                    default:{out_Y3_reg.out_Y2_reg.out_Y1_reg.out_Y0_reg} = 4'b0000;
endcase
end
       assign out_Y0 = out_Y0_reg;
       assign out_Y1 = out_Y1_reg;
       assign out_Y2 = out_Y2_reg;
       assign out_Y3 = out_Y3_reg;
endmodule
```

第6步: 15分

2.5.2 使用 FPGA 设计实现一个 3-8 译码器

简述实验现象。

当 EN=0 时,输出引脚均为低电平; EN=1 时,根据输入引脚 A2~A0 电平情况,对应的其中 一个输出引脚 Yn 为高电平, 其他输出为低电平。



```
😑 module Decoder3_8(
      input EN, input in_A2, input in_A1, input in_A0,
      output out_D7, output out_D6, output out_D5, output out_D4,
      output out_D3, output out_D2, output out_D1, output out_D0
      reg [7:0] temp;
always@ *
           begin
              if(EN = 0)
                  temp = 8'b000000000;
                  else
                      case({in_A2, in_A1, in_A0})
                         3'b000:temp = 8'b00000001;
                         3' b001:temp = 8' b00000010;
                         3' b010:temp = 8' b00000100;
                         3' b011:temp = 8' b00001000;
                         3' b100: temp = 8' b00010000;
                         3' b101:temp = 8' b00100000;
                         3' b110:temp = 8' b01000000;
                         3' b111: temp = 8' b100000000;
                         default:temp = 8' b00000000;
                      endcase
          end
          assign {out_D7, out_D6, out_D5, out_D4, out_D3, out_D2, out_D1, out_D0} = temp;
😑 endmodule
   23 module Decoder3_8_tb();
              reg ENt, A2t, A1t, A0t;
               wire Y7t, Y6t, Y5t, Y4t, Y3t, Y2t, Y1t, Y0t;
   25
   26
        Decoder3_8 uut(
   27
              .EN(ENt),
   28
              .in_A2(A2t), .in_A1(A1t), .in_A0(A0t),
   29
              .out_D7(Y7t), .out_D6(Y6t), .out_D5(Y5t), .out_D4(Y4t),
   30
   31
           .out_D3(Y3t), .out_D2(Y2t), .out_D1(Y1t), .out_D0(Y0t));
   32
   33 🖨 initial
   34
              begin
                   \{ENt, A2t, A1t, A0t\} = 4'b0000;
                   #5 {ENt, A2t, A1t, A0t} = 4' b1000;
                   #5 {ENt, A2t, A1t, A0t} = 4' b1001;
                   #5 {ENt, A2t, A1t, A0t} = 4' b1010;
   38
                  #5 {ENt, A2t, A1t, A0t} = 4' b1011;
   39
                   #5 {ENt, A2t, A1t, A0t} = 4' b1100;
   40
                   #5 {ENt, A2t, A1t, A0t} = 4' b1101;
   41
                   #5 \{ENt, A2t, A1t, A0t\} = 4'b1110;
   42
                   #5 {ENt, A2t, A1t, A0t} = 4' b1111;
   43
                   #10 $finish:
   44
   45
               end
   46 endmodule
   47
```

```
第7步: 20分
2.5.3设计一位全加器
简述实验现象。
当CI, A, B中一个或三个
```

当 CI, A, B 中一个或三个输入为高电平时,S 输出高电平,否则输出低电平

```
当 CI, A, B 中两个或三个输出为高电平时,CO 输出高电平,否则输出低电平
```

```
set_property PACKAGE_PIN M4 [get_ports CI];
set_property PACKAGE_PIN N4 [get_ports A];
set_property PACKAGE_PIN R1 [get_ports B];
 set_property PACKAGE_PIN K2 [get_ports S];
set_property PACKAGE_PIN J2 [get_ports CO];
set_property IOSTANDARD LVCMOS33 [get_ports CI];
set_property IOSTANDARD LVCMOS33 [get_ports A];
 set_property IOSTANDARD LVCMOS33 [get_ports B];
set_property IOSTANDARD LVCMOS33 [get_ports S];
set_property IOSTANDARD LVCMOS33 [get_ports CO];
 set_property BITSTREAM.CONFIG.UNUSEDPIN PULLNONE [current_design];
  module Add 1Digit(
       input CI, A, B,
       output S, CO
  ):
       assign S = CI ^ A ^ B;
       assign CO = (A & B) | (A & CI) | (B & CI);
  endmodul e
```

第8步: 20分

2.5.4 设计一个优先报警器

报警器电路功能如表 2.8, 其中, X 表示任意值。

当 10~13 均为低电平时, Y0~Y2 为低电平

- 13 为高电平时, Y0~Y2 为高电平
- 13 为低电平, 12 为高电平时, Y0, Y1 为高电平, Y2 为低电平
- 13, 12 为低电平, 11 为高电平时, Y0, Y2 为高电平, Y1 为低电平
- 13, 12, 11 为低电平, 10 为高电平时, Y0 为高电平, Y1, Y2 为低电平

```
1 | set_property PACKAGE_PIN R1 [get_ports I0];
  2 | set_property PACKAGE_PIN N4 [get_ports I1];
  3 | set_property PACKAGE_PIN M4 [get_ports I2];
  4 | set_property PACKAGE_PIN R2 [get_ports I3];
  5 set_property PACKAGE_PIN K2 [get_ports Y0];
  6 | set_property PACKAGE_PIN J2 [get_ports Y1];
     set_property PACKAGE_PIN J3 [get_ports Y2];
    set_property IOSTANDARD LVCMOS33 [get_ports IO];
  9 | set_property IOSTANDARD LVCMOS33 [get_ports I1];
 10 | set property IOSTANDARD LVCMOS33 [get ports I2];
     set_property IOSTANDARD LVCMOS33 [get_ports I3];
 12 set_property IOSTANDARD LVCMOS33 [get_ports Y0];
 13  set_property IOSTANDARD LVCMOS33 [get_ports Y1];
 14 | set_property IOSTANDARD LVCMOS33 [get_ports Y2];
 15 set_property BITSTREAM. CONFIG. UNUSEDPIN PULLNONE [current_design];
3 🗎 module Alarmer (
         input IO, I1, I2, I3,
         output YO, Y1, Y2
   );
6
         reg [2:0] temp;
7
В 🖯
        always@ *
9 🖯
            begin
o \dot{\boxminus}
                 if({I0, I1, I2, I3}) = 4'b0000) temp = 3'b000;
1 🖨
                 else if(I3 == 1) temp = 3' b111;
                 else if(I2 == 1) temp = 3'b110;
2 🖯
                 else if(I1 == 1) temp = 3' b101;
3 🖯
4
                 else if(I0 == 1) temp = 3' b100;
5 🗎
         assign {Y0, Y1, Y2} = temp;
7 endmodule
```

第9步: 10分

2.5.5* (选做) 设计减法运算显示电路

简述实验现象。

当 SW7~SW4 输入被减数大于等于 SW3~SW0 输入减数时,数码管显示两数之差,

K2 灯灭

当被减数小于减数时,数码管显示两数之差的绝对值,K2 灯亮

(K2 用于表示负号)

```
1 | set_property PACKAGE_PIN P5 [get_ports in13];
2 | set_property PACKAGE_PIN P4 [get_ports in12];
3 | set_property PACKAGE_PIN P3 [get_ports in11];
   set_property PACKAGE_PIN P2 [get_ports in10];
5 set_property PACKAGE_PIN R2 [get_ports in03];
   set_property PACKAGE_PIN M4 [get_ports in02];
 7 | set_property PACKAGE_PIN N4 [get_ports in01];
   set_property PACKAGE_PIN R1 [get_ports in00];
9 | set_property PACKAGE_PIN B4 [get_ports led11];
   set_property PACKAGE_PIN A4 [get_ports led12];
11 | set_property PACKAGE_PIN A3 [get_ports led13];
    set_property PACKAGE_PIN B1 [get_ports led14];
13 | set_property PACKAGE_PIN A1 [get_ports led15];
    set_property PACKAGE_PIN B3 [get_ports led16];
15 | set_property PACKAGE_PIN B2 [get_ports led17];
    set_property PACKAGE_PIN G2 [get_ports en1];
17 | set_property PACKAGE_PIN D4 [get_ports led21];
18 | set_property PACKAGE_PIN E3 [get_ports led22];
19 set_property PACKAGE_PIN D3 [get_ports led23];
20 | set_property PACKAGE_PIN F4 [get_ports led24];
21 | set_property PACKAGE_PIN F3 [get_ports led25];
22 | set_property PACKAGE_PIN E2 [get_ports led26];
23 | set_property PACKAGE_PIN D2 [get_ports led27];
24 | set_property PACKAGE_PIN G1 [get_ports en2];
25  set_property PACKAGE_PIN K2 [get_ports minus];
```

```
27 set_property IOSTANDARD LVCMOS33 [get_ports in13];
28 | set property IOSTANDARD LVCMOS33 [get ports in12];
29 | set property IOSTANDARD LVCMOS33 [get ports in11];
30 | set_property IOSTANDARD LVCMOS33 [get_ports in10];
31 | set_property IOSTANDARD LVCMOS33 [get_ports in03];
33 | set_property IOSTANDARD LVCMOS33 [get_ports in01];
34 | set_property IOSTANDARD LVCMOS33 [get_ports in00];
35 | set_property IOSTANDARD LVCMOS33 [get_ports led11];
36 | set_property IOSTANDARD LVCMOS33 [get_ports led12];
37 set_property IOSTANDARD LVCMOS33 [get_ports led13];
38 set_property IOSTANDARD LVCMOS33 [get_ports led14];
39 | set_property IOSTANDARD LVCMOS33 [get_ports led15];
40 | set_property IOSTANDARD LVCMOS33 [get_ports led16];
41 set_property IOSTANDARD LVCMOS33 [get_ports led17];
42 | set_property IOSTANDARD LVCMOS33 [get_ports en1];
43 | set_property IOSTANDARD LVCMOS33 [get_ports led21];
44 set_property IOSTANDARD LVCMOS33 [get_ports led22];
45 set_property IOSTANDARD LVCMOS33 [get_ports led23];
46 | set_property IOSTANDARD LVCMOS33 [get_ports led24];
47 | set_property IOSTANDARD LVCMOS33 [get_ports led25];
48 set_property IOSTANDARD LVCMOS33 [get_ports led26];
49 | set_property IOSTANDARD LVCMOS33 [get_ports led27];
50 | set_property IOSTANDARD LVCMOS33 [get_ports en2];
51 | set_property IOSTANDARD LVCMOS33 [get_ports minus];
52
53 ; set_property BITSTREAM.CONFIG.UNUSEDPIN PULLNONE [current_design];
```

```
23 🖨 module Minus(
          input in13, in12, in11, in10, in03, in02, in01, in00, //in1为被减数, in0为减数
24
          output led11, led12, led13, led14, led15, led16, led17, led21, led22, led23, led24, led25, led26, led27, //数码管
25
          output en1, en2, minus
26
    : ):
27
28
         reg [3:0] result;
29
          reg minus_flag;
         reg [6:0] led1, led2;
30
31 🗀
         always@ *
32 🖃
33
             if(\{in13, in12, in11, in10\}) = \{in03, in02, in01, in00\})
34
35
                     result = {in13, in12, in11, in10} - {in03, in02, in01, in00};
36
                     minus_flag = 0;
37
                 end
38
              else
39 🖯
                 begin
                   result = {in03, in02, in01, in00} - {in13, in12, in11, in10};
40
                     minus_flag = 1;
41
42 📄
                  end
43
             case(result)
            0: {led2, led1} = 14' b111111011111110;
44
            1: {led2, led1} = 14' b111111100110000;
45
            2: {led2, led1} = 14'b111111101101101;
46
            3: {led2, led1} = 14' b111111101111001;
47
            4: {led2, led1} = 14'b111111100110011;
48
            5: {led2, led1} = 14' b111111101011011;
49
            6: {led2, led1} = 14' b111111101011111;
50
51
            7: {led2, led1} = 14' b111111101110000;
52
            8: {led2, led1} = 14' b11111101111111;
53
            9: {led2, led1} = 14' b1111111011111011;
```

```
0: {led2, led1} = 14' b1111111011111110;
           1: {led2, led1} = 14' b111111100110000;
           2: {led2, led1} = 14'b111111101101101;
46
            3: {led2, led1} = 14'b111111101111001;
            4: {led2, led1} = 14' b111111100110011;
           5: {led2, led1} = 14'b11111101011011;
49
            6: {led2, led1} = 14'b111111101011111;
            7: {led2, led1} = 14' b111111101110000;
51
            8: {led2, led1} = 14'b11111101111111;
            9: {led2, led1} = 14'b11111101111011;
53
            10: {led2, led1} = 14' b011000011111110;
54
            11: {led2, led1} = 14'b01100000110000;
56
          12: {led2, led1} = 14' b01100001101101;
             13: {led2, led1} = 14' b01100001111001;
57
            14: {led2, led1} = 14'b01100000110011;
58
           15: {led2, led1} = 14'b01100001011011;
59
60
             endcase
61
         end
          assign \{en1, en2\} = 3;
62
          assign {led11, led12, led13, led14, led15, led16, led17} = led2;
64
          assign {led21, led22, led23, led24, led25, led26, led27} = led1;
          assign minus = minus_flag;
66 🦳 endmodule
67
```

实验思考

1.verilog 通常有哪几种方式描述逻辑电路?各有什么特点和适用场景?

结构化描述:使用实例化低层次模块的方法对整个电路的功能进行描述,或者直接调用 Verilog内部预先定义的基本门级元件描述电路的结构,适用于描述由逻辑门直接组成的电路。

数据流描述:使用连续赋值语句(assign)对电路的逻辑功能进行描述,适用于对组合逻辑电路进行建模。

行为级描述:侧重于描述模块的行为功能,由 EDA 软件根据代码来综合出逻辑电路。 通常使用 always 与高级程序语句描述逻辑功能,较为直观,适用于实现较复杂的功能。

2. 在 vivado 软件中使用 verilog 语言描述实现数字电路时需要经过哪些步骤?

创建工程文件,编写设计文件、仿真文件与约束文件后,需要综合电路文件,然后进行布局布线,实现电路元件。此后生成比特流文件,并下载到板中运行。