

**Bachelorarbeit**

**Analyse der Echtzeitfähigkeit von  
Micro-ROS und FreeRTOS am Beispiel  
einer Robotersteuerungssoftware**

**An der Fachhochschule Dortmund  
im Fachbereich Informatik  
Studiengang Technische Informatik  
erstellte Thesis  
zur Erlangung des akademischen Grades  
Bachelor of Science  
B. Sc.**

**Xu, Zijian  
geboren am 25.09.1998  
7204211**

**Betreuung durch:** Prof. Dr. Christof Röhrig  
M. Sc. Alexander Miller  
**Version vom:** Dortmund, 19. April 2025

## **Kurzfassung**

Diese Arbeit analysiert die Echtzeitfähigkeit von Micro-ROS und FreeRTOS am Beispiel einer Robotersteuerungssoftware. Ziel ist es, die Performance beider Systeme im Hinblick auf Ausführungszeiten, Ressourcenverbrauch und Echtzeitverhalten zu vergleichen.

Die Analyse beginnt zuerst mit der vollständigen Umstellung der bestehenden Robotersteuerungssoftware von Micro-ROS auf FreeRTOS. Anschließend wird die Data Watchpoint and Trace Unit (DWT) zur Analyse eingesetzt, um eine zyklengetreue Erfassung des Programmlaufs zu ermöglichen.

Abschließend wird das Ergebnis evaluiert, welches unter anderem die Ausführungszeiten von FreeRTOS-Prozessen, zeitkritischen Funktionen sowie das Verhältnis von Ausführung zu Leerlaufzeit umfasst. Die Ergebnisse sollen Einsichten darüber geben, inwieweit Micro-ROS und FreeRTOS für Echtzeitanwendungen in der Robotik geeignet sind und welche Vor- oder Nachteile die jeweiligen Systeme bieten.

## **Abstract**

# Inhaltsverzeichnis

<b>Abbildungsverzeichnis</b> . . . . .	<b>ii</b>
<b>Tabellenverzeichnis</b> . . . . .	<b>iii</b>
<b>Quellcodeverzeichnis</b> . . . . .	<b>iv</b>
<b>Abkürzungsverzeichnis</b> . . . . .	<b>v</b>
<b>1 Hintergrund</b> . . . . .	<b>2</b>
1.1 FreeRTOS . . . . .	3
1.1.1 Konzepte . . . . .	3
1.2 Nutzung von Caches . . . . .	6
1.2.1 Cache-Clean bei DMA . . . . .	8
1.2.2 Cache-Invalidierung bei DMA . . . . .	8
1.3 Methode zur Echtzeitanalyse . . . . .	8
1.3.1 Beispiel: Segger SystemView . . . . .	9
<b>2 Vorbereitung</b> . . . . .	<b>10</b>
2.1 Umstellung auf FreeRTOS . . . . .	10
2.1.1 Empfang von Sollgeschwindigkeiten . . . . .	10
2.1.2 Übertragung von Sollgeschwindigkeiten . . . . .	12
2.1.3 Steuerungskomponenten als FreeRTOS-Tasks . . . . .	14
2.2 Aktivierung von Instruktionscache . . . . .	16
2.3 Aktivierung von Datencache . . . . .	17
<b>3 Echtzeitanalyse - Erster Ansatz</b> . . . . .	<b>20</b>
3.1 Umsetzung mit einer Multi-Producer-Senke . . . . .	20
3.2 Aufbau der Multi-Producer-Senke . . . . .	21
3.3 Schreibvorgang in die Senke . . . . .	23
3.4 Lesevorgang aus der Senke . . . . .	24
3.5 Nutzung der Senke mit DMA . . . . .	26
3.6 Nutzung der Senke mit blockierender IO . . . . .	26
3.7 Benchmark . . . . .	27
3.8 Implementierung des Messverfahrens . . . . .	28
3.8.1 Aktivierung der DWT . . . . .	29
3.9 Aufzeichnung von Zyklusstempeln . . . . .	29
3.9.1 Aufzeichnung in Anwendungscode . . . . .	31
3.9.2 Aufzeichnung beim Kontextwechsel . . . . .	31
<b>4 Abschluss</b> . . . . .	<b>34</b>
4.1 Fazit . . . . .	34
4.2 Ausblick . . . . .	34
<b>Literaturverzeichnis</b> . . . . .	<b>35</b>

## Abbildungsverzeichnis

1	Micro-ROS Architektur[Kou23, S. 6]	2
2	Prioritätsinversion	4
3	Prioritätsvererbung	5
4	STM32F7 Systemarchitektur [STMd, S. 9]	6
5	STM32F7 Speicheradressen [STMd, S. 14]	7
6	MPU-Konfiguration aus STM32CubeMX	17
7	Micro-ROS-Agent Fehlermeldung mit Debugausgaben	18

## Tabellenverzeichnis

1	Kommunikationskanal-Matrix . . . . .	15
---	--------------------------------------	----

## Quellcodeverzeichnis

1	Definition Speicherbereich im Linker-Script für STM32F7 . . . . .	7
2	Cache-Funktionen . . . . .	8
3	Definition der Struktur für die Sollgeschwindigkeit . . . . .	10
4	Definition der Data-Frame für die Sollgeschwindigkeit . . . . .	11
5	Nutzung STM32-API für den Datenempfang über UART via Interrupt	11
6	FreeRTOS-Task Dauerschleife . . . . .	12
7	ROS2-Node Implementierung für Geschwindigkeitsübertragung . . . . .	13
8	CRC-Berechnung im Konstrukt . . . . .	13
9	FreeRTOS-Task für Encoderwertabfrage und -übertragung . . . . .	14
10	Deklaration der Queue-Objekte in der Header-Datei . . . . .	15
11	Initialisierung von FreeRTOS-Tasks . . . . .	15
12	Dynamische Allokation eines FreeRTOS-Tasks . . . . .	16
13	Statische Allokation eines FreeRTOS-Tasks . . . . .	16
14	Statische Allokation einer FreeRTOS-Queue . . . . .	16
15	Modifizierung des ST-Treiber-Quellcode in Diffansicht [Mau25] . . . . .	18
16	Struktur der Senke . . . . .	22
17	atomare Schreiboperation in die Senke . . . . .	23
18	Blockierende Schreiboperation in die Senke . . . . .	24
19	Implementierung der Task zur Datenverarbeitung . . . . .	25
20	Callback-Funktion für die Task-Notification . . . . .	25
21	Initialisierung der Senke mit DMA . . . . .	26
22	Initialisierung der Senke mit blockierender IO . . . . .	27
23	Benchmark DMA . . . . .	27
24	Benchmark mit blockierender IO . . . . .	27
25	Aktivierung der DWT [Plo16] . . . . .	29
26	Definition des Zyklenstempels . . . . .	29
27	Globaler Temporärpuffer mit dessen Schreibindex und Aktivierungsflag	30
28	Funktion zur Aufzeichnung von Zyklenstempeln . . . . .	30
29	Definition des Strukturtyps zur manuellen Aufzeichnung . . . . .	31
30	Beispielnutzung des RAII-Strukturtyps . . . . .	31
31	Konkrete Definition der Trace Hook Makros . . . . .	32
32	Funktion zur Zyklenstempelgenerierung beim Kontextwechsel . . . . .	32

## Abkürzungsverzeichnis

**DWT** Data Watchpoint and Trace Unit

**RTOS** Real-Time Operating System

**ROS 2** Robot Operating System 2

**DDS** Data Distribution Service

**SRAM** Static Random Access Memory

**AXI** Advanced eXtensible Interface

**AHB** High-performance Bus

**TCM** Tightly Coupled Memory

**HAL** Hardware Abstraction Library

**MPU** Memory Protection Unit

**MPSC** Multi Producer Single Consumer

**MPMC** Multi Producer Multi Consumer

**ISR** Interrupt Service Routine

**RAII** Resource Acquisition Is Initialization

**CAS** Compare-And-Swap

## Einleitung

Die vorliegende Arbeit beschäftigt sich mit der Analyse der Echtzeitfähigkeit von Micro-ROS und FreeRTOS am Beispiel einer Robotersteuerungssoftware. Ziel ist es, die Performance beider Systeme hinsichtlich der Ausführungszeiten, Ressourcenverbrauch sowie Echtzeitverhalten zu untersuchen, um ihre Eignung für Roboteranwendungen zu bewerten.

Die Arbeit beinhaltet schwerpunktmäßig die Entwicklung einer Methode zum Profiling der Steuerungssoftware eines mobilen Roboters. Dabei wird zunächst die bestehende Firmware, die auf Micro-ROS basiert, im Rahmen dieser Arbeit auf FreeRTOS portiert. Anschließend wird die Methodik zur Generierung von Profiling-Daten für die Analyse festgelegt und implementiert, und die resultierende Ergebnisse evaluiert.

Zu Beginn wird ein Überblick über die grundlegenden Konzepte gegeben. Darauffolgend werden die Implementierungen detailliert beschrieben. Abschließend werden die erzielten Ergebnisse vorgestellt und bewertet, und es wird ein Ausblick auf weitere Anwendungsmöglichkeiten und Optimierungspotenziale gegeben.



# 1 Hintergrund

Die vorliegende Bachelorarbeit hat zum Ziel, die Robotersteuerungssoftware, die derzeit auf Micro-ROS basiert, auf FreeRTOS zu portieren, um einen vergleichenden Leistungsanalyse zwischen beiden Plattformen durchzuführen. Beide Systeme sind für die Steuerung eines mobilen Roboters auf einem Cortex-M7 Mikrocontroller von Arm konzipiert, unterscheiden sich jedoch in ihrer grundlegenden Architektur, was sich auch in ihrer Echtzeitfähigkeit und Ressourcennutzung widerspiegelt. Während Micro-ROS auf der Robot Operating System 2 (ROS 2) aufbaut und eine höhere Abstraktionsebene sowie standardisierte Kommunikationsschnittstellen mittels der Data Distribution Service (DDS)-Middleware bietet, basiert Micro-ROS selbst auf FreeRTOS. Die Portierung der Robotersteuerungssoftware von Micro-ROS auf FreeRTOS kann daher als eine Reduzierung der Abhängigkeitsebene betrachtet werden. Dies ermöglicht eine direktere und effizientere Nutzung der zugrunde liegenden Echtzeit-, sowie Speicherressourcen.




Abbildung 1: Micro-ROS Architektur[Kou23, S. 6]

Nach dem Wechsel zu FreeRTOS wird die Echtzeitleistung der Steuerungssoftware analysiert mit einem besonderen Fokus auf den Overhead, der durch die Micro-ROS-Schicht verursacht wird. Der Vergleich soll aufzeigen, inwiefern FreeRTOS durch die Eliminierung dieser zusätzlichen Abhängigkeit eine effizientere und leichtgewichtige Lösung für kritische Roboteranwendungen darstellt. Dabei soll der Einsatz einer zyklengenaue Messung des Programmablaufs ermöglichen, fundierte Aussagen über die Echtzeitfähigkeit beider Plattformen zu treffen, und den Leistungsgewinn anhand von diesem Beispiel für eine Steuerungssoftware quantitativ zu belegen.

## 1.1 FreeRTOS

FreeRTOS ist ein Open-Source, leichtgewichtiges Real-Time Operating System (RTOS), das speziell für eingebettete Systeme entwickelt wurde. Es zeichnet sich unter anderem durch deterministisches Verhalten mit Echtzeitgarantie sowie Konfigurierbarkeit der Heap-Allokation aus. Diese Eigenschaften machen es zu einer geeigneten Wahl für Robotersteuerungssoftware, insbesondere wenn Echtzeitanforderungen und effiziente Ressourcennutzung im Vordergrund stehen.

### 1.1.1 Konzepte

FreeRTOS unterscheidet sich von der Bare-Metal-Programmierung dadurch, dass es eine nützliche Abstraktionsebene für den Nutzer bereitstellt. Diese Abstraktionen ermöglichen es, komplexere Echtzeitanforderungen zu bewältigen, ohne dass der Nutzer diese Funktionalitäten selbst implementieren muss. Beispiele hierfür sind Timer mit konfigurierbarer Genauigkeit (basierend auf den sogenannten Tick [Free, Fren]), threadsichere Queues sowie Semaphore und Mutexe [Fred]. Diese Komponenten bieten fertige Lösungen für häufige Herausforderungen in der Entwicklung eingebetteter Systeme, sodass der Nutzer solche Werkzeuge nicht mehr selbst anfertigen muss.

Im Fokus dieser Arbeit stehen Queues und „Direct Task Notifications“, die in der Robotersteuerungssoftware zum Einsatz kommen, sowie Semaphore und die sogenannten „Trace Hooks“ für die darauffolgende Echtzeitanalyse. Diese Komponenten werden im Folgenden detailliert erläutert.

**Queues** Queues sind eine der Kernkomponenten von FreeRTOS und dienen der Interprozesskommunikation zwischen Tasks. Sie ermöglichen den threadsicheren Austausch von Daten, und können sowohl zur Datenübertragung als auch zur Synchronisation von Tasks verwendet werden, da dedizierte (Ressourcen-) Synchronisationsmechanismen wie Semaphore und Mutexe auf Queues aufgebaut [Freg].

**Semaphore** Wie bereits kurz erwähnt, sind Semaphore und Mutexe Tools, die den Zugriff auf gemeinsame Ressourcen koordinieren, wobei Semaphore auch zur Synchronisation von Tasks genutzt werden können. Semaphore sind einfache Mechanismen ohne Unterstützung von Prioritätsvererbung, bei der eine Task mit Besitz von einem *Mutex* mit einer niedrigeren Priorität künstlich auf die gleiche Priorität der auf den Mutex wartenden Task angehoben wird [Wika]. Wenn eine Ressource dann nur mit

einem Semaphor geschützt ist, kann dies zu Prioritätsinversion führen, bei der eine höher priorisierte Task aufgrund einer blockierten gemeinsam genutzten Ressource nicht ausgeführt werden kann, sodass der Scheduler stattdessen eine niedriger priorisierte Task auswählen muss, bis die Ressource freigegeben ist. [Wikb].




Abbildung 2: Prioritätsinversion

**Mutexe** Im Gegensatz dazu sind Mutexe (Mutual Exclusion) Synchronisationsmechanismen, die Prioritätsvererbung implementieren [Frec]. Wenn eine Task auf einen Mutex wartet, der von einer niedriger priorisierten Task gehalten wird, wird diese Task temporär auf die Priorität der wartenden Task erhöht [Freb], so dass er den Mutex und damit die von der wartenden Task benötigte Ressource so schnell wie möglich wieder freigeben kann.




Abbildung 3: Prioritätsvererbung

**Direct Task Notifications** Direct Task Notifications sind ein effizienterer und ressourcenschonenderer Mechanismus zur Task-Synchronisation [Frei]. Im Gegensatz zu Semaphoren senden sie direkte Signale an eine Task, ohne die zugrunde liegenden Queues zu benötigen, indem sie einfach einen internen Zähler einer Task verändern [Frek]. Analog zu Semaphoren wird mittels Funktionen wie zum Beispiel `xTaskNotifyGive()` dieser Zähler inkrementiert [Frel], während Funktionen wie `ulTaskNotifyTake()` ihn wieder dekrementieren [Frem]. Das Entblocken einer Task mittels Direct Task Notifications soll bis zu 45% schneller sein und benötigt weniger RAM [Frej].

**Trace Hooks** „Trace Hooks“ sind spezielle Makros bereitgestellt von FreeRTOS, deren Nutzung es beispielsweise ermöglicht, Ereignisse im System zu verfolgen und zu protokollieren. Diese Makros werden innerhalb von Interrupts beim Scheduling aufgerufen und sollten immer vor der Einbindung von `FreeRTOS.h` definiert werden [Fref].

## 1.2 Nutzung von Caches

Caches sind schnelle Speicherkomponenten, die dazu dienen, Zugriffe auf häufig verwendete Daten und Befehle zu beschleunigen und den Energieverbrauch zu reduzieren [Lim]. In vielen modernen Mikrocontrollern, wie dem Cortex-M7, ist der L1-Cache (Level 1 Cache) jeweils in einen Datencache (D-Cache) und einen Instruktionscache (I-Cache) unterteilt [STMd, S. 6]. Da der Zugriff auf den Hauptspeicher sowie auf den Flash generell viel langsamer ist und mehrere Taktzyklen dauert [Sch19], kann mit L1-Caches Null-Waitstate ermöglicht werden [STMd, S. 6], wodurch der Prozessor ohne zusätzliche Wartezyklen auf die Daten zugreift [Wik24].

Der L1-Cache kann nur mit Speicherschnittstellen auf der Advanced eXtensible Interface (AXI)-Busarchitektur genutzt werden [STMc, S. 4]. Hierzu zählen unter anderem der Flash, der Static Random Access Memory (SRAM) sowie die beiden High-performance Bus (AHB)-Busse, die alle an den AXI-Bus angebunden sind (4).




Abbildung 4: STM32F7 Systemarchitektur [STMd, S. 9]

Aus der Matrix wird deutlich, dass für den Speicher zwischen SRAM und TCM-RAM unterschieden wird. Der Tightly Coupled Memory (TCM) verfügt jeweils für Instruktionen und Daten über einen dedizierten Kanal zum Prozessor und ist nicht cachefähig, bietet aber als Besonderheit niedrigere Zugriffszeiten als SRAM. Während bei SRAM

die Zugriffszeit variieren kann (schnell aus dem Cache oder langsam aus dem Speicher), ist die Zugriffszeit bei TCM konsistent und deterministisch. Dies macht sie besonders geeignet für zeitkritische Routinen wie Interrupt-Handler oder Echtzeitaufgaben. ([Armng])

Zusammenfassend lässt sich sagen, dass jeder normale, nicht gemeinsam genutzte (non-shared) Speicherbereich gecacht werden kann, sofern er über das AXI-Bus zugänglich ist [STMc, S. 4] [STMd, S. 7].

Aus der Tabelle für den internen Speicher wird deutlich, dass der Flash ab der Adresse 0x08000000 über das AXI-Bus angesprochen wird (5). Diese Adresse ist auch im Linker-Skript standardmäßig für den Flash festgelegt. Daher kann der I-Cache über den AXI-Bus für den Flash genutzt werden, sofern der Boot-Pin sowie die assoziierten `BOOT_ADDx` Option unverändert bleiben und die Firmware an die Standardadresse geflasht wird [STMe, S. 28].

Memory type	Memory region	Address start	Address end	Size	Access interfaces
FLASH	FLASH-ITCM	0x0020 0000	0x003F FFFF	2 Mbytes <sup>(1)</sup>	ITCM (64-bit)
	FLASH-AXIM	0x0800 0000	0x081F FFFF		AHB (64-bit) AHB (32-bit)
RAM	DTCM-RAM	0x2000 0000	0x2001 FFFF	128 Kbytes	DTCM (64-bit)
	ITCM-RAM	0x0000 0000	0x0000 3FFF	16 Kbytes	ITCM (64-bit)
	SRAM1	0x2002 0000	0x2007 BFFF	368 Kbytes	AHB (32-bit)
	SRAM2	0x2007 C000	0x2007 FFFF	16 KBytes	AHB (32-bit)

Abbildung 5: STM32F7 Speicheradressen [STMd, S. 14]

```

1 MEMORY
2 {
3   RAM (xrw)      : ORIGIN = 0x20000000, LENGTH = 512K
4   FLASH (rx)     : ORIGIN = 0x80000000, LENGTH = 2048K
5 }
```

Quellcode 1: Definition Speicherbereich im Linker-Script für STM32F7

Um Caches zu nutzen, bietet die STM-Hardware Abstraction Library (HAL) dedizierte Funktionsaufrufe in der API an [STMc, S. 4]:

```

1 void SCB_EnableICache(void)
2 void SCB_EnableDCache(void)
3 void SCB_DisableICache(void)
4 void SCB_DisableDCache(void)
5 void SCB_InvalidateICache(void)
```

```
6 void SCB_InvalidateDCache(void)
7 void SCB_CleanDCache(void)
8 void SCB_CleanInvalidateDCache(void)
```

### Quellcode 2: Cache-Funktionen

Bei einer Cache-Clean werden modifizierte Cache-Zeilen (Dirty Cache Lines), die durch das Programm aktualisiert wurden, zurück in den Hauptspeicher geschrieben [STMc, S. 4]. Dieser Vorgang wird gelegentlich auch als „flush“ bezeichnet. Eine Cache-Invalidierung markiert den Inhalt des Caches als ungültig, sodass bei einem erneuten Zugriff auf dieselben Daten der Speicher neu ausgelesen und der Cache aktualisiert werden muss.

Allerdings kann beim Aktivieren von Caches für Speicherbereiche, die vom DMA-Controller genutzt werden, ein Problem der Cache-Kohärenz (Cache Coherency) entstehen, da der Prozessor in diesem Fall nicht mehr der einzige Master ist, der auf diese Speicherbereiche zugreift.

#### 1.2.1 Cache-Clean bei DMA

Damit der DMA-Controller stets auf korrekte Daten zugreifen kann, ist eine Cache-Clean nach jeder Modifikation der Daten erforderlich [STMc, S. 6]. Ohne diesen Schritt würden die Änderungen nicht im SRAM widergespiegelt, und der DMA-Controller würde weiterhin veraltete Daten verwenden.

#### 1.2.2 Cache-Invalidierung bei DMA

Bei Daten, die aus dem Speicher gelesen werden, auf die auch der DMA-Controller zugreift und modifiziert, muss vor jedem Lesevorgang eine Cache-Invalidierung erfolgen [Emb]. Da der DMA-Controller die Daten jederzeit ändern kann, sind die gecachten Daten per se ungültig und müssen immer durch Aktualisierung ersetzt werden.

### 1.3 Methode zur Echtzeitanalyse

Um die Echtzeitanalyse der Steuerungssoftware durchzuführen, ist eine Methode erforderlich, mit der beliebige Ausführungsabschnitte der Software flexibel, präzise und threadsicher gemessen werden können. Da die Software multithreaded ist, muss ebenfalls sichergestellt werden, dass die Messungen trotz preemptivem Scheduling sowie Interrupts korrekt und zyklengetreu durchgeführt werden können.

Basierend auf den oben genannten Herausforderungen bietet die Data Watchpoint and Trace Unit (DWT) als eine geeignete Lösung [ARMf]. Die DWT ist eine Debug-Einheit in Prozessoren inklusive ARMv7-M [ARMd], die das Profiling mittels verschiedener Zähler unterstützen [ARMa]. Ein für diese Arbeit zentraler Teil der DWT ist der Zyklenzähler `DWT_CYCCNT`, der bei jedem Takt inkrementiert wird, solange sich der Prozessor nicht im Debug-Zustand befindet [ARMb]. Dadurch ermöglicht die DWT beispielsweise die Erfassung von Echtzeitaspekten mit zyklengenauer Präzision unter normaler Operation [ARMc].

### 1.3.1 Beispiel: Segger SystemView

Ein Beispiel hierfür ist Segger SystemView, ein Echtzeit-Analysewerkzeug, das die DWT einsetzt, um Live-Code-Profiling auf eingebetteten Systemen durchzuführen [SEGb].

Das Segger SystemView nutzt den DWT-Zyklenzähler, indem die Funktion `SEGGER_SYSVIEW_GET_TIMESTAMP()` für Cortex-M3/4/7-Prozessoren einfach die hardkodierte Registeradresse des Zyklenzählers zurückgibt [SEGa, S. 65][Arme], anstatt die interne Funktion `SEGGER_SYSVIEW_X_GetTimestamp()` aufzurufen.



## 2 Vorbereitung

Die Vorbereitungsphase umfasst die Umstellung auf FreeRTOS und damit die vollständige Ablösung von Micro-ROS. Der Datenaustausch wird intern über FreeRTOS-Queues realisiert, während die Task-Synchronisation auf Direct-Task-Notification anstatt von Semaphoren basiert. Zusätzlich wird die Eingabe von Sollgeschwindigkeiten über UART mit CRC implementiert. Die Aktivierung des Caches bildet den Abschluss dieser Vorbereitungen. Die Details zu diesen Maßnahmen werden in den folgenden Abschnitten erläutert.

### 2.1 Umstellung auf FreeRTOS

#### 2.1.1 Empfang von Sollgeschwindigkeiten

In der bisherigen Implementierung wurde der Geschwindigkeitssollwert vom Host über ROS2 von dem Micro-ROS-Agent an den Client auf den MCU übertragen. Um die Abhängigkeit von Micro-ROS komplett zu beseitigen, muss die Übertragung und Interpretierung der Geschwindigkeitssollwerte manuell implementiert werden.

Es wird zunächst ein einfacher Struct `Vel2d` definiert, um die Geschwindigkeitswerte zu interpretieren, die vom Benutzer an den MCU gesendet werden.

```
1 struct Vel2d {  
2     double x;  
3     double y;  
4     double z;  
5 };
```

Quellcode 3: Definition der Struktur für die Sollgeschwindigkeit

Darauf aufbauend wird eine weitere Struct `Vel2dFrame` definiert, die als UART-Daten-Frame dient. Dieser enthält ein zusätzliches Feld `crc` für die CRC-Überprüfung und eine Methode `compare()`, die einen lokal kalkulierten CRC-Wert als Parameter entgegennimmt, um diesen mit dem empfangenen zu vergleichen. Mit dem Attribut `__attribute__((packed))` wird verhindert, dass zusätzliches Padding für die Speicheranordnung dieses Typs eingefügt wird, Damit die über UART empfangenen Bytes direkt als Objekt dieses Typs interpretiert werden können.

```
1 struct Vel2dFrame {  
2     Vel2d vel;  
3     uint32_t crc;
```

```

4
5     bool compare(uint32_t rhs) { return crc == rhs; }
6 } __attribute__((packed));
7
8 inline constexpr std::size_t VEL2D_FRAME_LEN = sizeof(Vel2dFrame);

```

Quellcode 4: Definition der Data-Frame für die Sollgeschwindigkeit

Für die Übertragung über UART kann die Funktion `HAL_UARTEx_ReceiveToIdle_IT()` aus der STM32-HAL-Bibliothek verwendet werden, um die serialisierten Bytes eines Data-Frames in den vorallokierten Puffer zu empfangen.

Dies ist gepaart mit einer Interrupt-Callback `HAL_UARTEx_RxEventCallback()`, die entweder ausgelöst wird, wenn - wie der Name der UART-Funktion bereits andeutet - die UART-Leitung feststellt, dass die Übertragung für eine bestimmte Zeit (abhängig von der Baudrate) inaktiv war, oder wenn der Puffer für die Übertragung voll ist, was darauf hinweist, dass der gesamte Inhalt des Puffers verarbeitet werden kann [STMa]. Der zweite Parameter dieser Interrupt-Callback gibt die Größe der in den Puffer geschriebenen Daten an [STMb].

Mit diesem Setup kann die Software nun Bytes beispielsweise über UART direkt von einem Linux-Host-Rechner empfangen, der mit dem MCU-Board verbunden ist.

```

1 // preallocated buffer with the exact size of a data frame
2 static uint8_t uart_rx_buf[VEL2D_FRAME_LEN];
3 volatile static uint16_t rx_len;
4
5 void HAL_UARTEx_RxEventCallback(UART_HandleTypeDef* huart, uint16_t size) {
6     if (huart->Instance != huart3.Instance) return;
7
8     rx_len = size;
9     static BaseType_t xHigherPriorityTaskWoken;
10    configASSERT(task_handle != NULL);
11    vTaskNotifyGiveFromISR(task_handle, &xHigherPriorityTaskWoken);
12    portYIELD_FROM_ISR(xHigherPriorityTaskWoken);
13
14    // reset reception from UART
15    HAL_UARTEx_ReceiveToIdle_IT(&huart3, uart_rx_buf, sizeof(uart_rx_buf));
16 }
17
18 // setup reception from UART in task init
19 HAL_UARTEx_ReceiveToIdle_IT(&huart3, uart_rx_buf, sizeof(uart_rx_buf));

```

Quellcode 5: Nutzung STM32-API für den Datenempfang über UART via Interrupt

Um die empfangenen Bytes zu parsen, ohne dies aber während der Ausführung der Interrupt-Callback zu tun, wird eine eigenständige FreeRTOS-Task erstellt. Dieser Task wird von der Interrupt-Callback mittels `vTaskNotifyGiveFromISR()` signalisiert 1.1.1 und die empfangenen Bytes werden wieder in ein Data-Frame deserialisiert, um die Geschwindigkeit und die CRC zu extrahieren.

Demnach kann dann eine CRC zur Kontrolle lokal aus den empfangenen Geschwindigkeitswert berechnet werden und sie mit der empfangenen vergleichen. Durch die Nutzung der dedizierten CRC-Peripherie ist die Berechnung beispielsweise auf einem STM32-F37x-Gerät das 60-fache schneller, und verwendet dabei nur 1,6% der Taktzyklen im Vergleich zur Softwareberechnung [STMf, S. 9].

```

1  while (true) {
2      ulTaskNotifyTake(pdTRUE, portMAX_DELAY);
3
4      len = rx_len; // access atomic by default on ARM
5      if (len != VEL2D_FRAME_LEN) {
6          ULOG_ERROR("parsing velocity failed: insufficient bytes received");
7          continue;
8      }
9
10     auto frame = *reinterpret_cast<const Vel2dFrame*>(uart_rx_buf);
11     auto* vel_data = reinterpret_cast<uint8_t*>(&frame.vel);
12     if (!frame.compare(HAL_CRC_Calculate(
13         &hcrc, reinterpret_cast<uint32_t*>(vel_data), sizeof(frame.vel)))) {
14         ULOG_ERROR("crc mismatch!");
15         ++crc_err;
16         continue;
17     }
18
19     frame.vel.x *= 1000; // m to mm
20     frame.vel.y *= 1000; // m to mm
21
22     xQueueSend(freertos::vel_sp_queue, &frame.vel, NO_BLOCK);
23 }

```

Quellcode 6: FreeRTOS-Task Dauerschleife

### 2.1.2 Übertragung von Sollgeschwindigkeiten

Um den vom Benutzer festzulegenden Geschwindigkeitssollwert für den mobilen Roboter zu übertragen, ist dem MCU-Board, auf dem die Steuerungssoftware läuft, physisch per UART mit einem Linux-Host (einem Raspberry Pi 5) verbunden. Auf dem Host wird das vorhandene ROS2-Paket `teleop_twist_keyboard` weiter verwendet, um

Geschwindigkeitseingaben des Benutzers über die Tastatur zu interpretieren. Um die Werten dann über UART zu übertragen, wird ein kleiner ROS2-Node als Brücke erstellt, der die Funktion des Micro-ROS-Agents ersetzt.

Dabei empfängt der Node über das ROS2-Framework die Geschwindigkeitssollwerte und überträgt sie zusammen mit der im Konstruktor kalkulierten CRC an die UART-Schnittstelle, die auf Linux als abstrahierter serieller Port geöffnet ist.

```

1  class Vel2dBridge : public rclcpp::Node {
2  public:
3      Vel2dBridge() : Node{"vel2d_bridge"} {
4          twist_sub_ = create_subscription<Twist>(
5              "cmd_vel", 10, [this](Twist::UniquePtr twist) {
6                  auto frame =
7                      Vel2dFrame{{twist->linear.x, twist->linear.y, twist->angular.z}};
8
9                  if (!uart.send(frame.data())) {
10                     RCLCPP_ERROR(this->get_logger(), "write failed");
11                     return;
12                 }
13                 RCLCPP_INFO(this->get_logger(), "sending [%f, %f, %f], crc: %u",
14                     frame.vel.x, frame.vel.y, frame.vel.z, frame.crc);
15             });
16     }
17
18 private:
19     rclcpp::Subscription<Twist>::SharedPtr twist_sub_;
20     SerialPort<VEL2D_FRAME_LEN> uart =
21         SerialPort<VEL2D_FRAME_LEN>(DEFAULT_PORT, B115200);
22 };

```

Quellcode 7: ROS2-Node Implementierung für Geschwindigkeitsübertragung

Die CRC-Berechnung auf dem Host erfolgt mithilfe einer C++-Bibliothek von Daniel Bahr [Bah22]. Der Algorithmus `CRC::CRC_32_MPEG2()` entspricht demjenigen, der von der CRC-Peripherie des STM32-Boards verwendet wird.

```

1  Vel2dFrame::Vel2dFrame(Vel2d vel)
2      : vel{std::move(vel)},
3      crc{CRC::Calculate(&vel, sizeof(vel), CRC::CRC_32_MPEG2())} {}

```

Quellcode 8: CRC-Berechnung im Konstruktor

Mithilfe dieser Implementierungen werden die Übertragung der Geschwindigkeitssollwerte vom Host und deren Empfang auf dem MCU ermöglicht. Dadurch, dass der

Empfang detektiert, dass keine weiteren Bytes übertragen werden, und ebenso durch die Überprüfung der CRC, werden unvollständige oder fehlerhafte Bytes erkannt und verworfen, ohne den Programmablauf zu blockieren.

### 2.1.3 Steuerungskomponenten als FreeRTOS-Tasks

Analog zur Implementierung basierend auf Micro-ROS, bei der alle logischen Komponenten als Single-Threaded-Executor abstrahiert werden, sind diese Komponenten in FreeRTOS ebenfalls als eigenständige Tasks implementiert. Der Fokus liegt hierbei darauf, den grundlegenden Datenaustausch in Form einer Publisher-Subscriber-Architektur mittels Queues zu realisieren. Dadurch müssen die Daten nicht mehr durch Semaphoren oder Mutexe geschützt werden, welche in FreeRTOS auch nur mittels Queue-Objekte abstrahiert sind.

Zunächst wird eine eigenständige Task zur Abfrage und Übertragung der Encoderwerte erstellt, die von der Hardware bzw. der Hardwareabstraktion durch Timer bereitgestellt werden, damit die anderen Tasks bei jeder Iteration auf einheitliche Encoderwerte zugreifen können.

```
1 static void task_impl(void*) {
2     constexpr TickType_t NO_BLOCK = 0;
3     TickType_t xLastWakeTime = xTaskGetTickCount();
4     const TickType_t xFrequency = pdMS_TO_TICKS(WHEEL_CTRL_PERIOD_MS.count());
5
6     while (true) {
7         auto enc_delta = FourWheelData(hal_encoder_delta_rad());
8
9         xQueueSend(freertos::enc_delta_wheel_ctrl_queue, &enc_delta, NO_BLOCK);
10        xQueueOverwrite(freertos::enc_delta_odom_queue, &enc_delta);
11
12        vTaskDelayUntil(&xLastWakeTime, xFrequency);
13    }
14 }
```

Quellcode 9: FreeRTOS-Task für Encoderwertabfrage und -übertragung

Die Empfänger-Task, welche mit `xQueueSend()` adressiert wird, läuft mit einer höheren Frequenz, sodass er die Daten immer schneller verarbeitet und auf neue Daten wartet. Im Gegensatz dazu ist `xQueueOverwrite()` eine spezielle Funktion, die ausschließlich für Queues mit einer maximalen Kapazität von einem Objekt vorgesehen ist. Sie überschreibt das vorhandene Objekt in der Queue, falls es existiert. In diesem Kontext ist dies jedoch irrelevant, da die zugehörige Empfänger-Task, der mit der gleichen Frequenz wie die Encoderwert-Task läuft, die Daten synchron verarbeitet. Dennoch

dient die Überschreibbarkeit als zusätzliche Sicherheitsmaßnahme für den Fall einer Verzögerung.

Darauf basierend kann die Kommunikation als Matrix wie folgt illustriert werden:

Sendertask \ Empfängertask	Odometrie	Drehzahlregelung	Posenregelung
<b>Encoderwerte</b>	→	→	
<b>Geschwindigkeitssollwert</b>			→
<b>Odometrie</b>			→
<b>Drehzahlregelung</b>			→

Tabelle 1: Kommunikationskanal-Matrix

Die Kanäle werden dementsprechend durch Queue-Objekte repräsentiert.

```

1 extern QueueHandle_t enc_delta_odom_queue;
2 extern QueueHandle_t enc_delta_wheel_ctrl_queue;
3 extern QueueHandle_t vel_sp_queue;
4 extern QueueHandle_t odom_queue;
5 extern QueueHandle_t vel_wheel_queue;
```

Quellcode 10: Deklaration der Queue-Objekte in der Header-Datei

Die grundlegende Implementierung der jeweiligen Steuerungstasks bleibt größtenteils von der Micro-ROS-Struktur erhalten. Die Initialisierung der jeweiligen Steuerungstasks erfolgt in `freertos::init()`:

```

1 void init() {
2     hal_init();
3     queues_init();
4     task_hal_fetch_init();
5     task_vel_rcv_init();
6     task_pose_ctrl_init();
7     task_wheel_ctrl_init();
8     task_odom_init();
9 }
```

Quellcode 11: Initialisierung von FreeRTOS-Tasks

Eine üblicher Ansatz in einem FreeRTOS-System, um unter anderem sowohl den Speicherverbrauch zu optimieren als auch die Programmdeterminiertheit zu verbessern, besteht darin, die Erstellung der FreeRTOS-Objekte statisch durchzuführen [Freh].

Um diese zu realisieren, wird im Makefile ein Makro `-DFREERTOS_STATIC_INIT` definiert, womit zur Übersetzungszeit entschieden wird, ob die Objekte dynamisch von der FreeRTOS-API oder statisch mit vorallokierten Speicherorten zugewiesen werden sollen.

Für eine Task, deren Speicher dynamisch von FreeRTOS allokiert wird, ist die Initialisierung wie folgt:

```
1 xTaskCreate(task_impl, "hal_fetch", STACK_SIZE, NULL, osPriorityNormal,  
2             &task_handle);
```

Quellcode 12: Dynamische Allokation eines FreeRTOS-Tasks

Wenn eine Task statisch erzeugt werden soll, muss der Benutzer manuell sowohl einen Speicherpuffer für den Task-Stack, als auch für die Task-Struktur selbst allokiert und an die API übergeben.

```
1 static StackType_t taskStack[STACK_SIZE];  
2 static StaticTask_t taskBuffer;  
3 task_handle = xTaskCreateStatic(  
4             task_impl, "hal_fetch", STACK_SIZE, NULL, osPriorityNormal,  
5             taskStack, &taskBuffer);
```

Quellcode 13: Statische Allokation eines FreeRTOS-Tasks

Analog dazu muss der Benutzer für eine statische Erzeugung einer Queue auch jeweils einen Speicherpuffer mit der maximalen Kapazität für die Queue und die Queue-Struktur selbst deklarieren:

```
1 constexpr size_t QUEUE_SIZE = 10;  
2 static FourWheelData buf[QUEUE_SIZE];  
3 static StaticQueue_t static_queue;  
4 return xQueueCreateStatic(QUEUE_SIZE, sizeof(*buf),  
5                           reinterpret_cast<uint8_t*>(buf), &static_queue);
```

Quellcode 14: Statische Allokation einer FreeRTOS-Queue

Damit schließt der Abschnitt zur Umstellung auf FreeRTOS. Der Code für die MCU-Software und für den ROS2-Node auf dem Host befindet sich im Repository [Xu25c].

## 2.2 Aktivierung von Instruktionscache

Zum Aktivieren des Instruktionscaches muss die Funktion `SCB_EnableICache()` aufgerufen werden. Da der Instruktionscache ausschließlich schreibgeschützte Befehle zwischenspeichert, ist keine Synchronisation mit modifizierbaren Daten erforderlich.

## 2.3 Aktivierung von Datencache

Obwohl der Datencache durch den einfachen Funktionsaufruf `SCB_EnableDCache()` aktiviert wird, stellt dies jedoch noch nicht den abschließenden Schritt dar.

Die Transportfunktionen für Micro-ROS nutzen die Ethernet-Schnittstelle, deren Funktionalität durch die Integration des LwIP-Stacks, der intern DMA verwendet, erweitert wird. Um sicherzustellen, dass die Daten korrekt verarbeitet werden, müssen sowohl der Heap für LwIP als auch die Speicherbereiche für die Ethernet-RX- und TX-Deskriptoren mittels Memory Protection Unit (MPU) so konfiguriert werden, dass sie nicht gecacht werden [hot23].

▼ Cortex Memory Protection Unit Region 1 Settings	
MPU Region	Enabled
MPU Region Base Address	0x30004000
MPU Region Size	16KB
MPU SubRegion Disable	0x0
MPU TEX field level	level 0
MPU Access Permission	ALL ACCESS PERMITTED
MPU Instruction Access	DISABLE
MPU Shareability Permission	DISABLE
MPU Cacheable Permission	DISABLE
MPU Bufferable Permission	DISABLE
▼ Cortex Memory Protection Unit Region 2 Settings	
MPU Region	Enabled
MPU Region Base Address	0x2007c000
MPU Region Size	512B
MPU SubRegion Disable	0x0
MPU TEX field level	level 0
MPU Access Permission	ALL ACCESS PERMITTED
MPU Instruction Access	DISABLE
MPU Shareability Permission	ENABLE
MPU Cacheable Permission	DISABLE
MPU Bufferable Permission	ENABLE

Abbildung 6: MPU-Konfiguration aus STM32CubeMX

Hierbei sind die Anfangsadressen sowie die Größe der RX- und TX-Deskriptoren und des LwIP-Heaps aus CubeMX-Standardkonfigurationen entnommen.

Obwohl die MPU konfiguriert wurde, um die Speicherbereiche für LwIP und die Ethernet-Deskriptoren als nicht-cachebar zu markieren, tritt dennoch ein Fehler auf, sobald die Verbindung zum Micro-ROS-Agent auf dem Host hergestellt wird. Der Fehler (7), der in den Debugausgaben des Micro-ROS-Agents sichtbar ist, deutet darauf hin, dass auf der Low-Level-Ebene bei der Übertragung der Daten über UDP weiterhin Probleme mit Kohärenz von Cache auftreten. Insbesondere scheint das `client_key` oder die assoziierten Daten nicht korrekt gecacht zu werden.



```

^ ros2 run micro_ros_agent micro_ros_agent udp4 --port 8888 -v6
[1742552565.083969] info      | UDPv4AgentLinux.cpp | init | running... | port: 8888
[1742552565.084433] info      | Root.cpp | set_verbose_level | logger setup | verbose_level: 6
[1742552565.561902] debug     | UDPv4AgentLinux.cpp | recv_message | [==>> UDP <<==] | client_key: 0x00000000, len: 16, data:
0000: 00 00 00 00 02 01 08 00 00 0A FF FD 02 00 00 00
[1742552565.562472] debug     | UDPv4AgentLinux.cpp | send_message | [** <<UDP>> **] | client_key: 0x00000000, len: 36, data:
0000: 00 00 00 00 06 01 1C 00 00 0A FF FD 00 00 01 00 58 52 43 45 01 00 01 0F 00 01 00 00 01 00 00 00
0020: 00 00 00 00
[1742552565.562845] debug     | UDPv4AgentLinux.cpp | recv_message | [==>> UDP <<==] | client_key: 0x00000000, len: 24, data:
0000: 00 00 00 00 00 01 10 00 58 52 43 45 01 00 01 0F 6D C9 35 70 81 00 FC 01
[1742552565.563041] info      | Root.cpp | create_client | create | client_key: 0x6DC93570, session_id: 0x81
[1742552565.563109] info      | SessionManager.hpp | establish_session | session established | client_key: 0x6DC93570, address: 192.168.1.249:19956
[1742552565.563207] debug     | UDPv4AgentLinux.cpp | send_message | [** <<UDP>> **] | client_key: 0x6DC93570, len: 19, data:
0000: 81 00 00 00 04 01 08 00 00 00 58 52 43 45 01 00 01 0F 00
[1742552565.563513] debug     | UDPv4AgentLinux.cpp | recv_message | [==>> UDP <<==] | client_key: 0x6DC93570, len: 48, data:
0000: 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
0020: 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
[1742552565.563611] info      | Root.cpp | delete_client | delete | client_key: 0x6DC93570
[1742552565.563698] info      | SessionManager.hpp | destroy_session | session closed | client_key: 0x6DC93570, address: 192.168.1.249:19956
[1742552565.563714] warning   | Root.cpp | create_client | invalid client key | client_key: 0x00000000
[1742552565.563794] debug     | UDPv4AgentLinux.cpp | send_message | [** <<UDP>> **] | client_key: 0x00000000, len: 23, data:
0000: 00 00 00 00 00 00 00 00 04 01 08 00 85 00 58 52 43 45 01 00 01 0F 00
[1742552565.563542] debug     | UDPv4AgentLinux.cpp | recv_message | [==>> UDP <<==] | client_key: 0x00000000, len: 13, data:
0000: 81 00 00 00 08 01 05 00 00 00 00 00 80
[1742552565.563587] debug     | UDPv4AgentLinux.cpp | recv_message | [==>> UDP <<==] | client_key: 0x00000000, len: 13, data:
0000: 81 00 00 00 08 01 05 00 00 00 00 00 80
[1742552565.563514] debug     | UDPv4AgentLinux.cpp | recv_message | [==>> UDP <<==] | client_key: 0x00000000, len: 13, data:
0000: 81 00 00 00 08 01 05 00 00 00 00 00 80
[1742552565.563539] debug     | UDPv4AgentLinux.cpp | recv_message | [==>> UDP <<==] | client_key: 0x00000000, len: 13, data:
0000: 81 00 00 00 08 01 05 00 00 00 00 00 80
[1742552565.563579] debug     | UDPv4AgentLinux.cpp | recv_message | [==>> UDP <<==] | client_key: 0x00000000, len: 13, data:
0000: 81 00 00 00 08 01 05 00 00 00 00 00 80
[1742552565.563547] debug     | UDPv4AgentLinux.cpp | recv_message | [==>> UDP <<==] | client_key: 0x00000000, len: 13, data:
0000: 81 00 00 00 08 01 05 00 00 00 00 00 80
[1742552565.563505] debug     | UDPv4AgentLinux.cpp | recv_message | [==>> UDP <<==] | client_key: 0x00000000, len: 13, data:
0000: 81 00 00 00 08 01 05 00 00 00 00 00 80
[1742552565.563522] debug     | UDPv4AgentLinux.cpp | recv_message | [==>> UDP <<==] | client_key: 0x00000000, len: 13, data:
0000: 81 00 00 00 08 01 05 00 00 00 00 00 80
[1742552565.563506] debug     | UDPv4AgentLinux.cpp | recv_message | [==>> UDP <<==] | client_key: 0x00000000, len: 13, data:
0000: 81 00 00 00 08 01 05 00 00 00 00 00 80

```

Abbildung 7: Micro-ROS-Agent Fehlermeldung mit Debugausgaben

Bei der Recherche zu diesem Problem wurde ein Issue auf GitHub identifiziert, welches genau das selbe Verhalten beschrieb. In diesem Kontext wurde dann der Autor um eine Lösung gebeten, die daraufhin bereitgestellt wurde und sich als effektiv erwies, um das Problem zu beheben [Mau24].

```

1  @@ -54,6 +54,10 @@
2  /* USER CODE BEGIN 1 */
3  /* address has to be aligned to 32 bytes */
4  #define ALIGN_ADDR(addr) ((uintptr_t)(addr) & ~0x1F)
5  #define ALIGN_SIZE(addr, size) ((size) + ((uintptr_t)(addr) & 0x1f))
6  #define FLUSH_CACHE_BY_ADDR(addr, size) \
7  + SCB_CleanDCache_by_Addr((uint32_t *)ALIGN_ADDR(addr), ALIGN_SIZE(addr, size))
8  /* USER CODE END 1 */
9
10 /* Private variables -----*/
11 @@ -404,6 +408,8 @@
12     Txbuffer[i].buffer = q->payload;
13     Txbuffer[i].len = q->len;
14
15 +     FLUSH_CACHE_BY_ADDR(Txbuffer[i].buffer, Txbuffer[i].len);
16 +
17     if(i>0)
18     {
19         Txbuffer[i-1].next = &Txbuffer[i];

```

Quellcode 15: Modifizierung des ST-Treiber-Quellcode in Diffansicht [Mau25]

Die Lösung ist in Bezug auf den Codeumfang recht simple: Für jede Übertragung muss nur der Cache für die Payload jedes Paketpuffers (`pbuf`) in `low_level_output()` mittels den Funktionsaufruf `SCB_CleanDCache_by_Addr()` geleert werden (1.2.1), so dass die Änderungen tatsächlich in den Speicher geschrieben und somit auch beim DMA-Controller korrekt widergespiegelt werden. Diese Lösung ist ebenfalls in einem Beitrag aus dem Jahr 2018 im ST-Forum dokumentiert [Alm].

Da die Größe der Cachelines auf allen Cortex-M7-Prozessoren 32 Byte beträgt [STMc, S. 4] und bei jedem Caching die gesamte Cacheline gefüllt wird, muss die übergebene Speicheradresse als Parameter durch eine bitweise AND-Operation mit `~0x1F` auf eine 32-Byte-Grenze ausgerichtet werden [CMS23]. Nach der Anpassung der Adresse für die 32-Byte-Ausrichtung muss die Größe dementsprechend wieder ergänzt werden, um die ausgegrenzten Bytes nach der Ausrichtung wieder zu berücksichtigen.

Hierbei ist zu beachten, dass ein Teil der Modifizierung direkt im generierten ST-Treiber-Quellcode vorgenommen wird, der bei jeder Neugenerierung überschrieben wird. In der Funktion `low_level_output()` ist kein durch ST bereitgestellter User-Code-Guard vorhanden, und ein manuell hinzugefügter User-Code-Guard wird ebenfalls überschrieben. Um dieses Problem zu umgehen, wurde eine Patch-Datei erstellt, die nach jeder Neugenerierung der Datei `LWIP/Target/ethernetif.c` angewendet werden muss.

## 3 Echtzeitanalyse - Erster Ansatz

Nachdem die Steuerungssoftware auf zwei verschiedenen Architekturen, nämlich FreeRTOS und Micro-ROS, entwickelt wurde, kann nun eine konkrete Implementierung einer Methode zur Analyse der Echtzeitfähigkeit basierend auf FreeRTOS erfolgen, um die Portabilität auf Micro-ROS zu ermöglichen. Ziel der Analyse ist es, Informationen darüber zu gewinnen, wie lange eine bestimmte Task oder eine bestimmte zeitkritische Funktion benötigt. Die daraus resultierenden Daten müssen mit einer angemessenen Genauigkeit erfasst werden, um sicherzustellen, dass die Echtzeitaspekte korrekt widergespiegelt werden.

Aufgrund von Einfachheit sowie Hardwarebeschränkungen wurde UART als Kommunikationsschnittstelle zur Übertragung der Echtzeitdaten vom Mikrocontroller zum Host gewählt. Mit einer theoretischen Übertragungsrate von bis zu 12,5 Mbit/s bietet UART ausreichende Bandbreite [STMe, S. 2], um die Profiling-Daten zu übertragen, ohne Überlastung zu verursachen.

der erste ansatz besteht grundsätzlich daraus, dass zu begin und am Ende der jeweiligen Task sowie der zeitkritischen Funktion die aktuelle Zyklenzahl aufzeichnen, um daraus die Echtzeitinformationen abzuleiten.

Daraus ergibt sich als Erstes die Notwendigkeit, eine threadsichere Multi Producer Senke, oder besser gesagt eine Multi Producer Single Consumer (MPSC) Queue, zu implementieren, welche die Echtzeitdaten kontinuierlich konsumiert und sie über UART ausgibt. Die FreeRTOS Stream- oder Messagebuffer sind für den Fall mit mehreren Producers nicht geeignet [Fre21].

### 3.1 Umsetzung mit einer Multi-Producer-Senke

Da FreeRTOS und dementsprechend auch Micro-ROS von Natur aus multithreaded sind und zur Echtzeitanalyse Daten von beliebiger Stelle in einem beliebigen Thread beim Programmlauf aufgezeichnet werden, muss dabei die Threadsicherheit gewährleistet werden, damit die zu übertragenden Daten in Form von mehreren Bytes nicht durch Race Conditions teils überschrieben und zu unbrauchbaren Daten werden.

Die grundlegende Idee besteht darin, dass Daten von mehreren Threads direkt in die Senke gepusht, oder besser gesagt direkt in einen internen Ringpuffer gespeichert werden, da das Schreiben der Daten in einen statischen Speicherpuffer wesentlich schneller ist in comparison to enqueueing the data into a linked list, because the latter requires dynamic heap memory allocation which costs hundreds of cycles each per syscall, where

as writing to a In-Memory-Puffer with byte alignment typischerweise  $N$  zyklen kostet wobei  $N$  die anzahl der Bytes ist und der schreibvorgang deterministisch ist.

Da der Speicher begrenzt ist, muss die Senke im schlimmsten Fall in der Lage sein zu erkennen, wann sie das weitere Schreiben von Daten in den Puffer blockieren muss, um zu verhindern, dass zuvor geschriebene, aber noch nicht verarbeitete Daten überschrieben werden.

Aber durch die Verwendung von DMA kombiniert mit einem Interrupt ausgelöst bei jedem Abschluss einer DMA-Übertragung kann die IO-gebundene Wartezeit zum Konsumieren der Bytes in der Senke eliminiert werden, da in diesem Fall die tatsächliche Ausgabe von Daten aus der Senke einfach zum Schreiben in einen anderen In-Memory-Puffer wird, während die eigentlichen IO-Operationen auf den DMA-Controller fern vom Prozessor ausgelagert werden. Wenn die tatsächliche IO die Daten schnell genug überträgt, um mit den eingehenden Daten Schritt zu halten, entsteht dabei keine Situation, in der eine Task blockiert werden muss, dass die Senke Speicherplatz freigibt, um den Schreibvorgang fortzusetzen.

Daher wurde als der erste Ansatz mit der Umsetzung mit einer Multi-Producer-Senke mittels DMA fortgefahren, da in diesem Fall das Schreiben von mehreren Bytes in die Senke idealerweise nur einige Zyklen kosten und würde sich nahezu als eine nicht-blockierende Operation vom Sicht des Prozessors oder Threads verhalten.

## 3.2 Aufbau der Multi-Producer-Senke

Wie kurz erwähnt, besteht die Senke einfacherweise hauptsächlich aus einem statisch vorallokierten Ringpuffer gepaart mit einem Schreib- und Lesezeiger. Mit den beiden Zeigern wird dann ermöglicht, die Größe der bereits geschriebenen Daten sowie der restliche verfügbare Speicherplatz zu ermitteln.

In der ersten Version der Implementierung wurde die Anzahl der Daten in der Senke so kalkuliert, dass wenn sich der Schreibzeiger beziehungsweise der Index im numerischen Sinne vor dem Lesezeiger befindet, ist die Anzahl von verbrauchbaren Daten einfach die Differenz von den beiden Indexen, ansonsten sind die zu verarbeiteten Daten von dem Lesezeiger bis zum Ende des Ringpuffers inklusive die Daten vom Anfang des Puffers bis zum Schreibzeiger, da die Zeiger immer auch auf die korrekte Position zeigen.

Dabei muss aber zwischen dem Fall unterschieden werden, wenn beide Zeiger gleichzeitig auf dieselbe Position zeigen: entweder ist der Ringpuffer leer, oder komplett voll beschrieben. Also muss der Schreiber noch wissen, ob das aktuelle Byte bereits verbraucht wurde und deshalb überschrieben werden kann, da er sonst in keiner Weise

unterscheiden kann, ob die Senke voll ist und dann das Schreiben verzögern soll.

Inspiziert von einem C++-Konferenzvortrag über eine Multi Producer Multi Consumer (MPMC)-Warteschlange [Str24], in dem jede Position des Datenpuffers eine eindeutige Schreibsequenznummer besitzt, diese bei der Entnahme der Daten atomar um die Gesamtlänge des Datenpuffers  $N$  erhöht, wodurch signalisiert wird, dass die Daten an dieser Position bereits in der Iteration  $N$  verarbeitet wurden und somit einwandfrei in der nächsten Iteration  $N + 1$  vom Schreiber überschrieben werden können, was durch den Vergleich mit der globalen Schreibsequenznummer ermöglicht wird, die ebenfalls nach jedem Schreibvorgang atomar erhöht wird.

Für den Fall mit einer Senke mit aber nur einem einzigen Verbraucher reicht es aus, den Zustand als `bool` zu speichern, der angibt, ob die Daten an einer bestimmten Position noch verarbeitet werden müssen oder bereits überschrieben werden können.

Um diese zusätzliche Speichieranforderung verursacht durch das explizite Markieren des Zustands für jedes Byte in dem Puffer für die finale Implementierung wegzuoptimieren, brauchen die Zeiger nicht mehr immer auf die korrekte Stelle zeigen, stattdessen können sie einfach über den Puffer hinaus zählen und bei jeder Nutzung der Zeiger deren Wert mittels einer Modulo-Operation mit der Gesamtgröße des Puffer normalisieren, so dass sie dann auf die tatsächliche Stelle zeigen. Dadurch kann die Kalkulation für die Anzahl der verfügbaren Daten auf eine simple Subtraktion zwischen den beiden Zeigern reduziert werden. Wenn die Größe des Puffers a power of two entspricht, kann die Kosten der Modulo-Operation auf ein Zyklus reduziert werden, which is a good trade-off and a small price to pay for eliminating the need for extra speicher space for the Zustand.

```
1  #ifndef TSINK_CAPACITY
2  constexpr size_t TSINK_CAPACITY = 2048;
3  #endif
4  uint8_t sink[TSINK_CAPACITY]{};
5  volatile size_t read_idx = 0;
6  std::atomic<size_t> write_idx = 0;
7
8  size_t size() { return write_idx - read_idx; }
9  size_t space() { return TSINK_CAPACITY - size(); }
10 size_t normalize(size_t idx) { return idx % TSINK_CAPACITY; }
```

Quellcode 16: Struktur der Senke

### 3.3 Schreibvorgang in die Senke

Auf ARM-Architekturen sind alle Zugriffe auf im Speicher ausgerichteten Bytes, Halbwörter (16-Bit) und Wörter (32-Bit) standardmäßig atomar und verursachen keine Schreib-Lese-Konflikte, sowohl beim Lesen als auch beim Schreiben [ARM21, S. A3-79].

Es muss jedoch sichergestellt werden, dass jeweils nur exakt ein einziger Thread an eine Position des Ringpuffers schreiben kann, wenn mehrere Threads gleichzeitig auf dieselbe Position zugreifen wollen.

Anbei kann eine Compare-And-Swap (CAS)-Operation durchgeführt werden, damit der Schreibindex jeweils nur von einem einzigen Thread inkrementiert wird. Nach der Inkrementierung hat somit der Thread den Anspruch, das Byte an den vorherigen Index zu schreiben, welcher den Index erfolgreich inkrementiert hat.

```
1 bool write_or_fail(uint8_t elem) {  
2     auto expected = write_idx.load();  
3     if (expected - read_idx == TSINK_CAPACITY) return false;  
4     if (write_idx.compare_exchange_strong(expected, expected + 1)) {  
5         sink[normalize(expected)] = elem;  
6         return true;  
7     }  
8     return false;  
9 }
```

Quellcode 17: atomare Schreiboperation in die Senke

Die Vorgehensweise ist wie folgt: zuerst wird der aktuelle Schreibindex als lokale Variable `expected` zwischengespeichert und es wird damit überprüft, ob der Puffer bereits voll ist und liefert vorzeitig zurück wenn dies der Fall ist, sonst bedeutet es, dass die Position mit dem aktuellen Index zu dieser Zeit noch beschreibbar ist. Danach wird die atomare CAS-Operation durchgeführt, indem der Schreibindex mit dem zwischengespeicherten Wert vergleicht und gleichzeitig um eins inkrementiert wird, wenn die beiden Werten derselbe sind. Die Fähigkeit, den Vergleich und auch den darauffolgenden Inkrement unter der Voraussetzung von Äquivalenz alle zusammen als eine atomare Operation durchführen zu können, ermöglicht, dass nur ein Thread am Ende den Schreibindex erfolgreich inkrementieren und folglich Daten über den zwischengespeicherten Index schreiben kann. Dabei wird die Synchronisation also in einer nicht-blockierenden Weise („lock-free“) garantiert.

Um das Schreiben von mehreren Bytes auch threadsicher und fehlerfrei durchzuführen, muss ein Mutex eingesetzt werden [Bar19]. Dies stellt sicher im Vergleich zu einem

einfach Semaphore, dass ein Thread, der ein Mutex hält, es möglichst schnell wieder freigibt und auch niemals vom Scheduler ausgeschlossen wird (1.1.1).

```

1 struct mtx_guard {
2     mtx_guard() { configASSERT(xSemaphoreTake(write_mtx, portMAX_DELAY)); }
3     ~mtx_guard() { configASSERT(xSemaphoreGive(write_mtx)); }
4 };
5
6 void write_blocking(const uint8_t* ptr, size_t len) {
7     while (true) {
8         if (volatile auto _ = mtx_guard{}; space() >= len) {
9             for (size_t i = 0; i < len; ++i) configASSERT(write_or_fail(ptr[i]));
10            return;
11        }
12        vTaskDelay(pdMS_TO_TICKS(1));
13    }
14 }

```

Quellcode 18: Blockierende Schreiboperation in die Senke

### 3.4 Lesevorgang aus der Senke

Eine kleine, statisch allokierte FreeRTOS-Task wird erstellt, um kontinuierlich zu versuchen, verfügbare Daten aus der Senke zu entnehmen und verarbeiten.

```

1 using consume_fn = void (*)(const uint8_t*, size_t);
2 consume_fn consume;
3
4 void task_impl(void*) {
5     auto consume_and_wait = [](size_t pos, size_t size) static {
6         if (!size) return;
7         consume(sink + pos, size);
8         ulTaskNotifyTake(pdFALSE, portMAX_DELAY);
9     };
10
11     while (true) {
12         if (size_t sz = size(); sz) {
13             auto wrap_around = ((normalize(read_idx) + sz) / TSINK_CAPACITY) *
14                             normalize(read_idx + sz);
15             auto immediate = sz - wrap_around;
16             consume_and_wait(normalize(read_idx), immediate);
17             consume_and_wait(0, wrap_around);
18             read_idx += sz;
19         } else {
20             vTaskDelay(pdMS_TO_TICKS(1));

```

```
21     }  
22 }  
23 }
```

### Quellcode 19: Implementierung der Task zur Datenverarbeitung

Als Verbrauchsfunktion `consume()` kann beispielsweise die STM32-HAL-API zur Übertragung mittels DMA genutzt werden, welche einen Zeiger zu einem Array und eine Variable als die Größe der lesbaren Daten als Parameter einnimmt.

Hierbei wird zuerst die Größe von möglichen verfügbaren Daten vom Anfang des Ringpuffers bis zur dem Schreibindex mathematisch kalkuliert und damit auch die Größe vom Leseindex bis zum Ende des Puffers. Mit jedem Aufruf von `consume()` wird mit `ulTaskNotifyTake()` darauf gewartet, dass die aktuelle IO-Operation fertig wird und somit neue Operation durchführen kann. Diese Vorgehensweise ist notwendig wenn `consume()` beispielsweise DMA nutzt: Die DMA-API von der STM32-HAL zur Übertragung ist möglicherweise nicht wiedereintrittsfähig und signalisiert dabei lediglich der Hardware den gewünschten Transfervorgang und kehrt sofort zurück [HAL]. Das heißt, die Daten werden einfach zur Verarbeitung für den DMA eingereicht, während der Programmfluss unmittelbar fortgesetzt wird. Daher werden subsequente Aufrufe hierbei synchronisiert.

```
1  enum struct CALL_FROM { ISR, NON_ISR };  
2  
3  template <CALL_FROM callsite>  
4  void consume_complete() {  
5      using namespace detail;  
6      if constexpr (callsite == CALL_FROM::ISR) {  
7          static BaseType_t xHigherPriorityTaskWoken;  
8          vTaskNotifyGiveFromISR(task_hdl, &xHigherPriorityTaskWoken);  
9          portYIELD_FROM_ISR(xHigherPriorityTaskWoken);  
10     } else {  
11         xTaskNotifyGive(task_hdl);  
12     }  
13 }
```

### Quellcode 20: Callback-Funktion für die Task-Notification

Erst nachdem die Task-Notifikation durch den Aufruf von `consume_complete()` empfangen wird, beispielsweise von einer Interrupt Service Routine (ISR), die durch die DMA-Hardware nach Abschluss der Übertragung ausgelöst wird, wird die Task wieder entblockt um weitere IO-Operationen zu beauftragen.



### 3.5 Nutzung der Senke mit DMA

Um diese Senke mit DMA und aktiviertem Daten-Cache zu verwenden, muss zunächst die Interrupt-Callback `HAL_UART_TxCpltCallback()` definiert werden, die bei Abschluss jedes DMA-Transfers ausgelöst wird.

Die Initialisierungsfunktion der Senke ist dann aufzurufen, welche einen Funktionszeiger vom Typ `consume_fn` zur Verarbeitung von Daten (15) von Daten sowie eine Priorität für die interne Verbraucher-Task als Argumente entgegennehmen.

```

1 void HAL_UART_TxCpltCallback(UART_HandleTypeDef* huart) {
2     if (huart->Instance == huart3.Instance)
3         tsink::consume_complete<tsink::CALL_FROM::ISR>();
4 }
5
6 void main() {
7     auto tsink_consume_dma = [](const uint8_t* buf, size_t size) static {
8         auto flush_cache_aligned = [](uintptr_t addr, size_t size) static {
9             constexpr auto align_addr = [](uintptr_t addr) { return addr & ~0x1F; };
10            constexpr auto align_size = [](uintptr_t addr, size_t size) {
11                return size + ((addr) & 0x1F);
12            };
13
14            SCB_CleanDCache_by_Addr(reinterpret_cast<uint32_t*>(align_addr(addr)),
15                                    align_size(addr, size));
16        };
17
18        flush_cache_aligned(reinterpret_cast<uintptr_t>(buf), size);
19        HAL_UART_Transmit_DMA(&huart3, buf, size);
20    };
21    tsink::init(tsink_consume_dma, osPriorityAboveNormal);
22 }

```

Quellcode 21: Initialisierung der Senke mit DMA

### 3.6 Nutzung der Senke mit blockierender IO

Ähnlich wie bei der Initialisierung über DMA, entfällt hier aber der Interrupt-Callback, und die Funktion zur Datenverarbeitung wird durch die Verwendung der blockierenden API ohne Leerung von Cache vereinfacht, da ohne DMA keine manuelle Sicherstellung der Cache-Kohärenz notwendig ist.

```

1 int main() {
2     auto tsink_consume = [](const uint8_t* buf, size_t size) static {

```

```

3     HAL_UART_Transmit(&huart3, buf, size, HAL_MAX_DELAY);
4     tsink::consume_complete<tsink::CALL_FROM::NON_ISR>();
5 };
6
7     tsink::init(tsink_consume, osPriorityAboveNormal);
8 }

```

Quellcode 22: Initialisierung der Senke mit blockierender IO

### 3.7 Benchmark

Ein Benchmark für die Senke wurde entwickelt, um deren Leistung unter paralleler Last zu testen. Der Benchmark lässt eine Anzahl von `BENCHMARK_N = 5` Threads gleichzeitig laufen, die jeweils eine Anzahl von `iteration = 5000` Nachrichten mit ca. 80 Charaktern nach Formatierung hintereinander über die Senke ausgeben.

Nach Abschluss des Benchmarks werden die gemessenen Zeiten und die Laufzeitstatistiken der jeweiligen Task ausgegeben.

time in ms: 8543	time in ms: 10964
time in ms: 8728	time in ms: 11016
time in ms: 9196	time in ms: 11285
time in ms: 9342	time in ms: 11379
time in ms: 9571	time in ms: 11405
=====	=====
Task          Time          %%	Task          Time          %%
print_bench   1          <1%	print_bench   0          <1%
Tmr Svc      0          <1%	Tmr Svc      0          <1%
IDLE         72753      76%	IDLE         0          <1%
benchmark    4363       4%	benchmark    3624       3%
benchmark    4377       4%	benchmark    3637       3%
benchmark    4257       4%	benchmark    3623       3%
benchmark    4443       4%	benchmark    3644       3%
benchmark    4238       4%	benchmark    3631       3%
tsink        351        <1%	tsink        94876      83%

Quellcode 23: Benchmark DMA

Quellcode 24: Benchmark mit blockierender IO

Die Ausgabe enthält zwei verschiedene Zeitmessungen für den Benchmark. Die erste Messung erfasst die Zeitspanne vom Start des jeweiligen Threads bis zu dessen Beendigung. Die zweite Messung bezieht sich auf die FreeRTOS-Laufzeitstatistiken, die durch `vTaskGetRunTimeStats()` formatiert ausgegeben werden. Diese liefern die absolute

akkumulierte Zeit für jede Task, die im Zustand „Running“ verbracht hat, sowie deren prozentualen Anteil an der Gesamtlaufzeit [Fre25].

Der Benchmark zeigt, dass asynchrone Übertragung per DMA die Gesamtlaufzeit des Benchmark-Prozesses im Vergleich zur IO-gebundenen Variante um etwa 16 % verringerte, während gleichzeitig die IO-gebundene Zeit freigegeben wurde, sodass sie von anderen Aufgaben genutzt werden kann.

Ebenso kann abgeleitet werden, dass durch die Verwendung von DMA die Datenübertragungsrate nahezu das vorkonfigurierte Maximum der Baudrate von 2.000.000 bps erreicht wurde. Insgesamt wurden 1.908.759 Bytes übertragen, dabei hat ein UART-Byte-Frame eine standardmäßige Wortlänge von 8 Bit hat, inklusive je 1 Start- und 1 Stopp-Bit, ohne Paritätsbit.

$$1.908.355 \text{ B} \times 10 \text{ b per Frame} = 19.083.550 \text{ b} = \text{Gesamte Bits}$$

Teilt man dies durch die gesamte Übertragungszeit, ergibt sich die effektive Bitrate sowie der prozentuale Anteil im Vergleich zur maximalen Baudrate:

$$\begin{aligned} \text{Bitrate bei DMA} &= \frac{19.083.550 \text{ b}}{9,571 \text{ s}} \approx 1.993.893,01 \text{ bps} \\ &\Rightarrow 99,70 \% \text{ des Maximums} \end{aligned}$$

$$\begin{aligned} \text{Bitrate bei blockierender IO} &= \frac{19.083.550 \text{ b}}{11,405 \text{ s}} \approx 1.673.261,73 \text{ bps} \\ &\Rightarrow 83,66 \% \text{ des Maximums} \end{aligned}$$

Der Code für die Senke sowie den Benchmark befinden sich in den Repositorys [Xu25a, Xu25b].

### 3.8 Implementierung des Messverfahrens

Nachdem die threadsichere Datenausgabe implementiert wurde, kann nun die Frage geklärt werden, wie die Dauer eines beliebigen Funktionsaufrufs oder einer Task von der Zuweisung durch den Scheduler bis zum Abschluss gemessen werden kann.

### 3.8.1 Aktivierung der DWT

Wie im vorherigen Abschnitt erläutert 1.3, stellt die DWT einen geeigneten Ansatz zur Generierung von Echtzeitdaten in Form von Zyklenzahl dar. Sie ist standardmäßig auf Cortex-M7-Prozessoren verfügbar und kann durch die folgenden Konfigurationsschritte aktiviert werden:

```
1 void enable_dwt() {  
2     CoreDebug->DEMCR |= CoreDebug_DEMCR_TRCENA_Msk;  
3     DWT->LAR = 0xC5ACCE55; // software unlock  
4     DWT->CYCCNT = 1;  
5     DWT->CTRL |= DWT_CTRL_CYCCNTENA_Msk;  
6 }
```

Quellcode 25: Aktivierung der DWT [Plo16]

Danach kann die aktuelle Zyklenzahl direkt über `DWT->CYCCNT` ausgelesen werden.

## 3.9 Aufzeichnung von Zyklenstempeln

Drei wesentliche Informationen werden bei der Aufzeichnung von Zyklenstempeln erfasst: der Identifikator der zugehörigen Task oder Funktion, der aktuelle Zyklenzahl und ein Marker, der angibt, ob der Zyklenstempel den Beginn oder das Ende einer Dauer markiert. Diese Daten werden in einem Strukturtyp gespeichert.

```
1 struct cycle_stamp {  
2     const char* name;  
3     uint32_t cycle;  
4     bool is_begin;  
5 } __attribute__((packed));
```

Quellcode 26: Definition des Zyklenstempels

Da das Schreiben in die Senke per se nicht „lock-free“ ist, kann es nicht direkt in einer ISR bei der Erstellung eines Zyklenstempels aufgerufen werden. Stattdessen müssen die Daten erst in einen temporären Puffer reingeschrieben werden.

```
1 inline constexpr size_t STAMP_BUF_SIZE = 512;  
2  
3 inline std::array<cycle_stamp, STAMP_BUF_SIZE> stamps{};  
4 volatile inline size_t stamp_idx = 0;  
5 volatile inline bool stamping_enabled = 0;
```

Quellcode 27: Globaler Temporärpuffer mit dessen Schreibindex und Aktivierungsflag

Die Funktion zur Aufzeichnung eines Zyklenstempels ist wie folgt definiert:

```

1  template <bool from_isr>
2  inline void stamp(const char* name, bool is_begin) {
3      struct disable_isr_guard {
4          disable_isr_guard() { taskENTER_CRITICAL(); }
5          ~disable_isr_guard() { taskEXIT_CRITICAL(); }
6      };
7
8      if constexpr (!from_isr) volatile auto _ = disable_isr_guard();
9
10     stamps[stamp_idx] = {name, DWT->CYCCNT, is_begin};
11     stamp_idx = (stamp_idx + 1) % stamps.size();
12 }

```

Quellcode 28: Funktion zur Aufzeichnung von Zyklenstempeln

Innerhalb der Funktion ist die Definition eines Typs `struct disable_isr_guard` zu finden, welcher dafür sorgt, dass diese Funktion, wenn auch von einem nicht-ISR-Kontext aufgerufen wird, den gesamten Funktionsblock beziehungsweise die Aufzeichnung als ein kritischer Abschnitt ausführt.

Das Konzept von Resource Acquisition Is Initialization (RAII) wird hierbei angewendet, um beim Konstruieren eines Objekts von diesem Typ automatisch die Funktion `taskENTER_CRITICAL()` sowie bei dessen Dekonstruktion – beim Verlassen der Funktion `stamp()` – `taskEXIT_CRITICAL()` aufzurufen und dadurch einen kritischen Abschnitt bilden. Laut des ISO-C++-Standards wird der Aufruf von Destruktoren mit „Side Effects“<sup>1</sup> nicht durch Optimierung eliminiert und erfolgt garantiert am Ende des Ausführungsblocks, selbst wenn das Objekt nicht genutzt zu sein scheint [iso20, §6.7.5.4 Abs. 3], und zwar in der umgekehrten Reihenfolge, wie die Objekte kreiert worden sind [Fou25].

Mit einem kritischen Abschnitt kann somit sichergestellt werden, dass zwischen der Lesezugriff auf den Schreibindex `stamp_idx` und dessen Inkrementierung nicht durch Kontextwechsel unterbrochen wird, so dass die geschriebene Daten nicht unmittelbar vor der Inkrementierung des Schreibindexes von anderen Threads überschrieben werden.

Mittels einer booleschen Variable als Template-Argument, kombiniert mit `if constexpr`,

<sup>1</sup>Zu „Side Effects“ zählen unter anderem Lese- oder Schreibzugriffe auf ein Objekt, das als `volatile` gekennzeichnet ist, sowie Modifikationen eines Objekts. [cpp]

kann zur Übersetzungszeit festgelegt werden, ob das Objekt erzeugt oder weggelassen werden soll. Konkret werden dabei zwei unterschiedliche Versionen dieser Funktion durch den Compiler generiert, wodurch das Branching zur Laufzeit vollständig eliminiert wird [cpp23]. Je nachdem, ob der Boolean falsch oder wahr ist, wird die entsprechende Version mit oder ohne die Erzeugung des Objekts für den kritischen Abschnitt aufgerufen.

### 3.9.1 Aufzeichnung in Anwendungscode

Auch hier kann erneut auf die RAII zurückgegriffen werden, da sie es ermöglicht, Code automatisch zu Beginn und am Ende eines beliebigen, kontinuierlichen Abschnitts im Anwendungscode auszuführen.

```
1 struct cycle_stamp_raii {
2     cycle_stamp_raii(const char* name) : name{name} {
3         if (stamping_enabled) stamp<false>(name, true);
4     }
5     ~cycle_stamp_raii() {
6         if (stamping_enabled) stamp<false>(name, false);
7     }
8
9     const char* name;
10 };
```

Quellcode 29: Definition des Strukturtyps zur manuellen Aufzeichnung

Um die Dauer einer Funktion zu messen, kann einfach ein Objekt dieses Typs zu Beginn der Funktion definiert werden; dasselbe gilt auch für einen spezifischen Code-Abschnitt.

```
1 void func()
2 { // --> stamped at the start of this function
3     volatile cycle_stamp_raii _{"func"};
4     { // --> stamped at the start of this code block
5         volatile cycle_stamp_raii _{"code block"};
6     } // --> stamped when this block ends
7 } // --> stamped when this function goes out of scope
```

Quellcode 30: Beispielnutzung des RAII-Strukturtyps

### 3.9.2 Aufzeichnung beim Kontextwechsel

FreeRTOS bietet eine Vielzahl von Makros, die beim Kontextwechsel, genauer gesagt zu Beginn und Abschluss jedes Zeitabschnitts (engl. Time Slice) der aktuell laufenden

Task, als ISR-Callbacks aufgerufen werden können. (1.1.1). Das Makro `traceTASK_SWITCHED_IN()` wird aufgerufen, nachdem eine Task zum Ausführen ausgewählt wurde. `traceTASK_SWITCHED_OUT()` wird aufgerufen, unmittelbar bevor eine neue Task ausgewählt wird. An diesen Zeitpunkten enthält `pxCurrentTCB` (der interne Task-Control-Block-Struktur von FreeRTOS) die Metadaten der aktuellen Task, wodurch der Nutzer die Chance hat, direkt darauf zuzugreifen. ([Fref])

Da die Definitionen solcher Makros immer vor der Einbindung der `FreeRTOS.h` erfolgen müssen, können sie einfachheitshalber am Ende der `FreeRTOSConfig.h` definiert werden.

```

1 void task_switched_isr(const char* name, uint8_t start);
2 #define traceTASK_SWITCHED_IN() \
3     task_switched_isr(pxCurrentTCB->pcTaskName, 1)
4 #define traceTASK_SWITCHED_OUT() \
5     task_switched_isr(pxCurrentTCB->pcTaskName, 0)

```

Quellcode 31: Konkrete Definition der Trace Hook Makros

Hierbei werden die Makros jeweils als ein Aufruf der Funktion `task_switched_isr()` mit dem Namen der aktuellen Task `pcTaskName` sowie einen boolesche Start/End-Marker, definiert als `uint8_t` um das Einbinden von `<stdbool.h>` zu sparen, definiert.

Das Feld `uxTaskNumber` vom Typ `unsigned long` aus dem `pxCurrentTCB`-Objekt, das eigentlich speziell zur Task-Identifizierung für Drittanbieter-Softwares konzipiert ist [Frea], kann in dem Falle auch als möglicherweise der leichtgewichtige Identifikator genutzt werden. Da das Ausgeben des menschenlesbaren Namens keinen Bottleneck bei der IO-Übertragung verursacht und man in der Nachbearbeitung nicht jeden generierten Zyklusstempel manuell mit der zugehörigen Task- oder Funktionsname abgleichen muss, wird hier einfachheitshalber auf den Namen entschieden.

```

1 void task_switched_isr(const char* name, uint8_t start) {
2     if (!stamping_enabled) return;
3
4     stamp<true>(name, start);
5     ctx_switch_cnt += 1;
6 }

```

Quellcode 32: Funktion zur Zyklusstempelgenerierung beim Kontextwechsel

Die Funktion überprüft zunächst, ob die Aufzeichnung beim Kontextwechsel durchgeführt werden soll, und ruft anschließend `record()` auf, falls dies der Fall ist. Nebenbei wird ein Zähler inkrementiert, der die akkumulierte Anzahl der Kontextwechsel repräsentiert.

---

Mit den Trace Hooks, die zu Beginn und Abschluss jedes Task-Zeitabschnitts ausgelöst werden, und dem RAII-Strukturtyp zur manuellen Generierung von Zyklusstempeln



## **4 Abschluss**

### **4.1 Fazit**

### **4.2 Ausblick**

## Literaturverzeichnis

- [Alm] ALMGREN, Sven: *STM32H7 LwIP Cache Bug Fix*. <https://community.st.com/t5/stm32-mcus-embedded-software/stm32h7-lwip-cache-bug-fix/m-p/383712>. – Zugriff: 21. März 2025
- [ARMa] ARM LIMITED: *ARMv7-M Architecture Reference Manual*. <https://developer.arm.com/documentation/ddi0403/d/Debug-Architecture/ARMv7-M-Debug/The-Data-Watchpoint-and-Trace-unit/Profiling-counter-support?lang=en>. – Zugriff: 14. März 2025
- [ARMb] ARM LIMITED: *ARMv7-M Architecture Reference Manual*. <https://developer.arm.com/documentation/ddi0403/d/Debug-Architecture/ARMv7-M-Debug/The-Data-Watchpoint-and-Trace-unit/CYCCNT-cycle-counter-and-related-timers?lang=en>. – Zugriff: 14. März 2025
- [ARMc] ARM LIMITED: *ARMv7-M Architecture Reference Manual*. <https://developer.arm.com/documentation/ddi0403/d/Debug-Architecture/ARMv7-M-Debug/The-Data-Watchpoint-and-Trace-unit?lang=en>. – Zugriff: 14. März 2025
- [ARMd] ARM LIMITED: *Data Watchpoint and Trace Unit (DWT)*, <https://developer.arm.com/documentation/ddi0439/b/Data-Watchpoint-and-Trace-Unit/About-the-DWT>. – Zugriff: 14. März 2025
- [Arme] ARM LIMITED: *Data Watchpoint and Trace Unit (DWT) Programmer's Model*. <https://developer.arm.com/documentation/ddi0439/b/Data-Watchpoint-and-Trace-Unit/DWT-Programmers-Model>. – Zugriff: 14. März 2025
- [ARMf] ARM LIMITED: *Summary: How many instructions have been executed on a Cortex-M processor?* <https://developer.arm.com/documentation/ka001499/latest/>. – Zugriff: 14. März 2025
- [Arm g] ARM LIMITED (Hrsg.): *Tightly Coupled Memory*. Arm Limited, <https://developer.arm.com/documentation/den0042/a/Tightly-Coupled-Memory>. – Document ID: DEN0042A
- [ARM21] ARM LIMITED (Hrsg.): *ARM Architecture Reference Manual: ARMv7-A and ARMv7-R edition*. ARM Limited, 2021. – Zugriff: 28. März 2025
- [Bah22] BAHR, Daniel: *CRCpp*. <https://github.com/d-bahr/CRCpp>. Version: 2022. – Zugriff: 16. März 2025
- [Bar19] BARRY, Richard: *Implementation of printf that works in threads*. <https://forums.freertos.org/t/implementation-of-printf-that-works-in-threads/8117/2>. Version: 2019. – Zugriff: 27. März 2025
- [CMS23] CMSIS: *CMSIS Core Cache Functions*. [https://docs.contiki-ng.org/en/release-v4.5/\\_api/group\\_\\_CMSIS\\_\\_Core\\_\\_CacheFunctions](https://docs.contiki-ng.org/en/release-v4.5/_api/group__CMSIS__Core__CacheFunctions).

- html#ga696fadbf7b9cc71dad42fab61873a40d. Version: 2023. – Zugriff: 21. März 2025
- [cpp] CPPREFERENCE.COM: *Order of evaluation*. [https://en.cppreference.com/w/c/language/eval\\_order](https://en.cppreference.com/w/c/language/eval_order). – Zugriff: 29. März 2025
- [cpp23] CPPREFERENCE.COM: *if statement - constexpr if*. [https://en.cppreference.com/w/cpp/language/if#Constexpr\\_if](https://en.cppreference.com/w/cpp/language/if#Constexpr_if). Version: 2023. – Zugriff: 29. März 2025
- [Emb] EMBEDDED EXPERT.IO: *Understanding Cache Memory in Embedded Systems*. Blog post. <https://blog.embeddedexpert.io/?p=2707>. – Zugriff: 19. März 2025
- [Fou25] FOUNDATION, ISO C.: *FAQ: Destructor Order for Locals*. <https://isocpp.org/wiki/faq/dtors#order-dtors-for-locals>. Version: 2025. – Zugriff: 29. März 2025
- [Frea] FREERTOS: *FreeRTOS Source Code*. <https://github.com/FreeRTOS/FreeRTOS-Kernel/blob/0030d609a4b99118d9a400340d88c3c3c4816f2b/tasks.c#L410>. – Zugriff: 29. März 2025
- [Freb] FREERTOS: *Mutex or Semaphore*. <https://forums.freertos.org/t/mutex-or-semaphore/14644/3>. – Zugriff: 15. März 2025
- [Frec] FREERTOS: *Mutexes*. <https://www.freertos.org/Documentation/02-Kernel/02-Kernel-features/02-Queues-mutexes-and-semaphores/04-Mutexes>. – Zugriff: 15. März 2025
- [Fred] FREERTOS: *Queues*. <https://www.freertos.org/Documentation/02-Kernel/02-Kernel-features/02-Queues-mutexes-and-semaphores/01-Queues>. – Zugriff: 15. März 2025
- [Free] FREERTOS: *The RTOS Tick*. <https://www.freertos.org/Documentation/02-Kernel/05-RTOS-implementation-tutorial/02-Building-blocks/03-The-RTOS-tick>. – Zugriff: 15. März 2025
- [Fref] FREERTOS: *RTOS Trace Feature*. <https://freertos.org/Documentation/02-Kernel/02-Kernel-features/09-RTOS-trace-feature#defining>. – Zugriff: 15. März 2025
- [Freg] FREERTOS: *semphr.h*. <https://github.com/FreeRTOS/FreeRTOS-Kernel/blob/0030d609a4b99118d9a400340d88c3c3c4816f2b/include/semphr.h#L99>. – Zugriff: 15. März 2025
- [Freh] FREERTOS: *Static vs Dynamic Memory Allocation*. <https://www.freertos.org/Documentation/02-Kernel/02-Kernel-features/09-Memory-management/03-Static-vs-Dynamic-memory-allocation>. – Zugriff: 19. März 2025
- [Frei] FREERTOS: *Task Notifications*. <https://www.freertos.org/Documentation/02-Kernel/02-Kernel-features/03-Direct-to-task>

- notifications/01-Task-notifications#description. – Zugriff: 15. März 2025
- [Frej] FREERTOS: *Task Notifications - Performance Benefits and Usage Restrictions*. <https://www.freertos.org/Documentation/02-Kernel/02-Kernel-features/03-Direct-to-task-notifications/01-Task-notifications#performance-benefits-and-usage-restrictions>. – Zugriff: 15. März 2025
- [Frek] FREERTOS: *tasks.c*. [https://github.com/znxuz/mecarover/blob/5ba898b9051b682c8f6cfce867b99b681a5dda7f/Middlewares/Third\\_Party/FreeRTOS/Source/tasks.c#L308](https://github.com/znxuz/mecarover/blob/5ba898b9051b682c8f6cfce867b99b681a5dda7f/Middlewares/Third_Party/FreeRTOS/Source/tasks.c#L308). – Zugriff: 15. März 2025
- [Frel] FREERTOS: *tasks.c*. [https://github.com/znxuz/mecarover/blob/5ba898b9051b682c8f6cfce867b99b681a5dda7f/Middlewares/Third\\_Party/FreeRTOS/Source/tasks.c#L4990](https://github.com/znxuz/mecarover/blob/5ba898b9051b682c8f6cfce867b99b681a5dda7f/Middlewares/Third_Party/FreeRTOS/Source/tasks.c#L4990). – Zugriff: 15. März 2025
- [Frem] FREERTOS: *tasks.c*. [https://github.com/znxuz/mecarover/blob/5ba898b9051b682c8f6cfce867b99b681a5dda7f/Middlewares/Third\\_Party/FreeRTOS/Source/tasks.c#L4614](https://github.com/znxuz/mecarover/blob/5ba898b9051b682c8f6cfce867b99b681a5dda7f/Middlewares/Third_Party/FreeRTOS/Source/tasks.c#L4614). – Zugriff: 15. März 2025
- [Fren] FREERTOS: *Tick Resolution*. <https://mobile.freertos.org/Documentation/02-Kernel/05-RTOS-implementation-tutorial/02-Building-blocks/11-Tick-Resolution>. – Zugriff: 15. März 2025
- [Fre21] FREERTOS: *FreeRTOS Kernel: stream\_buffer.h*. [https://github.com/FreeRTOS/FreeRTOS-Kernel/blob/0030d609a4b99118d9a400340d88c3c3c4816f2b/include/stream\\_buffer.h#L41](https://github.com/FreeRTOS/FreeRTOS-Kernel/blob/0030d609a4b99118d9a400340d88c3c3c4816f2b/include/stream_buffer.h#L41). Version: 2021. – Zugriff: 27. März 2025
- [Fre25] FREERTOS: *Run-time Statistics*. <https://www.freertos.org/Documentation/02-Kernel/02-Kernel-features/08-Run-time-statistics#description>. Version: 2025. – Zugriff: 28. März 2025
- [HAL] ; SourceVu (Veranst.): *HAL\_UART\_Transmit\_DMA Documentation*. [https://sourcevu.sysprogs.com/stm32/HAL/files/Src/stm32f4xx\\_hal\\_uart.c#tok5956](https://sourcevu.sysprogs.com/stm32/HAL/files/Src/stm32f4xx_hal_uart.c#tok5956). – Zugriff: 28. März 2025
- [hot23] HOTSPOT stm32: *STM32H7-LwIP-Examples*. <https://github.com/stm32-hotspot/STM32H7-LwIP-Examples?tab=readme-ov-file#cortex-m7-configuration>. Version: 2023. – Zugriff: 21. März 2025
- [iso20] ; International Organization for Standardization (Veranst.): *ISO/IEC 14882:2020(E): Programming Languages — C++*. Geneva, Switzerland, 2020
- [Kou23] KOUBAA, Anis: *Robot Operating System (ROS) The Complete Reference*. Volume 7. Springer Verlag, 2023. – ISBN 978-3-031-09061-5
- [Lim] LIMITED, ARM: *Cortex-M7 Documentation – Arm Developer*. <https://developer.arm.com/documentation/ka001150/latest/>. – Zugriff: 19. März 2025

- [Mau24] MAUBEUGE, Nicolas de: *Issue #139: Cache Coherency Problems in STM32CubeMX Integration*. [https://github.com/micro-ROS/micro\\_ros\\_stm32cubemx\\_utils/issues/139](https://github.com/micro-ROS/micro_ros_stm32cubemx_utils/issues/139). Version: 2024. – Zugriff: 21. März 2025
- [Mau25] MAUBEUGE, Nicolas de: *Comment to issue #139: Cache Coherency Problems in STM32CubeMX Integration*. [https://github.com/micro-ROS/micro\\_ros\\_stm32cubemx\\_utils/issues/139#issuecomment-2710543256](https://github.com/micro-ROS/micro_ros_stm32cubemx_utils/issues/139#issuecomment-2710543256). Version: 2025. – Zugriff: 21. März 2025
- [Plo16] PLOUCH, Howard: *Activation of DWT on Cortex-M7*. <https://stackoverflow.com/a/37345912>. Version: 2016. – Zugriff: 21. März 2025
- [Sch19] SCHLAIKJER, Ross: *Memories and Latency*. Blog post. <https://rhye.org/post/stm32-with-opencm3-4-memory-sections/>. Version: 2019. – Zugriff: 19. März 2025
- [SEGa] SEGGER: *SEGGER SystemView User Manual*, [https://www.segger.com/downloads/jlink/UM08027\\_SystemView.pdf](https://www.segger.com/downloads/jlink/UM08027_SystemView.pdf). – Zugriff: 14. März 2025
- [SEGb] SEGGER MICROCONTROLLER: *What is SystemView?* <https://www.segger.com/products/development-tools/systemview/technology/what-is-systemview#how-does-it-work>. – Zugriff: 14. März 2025
- [STMa] STMICROELECTRONICS: *HAL\_UARTEx\_ReceiveToIdle\_IT*. [https://sourcevu.sysprogs.com/stm32/HAL/symbols/HAL\\_UARTEx\\_ReceiveToIdle\\_IT](https://sourcevu.sysprogs.com/stm32/HAL/symbols/HAL_UARTEx_ReceiveToIdle_IT). – Zugriff: 16. März 2025
- [STMb] STMICROELECTRONICS: *HAL\_UARTEx\_RxEventCallback Documentation*. [https://sourcevu.sysprogs.com/stm32/HAL/symbols/HAL\\_UARTEx\\_RxEventCallback](https://sourcevu.sysprogs.com/stm32/HAL/symbols/HAL_UARTEx_RxEventCallback). – Zugriff: 16. März 2025
- [STMc] STMICROELECTRONICS: *Level 1 Cache on STM32F7 Series and STM32H7 Series*. Application Note. [https://www.st.com/resource/en/application\\_note/an4839-level-1-cache-on-stm32f7-series-and-stm32h7-series-stmicroelectronics.pdf](https://www.st.com/resource/en/application_note/an4839-level-1-cache-on-stm32f7-series-and-stm32h7-series-stmicroelectronics.pdf). – Zugriff: 19. März 2025
- [STMd] STMICROELECTRONICS: *STM32F7 Series System Architecture and Performance*. Application Note. [https://www.st.com/resource/en/application\\_note/an4667-stm32f7-series-system-architecture-and-performance-stmicroelectronics.pdf](https://www.st.com/resource/en/application_note/an4667-stm32f7-series-system-architecture-and-performance-stmicroelectronics.pdf). – Zugriff: 19. März 2025
- [STMe] STMICROELECTRONICS: *STM32F767ZI Datasheet*. <https://www.st.com/resource/en/datasheet/stm32f767zi.pdf>. – Zugriff: 20. März 2025
- [STMf] STMICROELECTRONICS: *Using the CRC Peripheral on STM32 Microcontrollers*, [https://www.st.com/resource/en/application\\_note/an4187-using-the-crc-peripheral-on-stm32-microcontrollers-stmicroelectronics.pdf](https://www.st.com/resource/en/application_note/an4187-using-the-crc-peripheral-on-stm32-microcontrollers-stmicroelectronics.pdf). – Zugriff: 16. März 2025
- [Str24] STRAUSS, Erez: *User API & C++ Implementation of a Multi Producer, Multi*

- Consumer, Lock Free, Atomic Queue*. CppCon. [https://youtu.be/bjz\\_bMNNWRk?t=2130](https://youtu.be/bjz_bMNNWRk?t=2130). Version: 2024. – Zugriff: 27. März 2025
- [Wika] WIKIPEDIA: *Priority Inheritance*. [https://en.wikipedia.org/wiki/Priority\\_inheritance](https://en.wikipedia.org/wiki/Priority_inheritance). – Zugriff: 15. März 2025
- [Wikb] WIKIPEDIA: *Priority Inversion*. [https://en.wikipedia.org/wiki/Priority\\_inversion](https://en.wikipedia.org/wiki/Priority_inversion). – Zugriff: 15. März 2025
- [Wik24] WIKIPEDIA: *Waitstate*. <https://de.wikipedia.org/wiki/Waitstate>. Version: 2024. – Zugriff: 19. März 2025
- [Xu25a] XU, Zijian: *freertos-threadsafe-sink*. <https://github.com/znxuz/freertos-threadsafe-sink>. Version: 2025. – Zugriff: 21. März 2025
- [Xu25b] XU, Zijian: *freertos-threadsafe-sink*. [https://github.com/znxuz/nucleo-f767zi/blob/tsink-benchmark/application/benchmark\\_tsink.cpp](https://github.com/znxuz/nucleo-f767zi/blob/tsink-benchmark/application/benchmark_tsink.cpp). Version: 2025. – Zugriff: 21. März 2025
- [Xu25c] XU, Zijian: *Mecarover - FreeRTOS Profiling Branch*. <https://github.com/zijian-x/mecarover/tree/freertos-profiling>. Version: 2025. – Zugriff: 19. März 2025