# به نام خدا



# آزمایشگاه طراحی سیستمهای دیجیتال

آزمایش چهارم: توصیف رفتاری

نویسندگان:

زهره عباسی لیاسی- ۹۸۱۰۵۸۸۱ محمد حسین دولت آبادی- ۹۸۱۰۵۷۷۳

استاد:

دكتر اجلالي

دستيار آموزشى:

آقای سیادتزاده

# فهرست مطالب توضيح آزمايش پشته پشته پيادهسازی سنجش درستی مدار

# توضيح آزمايش

در این آزمایش قصد داریم دادهساختار پشته را با استفاده از توصیف رفتاری در وریلاگ پیادهسازی کنیم. عمق پشتهی مد نظر ۸ و پهنای آن ۴ است. (در پیادهسازی ما با توجه به استفاده از parameter این عدد به راحتی قابل تغییر است و قابلیت استفاده برای پشتهای به عمق و پهنای متفاوت هم دارد.)

### يشته

### ورودىها:

Clk: کلاک مدار

RstN: در صورت فعال بودن این سیگنال، مدار ریست، دادهها پاک و پشته خالی میشود.

Data\_In: مقدار ورودی پشته است که توسط ما داده می شود.

Push: در صورت فعال بودن این سیگنال، دادهی موجود در Data\_In با بررسی شروط لازم در صورت امکان وارد پشته می شود.

Pop: در صورتی که دادهای درون پشته وجود داشته باشد، با این سیگنال بالاترین دادهی موجود در پشته از آن خارج و وارد Data\_Out می شود.

### خروجيها:

Data\_Out: مقدار خروجی Popشده از پشته درون آن قرار می گیرد.

Full: در صورتی که پشته پر شده باشد، این سیگنال فعال میشود.

Empty: در صورتی که پشته خالی باشد این سیگنال صفر میشود.

### پیادەسازى

پیاده سازی با استفاده از توصیف رفتاری، با ریست اکتیو لو و آسنکرون انجام شده است. با هر لبه ی بالا یا پایین رونده ی کلاک خروجی ها مشخص می شوند. برای حرکت در آرایه از یک متغیر به نام ptr استفاده می کنیم که index آرایه را در آن ذخیره کنیم. در صورت ریست شدن مدار، پشته خالی شده و مقادیر full و empty صفر می شود. همچنین مقدار ptr صفر می شود تا به خانه ی اول آرایه اشاره کند. همچنین اگر مقدار Data\_out معتبر نباشد، به آن مقدار z را نسبت می دهیم. شکل ۱ توضیحات مربوطه را نشان می دهد.

```
'timescale lns / lps
    module stack(Data_Out, Full, Empty, Clk, RstN, Data_In, Push, Pop);
          parameter DEPTH = 8;
          parameter WIDTH = 4;
          output reg Empty, Full;
          output reg [WIDTH - 1:0] Data Out;
10
          input [WIDTH - 1:0] Data_In;
12
13
          input Clk, RstN, Push, Pop;
14
15
          integer ptr;
          reg [WIDTH - 1:0] data [0:DEPTH - 1];
17
18
          always @(posedge Clk or negedge RstN) begin
19
20
              if (!RstN) begin
21
                  ptr <= 0;
22
                  Full <= 0:
23
                  Empty <= 0;
24
                  Data_Out <= {WIDTH{1'bz}};
```

در غیر این صورت اگر پشته پر نباشد و عملیات push انجام شود، مقدار data\_in درون پشته قرار میگیرد. و اگر پشته خالی نباشد و pop یک شود، آخرین مقدار وارد شده به پشته، از آن خارج می شود و درون data\_out قرار میگیرد. شکل ۲ نشانگر این توضیحات است.

شكل 1


```
26
              else begin
                  Data Out <= {WIDTH{1'bz}};
                  if(Push && !Full) begin
28
29
                       Empty <= 1;
                       Full <= (ptr === DEPTH - 1) ? 1 : 0;
30
31
                      data[ptr] <= Data In;
33
                      ptr <= ptr + 1;
                   end
34
35
                   else if (Pop && Empty) begin
36
                       Empty <= ptr === 1 ? 0 : 1;
37
                       Data_Out <= data[ptr - 1];
38
39
                      ptr <= ptr - 1;
40
                   end
41
42
43
              end
          end
44
45
     endmodule
```

شکل ۲


# سنجش درستی مدار

با تستبنچ طراحی شده برای ماژول استک، میتوانیم درستی کار آن را بررسی کنیم. ابتدا مدار را ریست میکنیم. سپس در حالی که پشته خالی است سعی میکنیم از آن عملیات pop را انجام دهیم که چیزی به خروجی نمی دهد. سپس اعداد ۱ تا ۱۵ را به ورودی می دهیم که بعد از ورود عدد ۸، دیگر چیزی وارد پشته نشده و سیگنال ۱ full می شود.

پس از آن با pop کردن به ترتیب اعداد ۸ تا ۱ به خروجی داده می شوند و سیگنال empty صفر می شود که نشان دهنده ی خالی بودن پشته است. پس از آن دیگر چیزی از پشته پس از pop شدن خارج نمی شود. شکل ۳ و ۴ تمامی موارد مطرح شده را به درستی نشان می دهند.



شکل ۳



شکل ۴