中国科学技术大学计算机学院《计算机组成原理》实验报告



实验题目: LabH5_流水线 CPU 设计

学生姓名: 钟书锐

学生学号: PB19000362

完成日期: 2021.6.9

计算机实验教学中心制 2020 年 09 月

【实验题目】

LabH5_流水线 CPU 设计

【实验目的】

- 理解 CPU 的结构和工作原理
- 掌握流水线 CPU 的设计和调试方法
- 熟练掌握数据通路和控制器的设计和描述方法

【实验环境】

硬件:

处理器: i7-10750H @ 2.60GHz 六核

显卡: RTX2060(6GB)

操作系统:

WINDOWS10 家庭中文版


软件:

Vivado


【实验内容】


设计实现 5 级流水线的 RISC-V CPU

能够执行 6 条指令: add, addi, lw, sw, beq, jal 指令存储器和数据存储器均使用分布式存储器,容量均为 256x32 位,寄存器堆和数据存储器均增加一个读端口用于调试



1.数据通路







2.设计逻辑

- PDU (Processor Debug Unit)负责处理处理器调试
- · CPU 负责运算
- TOP 负责调用 PDU 模块与 CPU 模块


3.仿真测试



4.RTL 电路



5.综合电路



6.核心代码

```
( clk_cpu
.rst
.io din
                         ( io din
.m_rf_addr
                         ( m_rf_addr
                                      [7:0] ),
.io_addr
                         ( io_addr
                                      [7:0] ),
.io_dout
                         ( io_dout
                                      [31:0]),
.io_we
                         ( io_we
.rf_data
                         (rf_data
                                      [31:0]),
.m_data
                         ( m_data
                                      [31:0]),
                         (pc
.pcd
                                      [31:0]),
                         ( pcd
                         (ir
                                      [31:0]),
.pcin
                         ( pcin
                                      [31:0]),
.pce
                         ( pce
                                      [31:0]),
                                      [31:0]),
                                      [31:0]),
                         ( b
.b
.imm
                                      [31:0]),
                         ( imm
.rd
                         (rd
                         ( ctrl
.ctrl
                                      [31:0]),
                                      [31:0]),
                         ( y
                                      [31:0]),
.bm
                         ( bm
.rdm
                         ( rdm
                                      [4:0] ),
.ctrlm
                         ( ctrlm
                                      [31:0]),
.yw
                         ( yw
                                      [31:0]),
.mdr
                         ( mdr
                                      [4:0] ),
[31:0] )
.rdw
                         ( rdw
.ctrlw
                         ( ctrlw
```


```
( clk
                         (rst
.rst
.run
.step
                         ( step
                           valid
.valid
                         (in
                                               [4:0]
.io_addr
                           io_addr
                                                [7:0]
.io_dout
                           io_dout
                                               [31:0]),
.io_we
                           io_we
                                               [31:0]),
.rf data
                           rf data
                                               [31:0]),
.m_data
                           m_data
.pcin
                           pcin
                                               [31:0]),
                                               [31:0]),
                                               [31:0]),
.pcd
                           pcd
                                               [31:0]
.pce
                           pce
                                               [31:0]),
.ir
                                               [31:0]),
.imm
                         ( imm
.mdr
                           mdr
                                                [31:0]),
                                                [31:0]),
.a
                                                [31:0]),
                                                [31:0]),
                                                [31:0]),
.bm
                           bm
                                               [31:0]),
                         ( yw
.yw
.rd
                                                [4:0]
.rdm
                           rdm
                                                [4:0]
.rdw
                           rdw
                                                [4:0]
                                                [31:0]),
.ctrl
                         ( ctrl
                         ( ctrlm
.ctrlm
                                                [31:0]),
.ctrlw
                         ( ctrlw
                                                [31:0]),
```

```
FORWARDING MY_FORWARDING (
    .rs1
    .rs2
                              (rs2),
    .wbm
                              ( ctrlm[18] ),
                              ( ctrlw[18] ),
    .wbw
    .rdm
                              ( rdm ),
    .rdw
                              ( rdw ),
    .a_fwd
                              ( a_fwd ),
                              ( b_fwd )
    .b_fwd
    .PCSrc
                              ( PCSrc
    .rs1
                              (ir[19:15]
    .rs2
                              (ir[24:20]
                              ( opcode[6:0]
    .opcode
                              ( rd [4:0]
    .rd
    .m rd
                              ( ctrl[13]
                              ( ctrlm[18]
    .wbm
                              ( ctrlm[18]
    .wbw
    .fstall
                              (fstall
    .dstall
                              ( dstall
    .dflush
                              ( dflush
    .eflush
                              ( eflush
```

```
module FORWARDING(
           input [4:0] rs1,
           input [4:0] rs2,
           input wbm,
           input wbw,
           input [4:0] rdm,
           input [4:0] rdw,
           output reg [1:0] a_fwd,
           output reg [1:0] b_fwd
       );
always @(*)
begin
    if (wbm && rdm && rs1 == rdm)
       a_fwd = 2'b01;
    else if (wbw && rdw && rs1 == rdw)
       a fwd = 2'b10;
       a_fwd = 2'b00;
    if (wbm && rdm && rs2 == rdm)
    begin
       b_fwd = 2'b01;
    else if (wbw && rdw && rs2 == rdw)
       b_fwd = 2'b10;
    begin
```

```
add #(32) add_4(pc, 32'h4, pc_4);
mux2 #(32) mux_pc(pc_4, pc_target, PCSrc, pcin);
program counter MY program counter (
      .clk
                                      (clk
      .rst
                                      (rst
                                                         ),
      .en
                                      ( ~fstall
                                                         ),
      .in
                                      ( pcin
                                                         ),
      .out
                                      ( PC
);
mem_ins mem_ins(pc[9:2], ins);
IF ID MY IF ID (
      .clk
                                      (clk
                                                              ),
      .rst
                                      ( rst | dflush
                                                              ),
                                      ( ~dstall
      .en
                                                              ),
     .pc 4 d i
                                      ( pc 4
                                                              ),
      .pcd i
                                      ( pc 4 d
      .ir_i
                                      (pc
      .pc_4_d_o
                                                              ),
                                      ( pcd
                                      (ins
      .pcd o
                                                              ),
      .ir o
                                      (ir
shift_left #(32) shifter(imm, offset);
add #(32) add_pc(pce, offset, pc_target);
mux3 #(32) mux_a(a, y, wd, a_fwd, alu_a);
mux3 #(32) mux_b(b, y, wd, b_fwd, alu_i);
mux2 #(32) mux_alu(alu_i, imm, ctrl[4], alu_b);
alu #(32) alu(alu_a, alu_b, ctrl[3:0], ALUresult, Zero);
EX_MEM EX_MEM(clk, rst, 1'b1, pc_4_e, pc_4_m, ALUresult, y, alu_i, bm, rd, rdm, ctrl, ctrlm);
mem_data mem_data(y[9:2], bm, m_rf_addr, clk, ctrlm[12], data, m_data);
mux2 #(32) mux_io(data, io_din, y[10], mdr_i);
MEM_WB MEM_WB(clk, rst, 1'b1, pc_4_m, pc_4_w, y, yw, mdr_i, mdr, rdm, rdw, ctrlm, ctrlw);
mux3 #(32) mux_wd(yw, mdr, pc, ctrlw[17:16], wd);
```

6.资源分析



7.时间性能分析



8.结果分析

在 FPGA 开发板上能成功运行给定的 coe 文件读取输入,产生输出。

【实验总结】

深入了解 riscv cpu 流水线设计