

逻辑与计算机设计基础实验

与课程设计

实验九

锁存器与触发器

施青松

Asso. Prof. Shi Qingsong College of Computer Science and Technology, Zhejiang University zjsqs@zju.edu.cn

Course Outline



实验目的与实验环境

实验任务

实验原理

实验操作与实现

淅沙人学系统结构与系统软件实验室

实验目的



- 掌握锁存器与触发器构成的条件和工作原理。
- 掌握锁存器与触发器的区别。 2.
- 了解静态存储器SRAM存储单元结构。 **3.**
- 掌握基本RS锁存器的基本功能与使用要点。 4.
- 掌握RS、D触发器的基本功能及基本应用。 **5.**
- 掌握集成触发器的使用和异步清零的作用 **6.**
- 了解用D触发器实现分频电路: **7.**
- 了解用D触发器构成单稳态电路(开关去抖动)。 8.

实验环境



实验设备

- 1. 计算机(Intel Core i3以上,1GB内存以上)系统
- 2. SWORD Board开发板
- 3. Xilinx ISE12.4及以上开发工具

材料

无

Course Outline



实验目的与实验环境

实验任务

实验原理

实验操作与实现

洲沙太学系统结构与系统软件实验室

实验任务



- 用原理图实现RS锁存器并仿真验证:
- 实现门控RS锁存器、D锁存器并仿真验证: 2.
- 用RS锁存器实现RS主从触发器并仿真验证: **3.**
- 用D锁存器和用RS锁存器实现主从D触发器并仿真验证;
- 用原理图实现维持阻塞型D触发器: 5.
- 触发器物理测试

Course Outline



实验目的与实验环境

实验任务

实验原理

实验操作与实现

浙江大学系统结构与系统软件实验室

什么是锁存器



□锁存器三个基本条件

- 能长期保持给定的某个稳定状态;
- 有两个稳定状态, "0"、"1";
- 在一定条件下能随时改变状态
 - □即: set 置 "1"或 reset 置 "0"。

□最基本的锁存器有R-S锁存器和D锁存器


- 用反向门互锁: 实现长期保持稳定状态
 - □ 使能(enable)NAND或NOR可实现
- 破坏互锁实现set 或 reset
 - ■禁止(disable) NAND或NOR可实现
- 只有二个状态

浙沙大学 计算机学院 系统结构与系统软件实验室


最基本RS锁存器



□ NAND结构R-S锁存器




(a) 逻辑图



(b) 功能表

(c) 逻辑符号

□ NOR结构R-S锁存器



R S	QQ	S R	
0 0	QQ	保持◀	
0 1	10	置 1	<mark>介</mark> 锁 锁 横
10	0 1	置 0	
11	0.0	无定义	

(a) 逻辑图

(b) 功能表

(c) 逻辑符号




算机学院 系统结构与系统软件实验室


使能控制




□门控RS锁存器(电平使能)



□ 电平使能D锁存器



C D	$Q \bar{Q}$	说明		
0 ×	$Q\overline{Q}$	保持		
10	0 1	置 0		
1 1	10	置 1		



(a) 逻辑图

(b) 功能表

(c) 逻辑符号

浙江大学

计算机学院 系统结构与系统软件实验室

主从RS触发器




□锁存器存在的问题

- ■锁存器的输出端可以直接反应出输入端的数据
- 在时序电路存储状态时出现"空翻"无法控制
- ■解决思想:切断回路,同步变化一次→触发

□主从触发器


- 用使能信号控制回路,切断直接通路
 - □高电平采样



浙江大学 计算机学院 系统结构与系统软件实验室

RS主从触发器存在的问题






边沿触发器



□ 维持阻塞型边沿触发器(正边沿)

■ 缩小采用窗口: 边沿采样



异步	控制	上升沿触发						
\overline{R}	\overline{S}	Ср	D	Q	\overline{Q}			
0	1	X	X	0	1			
1	0	X	X	1	0			
1	1	†	0	0	1			
1	1	↑	1	1	0			



□正边沿维持阻塞型D触发器原语描述

NAND3 and 1(.I0(Rb), .I1(c), .I2(Q), .O(Qbar)),

and2(.I0(Qbar), .I1(d), .I2(Sb), .O(Q));

NAND3 and 3(.I0(Rb), .I1(c), .I2(Di), .O(a)),


and4(.I0(clk), .I1(a), .I2(d), .O(c));

NAND3 and 5(.I0(a), .I1(d), .I2(Sb), .O(b)),

and6(.I0(clk), .I1(b), .I2(Rb), .O(d));

□ 74LS74双D触发器


	Inp	Outputs			
PR	CLR	CLK	D	Q	Q
L	Н	Х	Х	Н	L
Н	L	X	Χ	L	Н
L	L	X	Χ	H*	H*
Н	Н	↑	Н	Н	L
Н	Н	1	L	L	Н
Н	Н	L	Х	Q_0	\overline{Q}_0



D触发器应用:分频电路



- □ 多个触发器一维调用(串联)
 - 时钟作为边界条件: 前面输出Q接入后面时钟输入
 - □异步工作




浙沙大学 计算机学院 系统结构与系统软件实验室


D触发器应用: 单稳态电路



□开头去抖动

- ■需要电阻、电容构成充放电延时
 - □ 称RC延时(中学物理知识): 时常数τ = RC
- FPGA只能用计数延时





(a)低稳态

(b)高稳态



Course Outline



实验目的与实验环境

实验任务

实验原理

实验操作与实现

浙江大学系统结构与系统软件实验室

设计工程一: Locker



- ◎设计RS锁存器
 - **E** 用与非门实现并仿真验证
 - € 增加使能控制并仿真验证
- ◎设计电平控制D锁存器
 - € 调用RS锁存器实现并仿真验证
- ◎此工程不下板做物理调试和验证


设计要点




◎新建工程: Locker

◎设计RS锁存器

- € 调用与非门(NAND2)用原理图设计实现
- € 命名: RS_NAND
- € 设计激励代码并仿真测试
- € 仿真测试通过后封装逻辑符号



封装后逻辑符号





2大学 系统结构与系统软件实验室

NAND RS锁存器仿真激励



◎激励设计考虑:

- © 功能测试输入: set、reset、Hold
- € 特殊状态输入: undefild、unknown

◎参考激励

```
initial begin
25
                                                                                  //Hold: What Value?
                                                       44
                                                                  Sn = 1:
          Rn = 1:
26
                                                                  Rn = 1;
                                                       45
27
          Sn = 0:
                                                       46
                                                                  #50:
                                                                                  //From RS=00 to set
                          //From set to Hold
28
          #50:
                                                                  Sn = 0;
                                                       47
                          //set
29
          Sn = 0:
                                                                 Rn = 0;
                                                       48
30
          Rn = 1:
                                                       49
                                                                  #50;
31
          #50:
                                                                  Sn = 0;
                                                                                  //set
                                                       50
                          //Hold
32
          Sn = 1:
                                                                  Rn = 1:
                                                       51
33
          Rn = 1:
                                                       52
                                                                  #50:
                                                                                  //From RS=00 to reset
                          //From reset to Hold
          #50;
34
                                                                  Sn = 0:
                                                       53
35
          Sn = 1;
                                                                  Rn = 0:
                                                       54
                          //reset
36
          Rn = 0:
                                                       55
                                                                  #50;
37
          #50;
                                                                  Sn = 1;
                                                       56
                                                                                  //reset
                          //Hold
          Sn = 1;
38
                                                                 Rn = 0;
                                                       57
39
          Rn = 1;
                                                                  #50:
                                                       58
                          //From RS=00 to Hold
40
          #50:
                          //undefild
                                                       59
                                                                  Sn = 1;
                                                                                  //Hold
41
          Sn = 0:
                                                                  Rn = 1;
42
          Rn = 0;
                                                       60
43
          #50:
                                                               end
```



系统结构与系统软件实验室


NAND RS锁存器仿真结果分析



◎ 仿真结果分析:

Undefild But certain: Q=Qn=1

Undefild but Why certain & known



◎学习Veri代码描述

What Value? Q=0 or 1? Why=1

© 打开View HDL Functional Model分析学习模块的代码描述




沙人学系统结构与系统软件实验室




◎RS锁存器增加电平使能控制

- € 命名为: RS_EN.sch
- ₠ 调用RS_NAND实现
- € 仿真验证
- € 验证后封装



封装后逻辑符号





人学 系统结构与系统软件实验室

带使能控制C的RS锁存器仿真激励



◎激励设计考虑:

- € 使能控制采用方波信号
- ₠ 功能测试输入: set、reset、Hold
- € 特殊状态输入: undefild、unknown

◎参考激励

```
integer i=0;
// Initialize Inputs
         initial begin
          C = 0;
          S=0;
         \mathbf{R} = \mathbf{0};
          #40;
          S = 0;
                          //Hold
         \mathbf{R} = \mathbf{0}:
          S=1;
                          //set
         \mathbf{R} = \mathbf{0};
          #100;
          S = 0:
                          //reset
          \mathbf{R} = \mathbf{1}:
```

```
#100;
S=1:
            //undefild
\mathbf{R} = 1:
#100;
S=0:
            //Hold: What Value?
\mathbf{R} = \mathbf{0};
#100;
S = 1;
            //set
\mathbf{R}=\mathbf{0};
end
always@ * //Pulse, Square wave
      for(i=0; i<20; i=i+1)begin
      #50;
     C \ll C;
```


R=1; 沙人学 系统结构与系统软件实验室

带使能控制C的RS锁存器仿真:



◎参考仿真结果

€ 请分析你的仿真结果:



◎学习Veri代码描述

€ 打开View HDL Functional Model分析学习模块的代码描述




系统结构与系统软件实验室




◎设计电平控制D锁存器

- € 命名为: D_EN.sch
- ₠ 调用RS_EN实现
- € 仿真验证
- € 验证后封装



封装后逻辑符号





人学系统结构与系统软件实验室


电平控制D锁存器仿真:



◎激励设计考虑:

- € 使能控制采用方波信号
- € 功能测试输入: D、Hold
- E 这个太简单了,从现在开始自己设计激励测试代码

◎请分析你的仿真结果



◎学习Veri代码描述

至 打开View HDL Functional Model分析学习模块的代码描述



设计工程二: Trig



- ◎设计RS主从触发器
 - € 调用工程一RS EN锁存器实现
 - € 仿真并物理验证
- ◎ 设计D主从触发器(接近边沿功能)
 - ₠ 调用工程一D_EN和RS_EN锁存器实现
 - £ 仿真并物理验证
- 设计维持阻塞型正边沿D触发器(习题5-3)
 - **E** 仿真并物理验证


设计要点



◎新建工程: Trigger

◎设计RS主从触发器


- € 调用RS_EN用原理图设计实现
- ₠ 命名: RS_Trig
- E 设计测试激励代码并仿真测试
- € 增加主锁存器输出Y信号供物理测试用



RS主从触发器仿真激励




- ◎激励设计考虑:
 - 空功能测试输入: set、reset、Hold
 - € 特殊状态输入: 1s catching(一次性采用)
- ◎ 参考激励: (原版教材P217 Fig 5-10)



RS主从触发器仿真结果



◎ 仿真结果分析:



◎ 仿真通过后下载做物理测试

◎ RS_Trig: 输入RS=SW[1:0]; 输出{Y, Q, Qn}=LED[2:0]

◎学习Veri代码描述

€ 打开View HDL Functional Model分析学习模块的代码描述




沙人曾系统结构与系统软件实验室



◎设计主从D触发器

- ₠ 调用D_EN和RS_EN用原理图设计实现
- € 命名: D_Trig
- € 设计测试激励代码并仿真测试



主从D触发器仿真激励



◎激励设计考虑:

€ 功能测试输入: D=0、D=1

◎自行设计激励代码做仿真

€ 分析你的仿真结果

◎ 仿真通过后下载做物理测试

◎ D_Trig: 输入D=SW[3]; 输出{Q, Qn}=LED[4:3]


◎学习Veri代码描述

至 打开View HDL Functional Model分析学习模块的代码描述



◎设计维持阻塞正边沿D触发器(习题5-3)

- € 增加异步初始输入功能: Rn、Sn
- € 调用与非门(NAND3)用原理图设计实现
- ₠ 命名: MB_DFF
 - Maintain Block DFF
- € 设计测试激励代码并仿真测试



维持阻塞正边沿D触发器仿真激励



- ◎激励设计考虑:
 - € 功能测试输入(RnSn=11): D=0、D=1
 - € 异步初始化设置: RnSn=10、RnSn=01
- ◎自行设计激励代码做仿真
 - € 分析你的仿真结果
- ◎ 仿真通过后下载做物理测试
 - MB_DFF:输入{Sn,Rn,D}=SW[6:4];输出{Q,Qn}=LED[7:6]
- ◎学习Veri代码描述
 - € 打开View HDL Functional Model分析学习模块的代码描述

物理验证: 顶层模块设计




◎触发器物理验证顶层模块

- № 三个触发器用一个顶层模块: Top_Trigger
- € 用Verilog HDL语言结构模块调用描述
 - ○也可以直接集成到实验八的顶层模块
- ₠ 开头去抖动模块与实验八相同或采用IP核: SAnti_jitter
- E 触发器使能控制采用时钟,
 - ○修改分频模块(divclk)增加单步或连续时钟输出: CK
 - ⊙选择信号采用SW_OK[2]

```
module clkdiv(input clk,
                   input rst,
                   input Sel CLK,
                   input pulse,
                   output CK,
                   output reg[31:0]clkdiv
    // Clock divider-时钟分频器
11
       always @ (posedge clk or posedge rst) begin
          if (rst) clkdiv <= 0;
12
          else clkdiv <= clkdiv + 1'b1:
13
14
       end
15
       assign CK = (Sel CLK) ? pulse : clkdiv[26];
```

触发器验证顶层结构





物理验证



□ UCF引脚定义

■ RS_Trig: 输入RS=SW[1:0]; 输出{Y, Q, Qn}=LED[2:0]


■ D_Trig: 输入D=SW[3]; 输出{Q, Qn}=LED[4:3]

■ MB_DFF: 输入{Sn,Rn,D}=SW[6:4]; 输出{Q, Qn}=LED[7:6]

公共控制接口信号

■ 时钟选择SW_OK[2]: 单步=1, 连续=0

■ 使能控制选用时钟: divclk[26]或BTN_OK[0]



顶层模块HDL描述参考结构



```
module Top Trigger(input clk 100mhz,
 2
                         input wire RSTN,
 3
                         input wire [3:0]K COL,
 4
                         output wire[4:0]K ROW,
 5
                         input wire[15:0]SW,
 6
                                                     //串行移位时钟
                         output wire LEDCLK,
                                                      //串行输出
 8
                         output wire LEDDT,
 9
                                                      //LED显示清零
                         output wire LEDCLR,
                         output wire LEDEN,
                                                      //LED显示刷新使能
10
                         output [7:0] LED,
11
                                                      //蜂鸣器
                        output Buzzer
12
13
                         );
14
15
   wire[31:0]Div,PD;
16
   wire [15:0]SW OK;
    wire [3:0]BTN_OK, pulse_out;
17
18
   wire rst, CK;
19
                                                      //时钟信号
       assign clk = clk 100mhz;
20
                                                      //关闭蜂鸣器
21
       assign Buzzer = 1'b1;
```

触发器输入输出



```
//"???"处请读者根据约束分配填写
23
        RS Trig
                     M1(.S(???),
24
                         .R(???),
25
                         .C(CK),
                         .Y(???),
26
27
                         .Q(???),
28
                         .Qn(???)
29
                         );
30
        D Trig
                     M2(.D(???),
31
                                              输入RS=SW[1:0];
                                      RS Trig:
                                                               输出{Y, Q, Qn}=LED[2:0]
32
                         .C(CK),
                                      D Trig:
                                              输入D=SW[3];
                                                               输出{Q, Qn}=LED[4:3]
                         .Q(???),
33
                                      MB DFF: 输入{Sn.Rn.D}=SW[6:4]; 输出{Q, On}=LED[7:6]
34
                         .Qn(???)
35
                      );
36
37
        MB DFF
                      M3(.D(???),
38
                      .Cp (CK),
39
                      .Sn(???),
40
                      .Rn(???),
                      .Q(???),
41
                      .Qn(???)
42
43
                      );
```

```
-----以下是辅助模块 ,不使用接口可以用空括号
 45
       SAnti jitter U8(.clk(clk),
                                            //去抖动模块
 46
                       .RSTN(RSTN).
 47
                                            //不使用的信号用空括号
                       .readn().
 48
                       .Key y(K COL),
 49
                       .Key x(K ROW),
50
                       .SW(SW),
51
                       .Key out(),
52
                                        PLIO U71(.clk(clk),
                                                                       //GPIO模块串行输出, LED动态显
                       .Key ready(),
 53
                                                   .rst(rst),
                       .pulse out(),
                                                                        //PIO输出&LED显示刷新使能
54
                                                   .EN(1'b1).
                                                  .PData in(PD),
                                                                        //GPIO输出数据,直接输出
                       .BTN OK(BTN OK),
55
                                                                        //接LED指示灯
                                                   .LED(LED),
                       .SW OK(SW OK),
 56
                                                                        //保留GPIO位 Arduino
                                                    .GPIOf0()
                       .CR(),
 57
                       .rst(rst)
 58
 59
                       );
 60
                                            // 时钟分频模块
                  U9(.clk(clk),
 61
       clkdiv
 62
                    .rst(rst),
                    .Sel CLK(SW OK[2]),
 63
                                           //也可用button pulse,有什么区别
                     .pulse(BTN OK[0]),
 64
                     .clkdiv(Div),
 65
                                            //触发器时钟
 66
                     .CK(CK)
 67
                                              //GPIO模块串行输出,LED静态显示
       SPLIO
                  U7(.clk(clk),
89
                     .rst(rst),
90
                                              //移位输出启动信号
                     .Start(Div[20]),
91
                                              //PIO输出&LED显示刷新使能
92
                     .EN(1'b1),
                                              //GPIO输出数据,通过移位输出
                     .P Data (PD),
93
                                              //16位LED灯状态
94
                     .LED(),
                                              //串行移位时钟
                     .led clk(LEDCLK),
95
                                              //移位输出数据
                     .led sout(LEDDT),
96
                     .led clrn(LEDCLR),
                                              //LED (74LS164) 显示清零
97
                                              //LED(74LS164)显示刷新使能
                     .LED PEN(LEDEN),
98
                                              //保留GPIO位
                     .GPIOf0()
99
100
    endmodule
101
  洲沿水湖系统箔闩与系统软件条锁至
```

触发器物理测试



◎结合仿真时的激励用SW和BTN输入

- € 在LED上观测测试结果
- € 用真值表记录测试结果
 - ⊙功能测试
 - ○一次性采用测试
 - ⊙初始化功能测试(RS主从触发器)
 - ⊙观测边沿与主从输出变化时间(单步时钟)
 - ◆ 改变触发器输入,button_out[0]按下、释放
 - ◆观测二类触发器Q是如何变化的
- € 分析触发器物理测试结果
 - 针对真值表无法表达的用文字详细叙述



主从触发器测试



主从RS触发器(RS_Trig,C=0时改变RS)									
功能	R	S	C单步	Υ	Q	Qn	备注		
置1			0						
<u></u> ■.¥			1→0						
 保持			0						
冰 14			1 → 0						
】 置 0			0						
<u> </u>			1→0						
保持			0						
冰 14			1→0						
无定义	1	1	0						
上上上		T	1→0						
伊娃		0	0						
保持 	0	0	1→0						

一次性采样测试



主从RS触发器(RS_Trig, C=0时改变RS)									
功能		R	S	C单步	Y	Q	Qn	备注	
	置1	0	1	1→0					
次 性	采样RS	0	0	1					
一 次 性 采 样	R=脉冲	1	0	1					
样 	保持	0	0	1→0					
	置1	0	1	1→0					
次	采样RS	0	0	1					
一次性采样	S=脉冲	0	1	1					
样	保持	0	0	1→0					

D触发器测试



主从	D 触发	边沿D触发器(MD_DFF)							
D	D C Q Qn			Rn	Sn	D	C	Q	Qn

思考题



- ◎触发器unknown能仿真吗?为什么?
- ◎触发器unknown能物理测试吗?为什么?
- ◎通过物理测试说明:
 - € RS主从触发器一次性采样的原因和使用影响
 - € 边沿触发器和主从D触发器改变状态过程有什么不同?
 - € 根据RS主从触发器Y输出测试对比,说明主从和边沿在 状态变化过程的区别对使用的影响(不是指一次性采样)



同学们:每次做完实验请整理好实验台,放好仪器,理清桌面。