
一、简答题知识点范围

1.冯诺依曼计算机思想是什么？冯诺依曼计算机体系结构都包括哪些部分？哈佛结构与冯诺依曼结构的不同点？（第一章）
2.计算机系统的层次结构？每层功能的简述？（第一章）
3.原码、反码、补码的特点都是什么？为什么要引入补码？（第二章）
4.什么是计算机的三级存储体系？引入三级存储体系的目的是什么？为了解决什么问题？（第三章）
5.SRAM 和 DRAM 存储器各自的特点是什么？对比理解这两种存储器的特点（第三章）
6.ROM 存储器的发展历程中都经历了哪些类型的 ROM 存储器（第三章）
7.理解 cache 的不同写回策略的特点，以及适用的场景。（第三章）
8.熟练掌握存储器字扩展、位扩展。（第三章）
9.主存-cache 的三种映射方式，在已知主存容量、cache 容量、块大小、分组方式等信息的前提下，设计内存地址格式。（第三章）
10.理解计算机程序与机器指令，宏指令，微指令，微程序的关系。（第五章）
11.熟悉 CPU 模型，已知某条指令功能的前提下，能描述该指令执行过程中的数据通路。（第五章）



，分析 a、b、c、d 寄存器的名称。简述图中取指令的数据通路，运算器访存的数据通路，指令中直接寻址方式的数据通路，根据指令功能写出该指令的数据通路（例如：简述完成指令 STA Z 的数据通路 (Z 为主存地址，STA 的功能为(ACC)→Z)。）。

12.理解总线上主从设备的关系和简单工作原理（总线传输的过程）。（第六章）
13.总线的集中式仲裁都有哪些方式，各自的特点（优缺点）是什么？（第六章）
14.理解总线定时的方式，以及不同定时方式适用的场合（适合高速设备还是低速设备，速度差异大的设备，还是速度差异小的设备，适合长距离还是短距离数据传输等）。（第六章）
15.理解中断的工作原理，简述单级中断的过程。（第八章）
16.理解 DMA 方式的工作原理及其优缺点。（传送前预处理阶段，数据传输阶段，传送后处理即结束阶段）（第八章）
17.已知中断屏蔽字，画出 CPU 运行时间轨迹图。（第八章）
18.根据各个设备中断处理优先级，设计每个设备的中断屏蔽字（第八章）


二、计算题

计算题 1 从 19、20 两个题型中二选一


计算题 2 从 21、22 两个题型中二选一

计算题 3 从 23-27 五个题型中五选一

19.十进制数转换为机器数（原码、反码、补码），两个数的补码（单符号位）加减运算，并能根据运算结果判断是否发生溢出，将运算结果(补码)转换为真值。**课本 P61 页，第 4、5、6 题，必须会做，**（考试数据可能会有变化）**（必考）**（第二章）



20.利用变形补码（双符号位）进行两个数的加减运算，并能判断结果是否溢出将运算结果(补码)转换为真值。**（必考）**（第二章）



21.十进制浮点数和 IEEE754 格式 32 位浮点数编码的相互转换。**（必考）**
课本 P61 页，第 12、13 题，必须会做（考试数据可能会有变化）（第二章）

例：若浮点数x的IEEE754标准存储格式为$(41360000)_{16}$，求其浮点数的十进制数值。

解：将16进制数展开后，可得二制编码格式为

0　100 00010　011 0110 0000 0000 0000 0000

符号S　阶码E(8位)　尾数M(23位)

指数真值e=E-127=10000010-01111111=00000011=$(3)_{10}$

包括隐藏位1的尾数

1.M=1.011 0110 0000 0000 0000 0000=$(1.011011)_2$

于是有：

$x=(-1)^S\times1.M\times2^e=+(1.011011)\times2^3=+1011.011=(11.375)_{10}$

例：将数$(20.59375)_{10}$转换成符合IEEE754标准的32位浮点数的二进制存储格式。

解：首先分别将整数和分数部分转换成二进制数：

20.59375=10100.10011

然后移动小数点，使其在第1，2位之间

$10100.10011=1.010010011\times2^4$

e=4于是得到：

S=0, E=4+127=131=$(1000\ 0011)_2$, M=010010011

最后得到32位浮点数的二进制存储格式为：

$01000001101001001100000000000000=(41A4C000)_{16}$

22. 总线带宽（总线数据传输率）的计算，从题干提供的信息中计算出总线宽度和总线工作频率，总线带宽=总线工作频率×(总线宽度/8)、同步总线带宽 = 总线宽度 × 总线频率 × 总线时钟传输次数。（第六章）

■ **例6.2** 某32位同步总线时钟频率为400MHz，每个总线周期可以传输一个机器字，求总线的带宽是多少，为优化总线性能，将总线宽度增加到64位，并采用了QDR技术，一个总线周期可以传输4次，则总线的带宽是多少，提升了多少倍?

解：由同步总线带宽计算公式，可得

总线带宽= 4B×400MHz×1 = 1.6 GB/s。

改进后的总线带宽= 8B×400MHz×4 = 12.8 GB/s，提升了8倍。

SDR（1次）、DDR（2次）、QDR（4次）

串行总线波特率计算

例6.2 若异步串行传输的信息帧由1个起始位、7个数据位、1个奇偶校验位和1个停止位等10个数位构成，线路每秒钟传送120个字符，分别计算波特率和数传率。

解： 波特率 = 10位 / 字符 × 120字符 / 秒 = 1200 bps

数传率 = 120 × 7位/秒 = 840 bps

以下题目多选一考查

23.指令格式设计（已知指令条数，寻址模式种类数，指令字长）（第四章）


例1. 字长16位，主存64K，指令单字长单地址，80条指令。寻址方式有直接、间接、相对、变址。请设计指令格式。

- 80条指令 ⇒ OP字段需7位（2^7=128）
- 4种寻址方式 ⇒ 寻址方式位需2位
- 单字长单地址 ⇒ 地址码长度=16-7-2 =7位



24.理解指令寻址方式。（给出内存情况的图示，根据不同的寻址方式，写出该寻址方式下的有效地址和操作数）（第四章）


设某机的指令字长16位，格式、有关寄存器和主存内容如下，X为寻址方式，D为形式地址，请在下表中填入有效地址E及操作数的值。？




100	200
200	500
500	800
1100	100
1102	350
2100	200

寻址方式	X	有效地址E	操作数
立即	0	S=D	100
直接	1	E=D=100	200
间接	2	E=(D)=200	500
相对	3	E=(PC)+D=1100	100
变址	4	E=(R)+D=2100	200
变址间址	5	E=((R)+D)=200	500


25.扩展操作码指令的设计（第四章）



26.理解指令流水线，能够画出非流水时空图，标量流水时空图。（第五章）




指令串行执行的时空图



完成n条指令需要 5nT

指令并行流水线时空图（标量流水线）



完成n条指令的时间=完成第一条指令时间5T+(n-1)*T=(n+4)T

理想情况下，每个时钟周期都有一条指令进入流水线，每个时钟周期都有一 条指令完成，每条指令的时钟周期数(即CPI) 都为1

27.掌握水平型微指令格式设计（只需要掌握直接编码、字段直接编码两种方式（题目会给出互斥的微命令的组数），下地址（第五章）

某微程序控制器中，采用水平型直接控制（编码）方式的微指令格式，后续微指令地址由微指令的下地址字段给出。已知机器共有29个微命令、2个转移条件，控制存储器的容量为512 × 40位。试设计其微指令格式。

解：水平型微指令由操作控制字段、判别测试字段和下地址字段三部分构成。

操作控制字段位数等于微命令数为29位，

下地址字段的位数可根据存控容量512定为9位，

当微程序出现分支时，后续微指令地址的形成取决于状态条件，2个转移条件占2位。

非分支时的后续微指令地址由下地址字段直接给出。

操作控制字段（29位）	判别测试字段（2位）	下址字段（9位）

根据需要测试的条件数量来分配判别测试字段的位数。如果有两个可判定的外部条件，就需要2位来表示这些条件的状态（每位代表一个条件，0或1表示条件不满足或满足）在设计时，还需要考虑无条件转移的情况，因此可能需要额外增加一个状态位来表示无条件转移

某机共有52个微操作控制信号，构成5个相斥的微命令组，各组分别包含5、8、2、15、22个微命令。已知可判定的外部条件有两个，微指令字长28位。

(1) 按水平型微指令格式设计微指令，要求微指令的下地址字段直接给出后续微指令地址。

(2) 指出控制存储器的容量。

解：

（1）水平型微指令由操作控制字段、判别测试字段和下地址字段三部分构成。

微命令采用字段直接编码法

对于5个相斥类的微命令组，每组必须增加一种不发命令的情况.

则5个控制字段分别需给出6、9、3、16、23种状态

对应3、4、2、4、5位（共18位），

条件测试字段取2位，

根据微指令字长为28位，下地址字段取28 －18－2 ＝ 8位。

（2）根据下地址字段为8位，微指令字长为28位，则存控容量为2^8 × 28位