


Introducción a las Arquitecturas Modernas

- Paralelismo a nivel de instrucciones
 - Procesadores segmentados (pipeline) 80'
 - Ejecución múltiple (multiple issue):
 - Superescalares (planificación dinámica) 90',
 - VLIW (planificación estática)
 - Rendimiento
- Paralelismo a nivel de procesadores
 - Arquitecturas multiprocesador (2004),
 - Arquitecturas multicomputador (2010).
- Mix de unidades de procesamiento con arquitecturas diferentes
 - Arquitecturas específicas para ciertas aplicaciones o cálculo

Introducción a las Arquitecturas Modernas

- Paralelismo a nivel de instrucciones:
 - Procesadores segmentados (pipeline),






FIGURE 4.69 A static two-issue datapath. The additions needed for double issue are highlighted: another 32 bits from instruction

¿Qué más hace falta para aprovechar esta microarquitectura?



¿Qué más hace falta para aprovechar esta microarquitectura?

```
lw $t1, 0($t0)
lw $t2, 4($t0)
lw $t3, 8($t0)
lw $t4, 12($t0)
lw $t5, 16($t0)
add $s3, $t1, $t1
sub $s4, $t2, $t2
add $s5, $t3, $t3
and $s6, $t4, $t4
```



¿Qué UNIDADES se deben modificar? (piense tambien en las que no están presentes en el diseño)

¿Qué más hace falta para aprovechar esta microarquitectura?

Suponga este programa:

```
lw $t1, 0($t0)
lw $t2, 4($t0)
lw $t3, 8($t0)
lw $t4, 12($t0)
lw $t5, 16($t0)
add $s3, $t1, $t1
sub $s4, $t2, $t2
add $s5, $t3, $t3
and $s6, $t4, $t4
```

Rendimiento
MIPS clasico:

9 ciclos

(si las cachés no ofrecen
ciclos extras para los lw)

Versión del compilador para esta
microarquitectura:

```
nop
lw $t1, 0($t0)
add $s3, $t1, $t1
lw $t2, 4($t0)
sub $s4, $t2, $t2
lw $t3, 8($t0)
add $s5, $t3, $t3
lw $t4, 12($t0)
and $s6, $t4, $t4
lw $t5, 16($t0)
```

Rendimiento
Diseño MIPS con ejecución múltiple:

5 ciclos




FIGURE 4.69 A static two-issue datapath. The additions needed for double issue are highlighted: another 32 bits from instruction

¿Qué UNIDADES se deben modificar? (piense tambien en las que no están presentes en el diseño)
¿Qué más hace falta para aprovechar esta microarquitectura?

Suponga este programa:

lw \$t1, 0(\$t0)	nop
lw \$t2, 4(\$t0)	lw \$t1, 0(\$t0)
lw \$t3, 8(\$t0)	add \$s3, \$t1, \$t1
lw \$t4, 12(\$t0)	lw \$t2, 4(\$t0)
lw \$t5, 16(\$t0)	sub \$s4, \$t2, \$t2
add \$s3, \$t1, \$t1	lw \$t3, 8(\$t0)
sub \$s4, \$t2, \$t2	add \$s5, \$t3, \$t3
add \$s5, \$t3, \$t3	lw \$t4, 12(\$t0)
and \$s6, \$t4, \$t4	and \$s6, \$t4, \$t4
	lw \$t5, 16(\$t0)

El COMPILADOR debe encargarse
(planificación estática)




FIGURE 4.69 A static two-issue datapath. The additions needed for double issue are highlighted: another 32 bits from instruction

Ejecución múltiple con planificación estática:

- Tiene sus limitaciones:
 - No es posible sostener el mejor rendimiento de manera sostenida.
 - Si la microarquitectura cambia se debe volver a recompilar.
 - TBC





FIGURE 4.69 A static two-issue datapath. The additions needed for double issue are highlighted: another 32 bits from instruction


Procesadores de altas prestaciones

- Paralelismo a nivel de instrucciones
Ejecución múltiple (multiple issue):
 - Superescalares,
 - VLIW




Introducción a las Arquitecturas Modernas

- Paralelismo a nivel de instrucciones
Ejecución múltiple (multiple issue):
 - VLIW (planificación estática),



Introducción a las Arquitecturas Modernas

- Paralelismo a nivel de instrucciones
Ejecución múltiple (multiple issue):
 - VLIW (planificación estática) vs superscalar



Introducción a las Arquitecturas Modernas

- Paralelismo a nivel de instrucciones
Ejecución múltiple (multiple issue):
 - VLIW (planificación estática)

Instr.	load/store & saltos	ALU FX	ALU FP
1	ld f0, 0(r1)	nop	nop
2	ld f0, 0(r1-8)	nop	nop
3	ld f0, 0(r1-16)	nop	addd f4, f0, f2
4	ld f0, 0(r1-24)	nop	addd f8, f6, f2
5	ld f0, 0(r1-32)	nop	addd f12, f10, f2
6	sd f0, 0(r1)	nop	addd f16, f14, f2
7	sd f0, 0(r1-8)	nop	addd f20, f18, f2
8	sd f0, 0(r1-16)	nop	nop
9	sd f0, 0(r1-24)	nop	nop
10	sd f0, 0(r1-32)	subi r1, r1, #8	nop
11	nop	nop	nop
12	bnez r1, lazo	nop	nop
13	nop	nop	nop

Introducción a las Arquitecturas Modernas

- Paralelismo a nivel de instrucciones
 - Procesadores segmentados (pipeline)
 - Ejecución múltiple (multiple issue):
 - Superescalares (planificación dinámica),
 - VLIW (planificación estática)

¿Qué mejora la segmentación?



$$\text{Tiempo de ejecución} = \text{Número de instrucciones} \times \text{CPI} \times \text{Tiempo de ciclo}$$

o bien, dado que la frecuencia es el inverso del tiempo de ciclo:

$$\text{Tiempo de ejecución} = \frac{\text{Número de instrucciones} \times \text{CPI}}{\text{Frecuencia de reloj}}$$

Estas fórmulas son especialmente útiles porque distinguen los tres factores claves que influyen en las prestaciones. Estas fórmulas se pueden utilizar para comparar dos realizaciones diferentes o para evaluar un diseño alternativo si se conoce el impacto en estos tres parámetros.

Componentes de las prestaciones	Unidades de medida
Tiempo de ejecución de CPU de un programa	Segundos por programa
Número de instrucciones	Número de instrucciones ejecutadas por el programa
Ciclos por instrucción (CPI)	Número medio de ciclos por instrucción
Tiempo de ciclo del reloj	Segundos por ciclo de reloj



Introducción a las Arquitecturas Modernas

- Paralelismo a nivel de instrucciones
 - Procesadores segmentados (pipeline)
 - Ejecución múltiple (multiple issue):
 - Superescalares (planificación dinámica),
 - VLIW (planificación estática)

¿Qué mejora la ejecución múltiple?

Tiempo de ejecución = Número de instrucciones \times CPI \times Tiempo de ciclo

o bien, dado que la frecuencia es el inverso del tiempo de ciclo:

$$\text{Tiempo de ejecución} = \frac{\text{Número de instrucciones} \times \text{CPI}}{\text{Frecuencia de reloj}}$$

Estas fórmulas son especialmente útiles porque distinguen los tres factores claves que influyen en las prestaciones. Estas fórmulas se pueden utilizar para comparar dos realizaciones diferentes o para evaluar un diseño alternativo si se conoce el impacto en estos tres parámetros.

Componentes de las prestaciones	Unidades de medida
Tiempo de ejecución de CPU de un programa	Segundos por programa
Número de instrucciones	Número de instrucciones ejecutadas por el programa
Ciclos por instrucción (CPI)	Número medio de ciclos por instrucción
Tiempo de ciclo del reloj	Segundos por ciclo de reloj

Introducción a las Arquitecturas Modernas

● Paralelismo a nivel de instrucciones

- Procesadores segmentados (pipeline)
- Ejecución múltiple (multiple issue):
 - Superescalares (planificación dinámica),
 - VLIW (planificación estática)

¿Qué mejora la ejecución múltiple?

CPI se puede reescribir como $\frac{1}{IPC}$

$$\text{Tiempo de ejecución} = \text{Número de instrucciones} \times \text{CPI} \times \text{Tiempo de ciclo}$$

o bien, dado que la frecuencia es el inverso del tiempo de ciclo:

$$\text{Tiempo de ejecución} = \frac{\text{Número de instrucciones} \times \text{CPI}}{\text{Frecuencia de reloj}}$$

Estas fórmulas son especialmente útiles porque distinguen los tres factores claves que influyen en las prestaciones. Estas fórmulas se pueden utilizar para comparar dos realizaciones diferentes o para evaluar un diseño alternativo si se conoce el impacto en estos tres parámetros.

Componentes de las prestaciones	Unidades de medida
Tiempo de ejecución de CPU de un programa	Segundos por programa
Número de instrucciones	Número de instrucciones ejecutadas por el programa
Ciclos por instrucción (CPI)	Número medio de ciclos por instrucción
Tiempo de ciclo del reloj	Segundos por ciclo de reloj