
Mantık Kapılarıyla Boolean Fonksiyonları


Aşağıda verilen örnekler, Vivado programı üzerinden System Verilog dili yardımıyla logic devreleri tasarlanarak simüle edilecektir.

1. ÖRNEK: $F(A,B,C) = \Sigma m(0,1,2,4,7)$

Bu Boolean fonksiyonunu K- Map yardımıyla sadeleştirelim:




Ardından bulduğumuz fonksiyonu mantık kapıları yardımıyla modelleyelim:




Artık Vivado üzerinden kodumuzu yazmaya başlayabiliriz. Vivado'yu açtıktan sonra bir proje oluşturalım veya önceden oluşturmuş olduğumuz bir projeyi açalım.


AMD Vivado




Çıkan ekranda "Next"e tıklayalım.




Açılan ekrandan ilk olarak proje ismimizi oluşturalım, ardından dosyalarımızı nereye kaydetmek istiyorsak "..." kısmından klasör seçimi yapalım. (Bu adımdan önce çalışmalarınızı tek bir klasörde muhafaza etmek için bir klasör oluşturabilirsiniz.) İşlemimiz bittikten sonra "Next"e tıklayalım.




Bu dönem yapacağımız uygulamalarda sadece "Simulation" ve "RTL Analysis" yapacağımız için "**Do not specify sources at this time**" kutucuğunu seçiyoruz. Sonrasında tekrar "Next"e tıklıyoruz.




Çalışmalarımızda herhangi bir FPGA kartına gömme işlemi yapmayacağımız için açılan ekrandan "Boards" kısmına gelip herhangi bir kartı üstüne tıklayarak seçebiliriz.




En son, "Finish" diyerek projemizi oluşturabiliriz.




Açılan proje arayüzünün sol üst tarafından "+" simgesine tıklayarak yeni bir design projesi oluşturalım:







"Create File" diyerek dosya türünü "System Verilog" olarak seçelim, dosyamızın ismini oluşturalım (Türkçe karakter kullanmamaya dikkat!) ve "OK" e basalım. "Finish" diyelim.



Karşınıza son adım olarak çıkan bu kısımdan, manuel bir şekilde kod üzerinden girmeden "input, output ya da inout" larınızı oluşturabilirsiniz. Ama daha iyi öğrenmek ve kafa karışıklılığı olmaması adına burayı boş bırakalım ve "OK"e basarak design sources dosyamızı oluşturalım.




Tekrardan "Design Sources" kısmına gelelim ve oluşan dosyamıza çift tıklayarak dosyamızı açalım:




Kodumuzu yazmaya başlayalım:

```
module calisma1(
    input logic A, //1 bit
    input logic B, //1 bit
    input logic C, //1 bit
    output logic F //1 bit
    );
    // Ara sinyaller
    logic Anot, Bnot, Cnot, w1, w2, w3, w4;
    not(Anot,A); // önce output(lar), ardindan input(lar) yazılır.
    not(Bnot,B);
    not(Cnot,C);
    and(w1,Anot,Bnot); // A'B'
    and(w2,Bnot,Cnot); // B'C'
    and(w3,Anot,Cnot); // A'C'
    and(w4,A,B,C); // ABC
    or(F,w1,w2,w3,w4); // A'B' + B'C' + A'C' + ABC
    // "assign" komutu kullanarak tek satırda da işi halledebiliriz.
endmodule
```

Ardından Vivado ekranımıza geri gelelim sol taraftan "RTL Analysis" kısmının altındaki "Open Elaborated Design" kısmına tıklayarak açılan ekrandan "OK"e basalım.



Devre tasarımımız şu şekil gözükecektir:




Artık simülasyon kısmına geçebiliriz. Simülasyon kısmını yazmak için fonksiyonumuzun doğruluk tablosunu çıkartmakla işe başlayalım:

A	В	C	F
0	0	0	1
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	0
1	1	1	1


Tekrar "Sources" kısmına gelerek "+" simgesinden bu sefer "add or Create Simulation sources" kısmına tıklıyoruz:

Add Sources This guides you through the process of adding and creating sources for your project Add or create constraints Add or create design sources Add or create simulation sources


"Create File" diyerek dil olarak System Verilog seçtikten sonra dosya ismimizi önceden oluşturduğumuz design dosya ismimizin önüne "tb_dosyaAdi" olacak şekilde yapıyoruz. (tb = testbanch'in kısaltması olarak kullanılır.)



Ardından "Finish" e basarak simülasyon dosyamızı oluşturmuş oluyoruz. "Sources" kısmından simülation bölümünün altındaki testbanch dosyamıza tıklayarak dosyamızı açıyoruz.



(NOT : Bu görselde de görüldüğü üzere testbanch dosyamız seçili değil. Testbanch dosyamızı seçmek için dosyanın adının üzerine sağ tık yaparak "Set as top" şeklinde ayarlamalıyız.




Ayarlamayı yaptıktan sonra kodumuzu yazmaya başlayabiliriz.

```
module tb_calisma1();


logic A; // reg
logic B; // reg
logic C; // reg
logic F; // wire
```

```
System Verilog'un güzel taraflarından birisi de reg - wire ayrımına
   gerek duymamasıdır. Verilog diliyle kodlama yapmamız gerekseydi inputlar
için reg,
   outputlar için wire kullanmamız gerekecekti. Her ne kadar bu tip basit
projelerde
   kafa karışıklığı yaratmasa da işler komplikeleştikçe bu durum karışıklığa
yol açabilir.
   calisma1 calisma1_Inst(
        .A(A),
        .B(B),
        .C(C),
        .F(F)
   );
   // design kodunu testbanch kodunda kullanmak için bu modülün çağrılması
gerekir.
   // .A(A) -> giriş veya çıkış portlarını üst seviyedeki modüllere bağlamak
   NOT: Tüm modülleri kullanacaksak (bağlayacaksak),
       calisma1 calisma1_Inst(.*);
   şeklinde de yazabiliriz.
    (Aynı şekilde sadece System Verilog'a özgü bir özelliktir.
   Verilogta hepsini üstteki gibi teker teker bağlamak zorundasınız.)
   initial begin
        A = 1'b0; B = 1'b0; C = 1'b0; #10;
       A = 1'b0; B = 1'b0; C = 1'b1; #10;
        A = 1'b0; B = 1'b1; C = 1'b0; #10;
       A = 1'b0; B = 1'b1; C = 1'b1; #10;
       A = 1'b1; B = 1'b0; C = 1'b0; #10;
       A = 1'b1; B = 1'b0; C = 1'b1; #10;
        A = 1'b1; B = 1'b1; C = 1'b0; #10;
       A = 1'b1; B = 1'b1; C = 1'b1; #10;
       // 1 -> 1 bit, b -> binary, 0,1 -> değer
       $stop; // simülasyonu durdurur, olası hataları görmek için işlevlidir.
   end
endmodule
```

Kodumuzu yazdıktan sonra tekrar Vivado ekranına gelerek sol taraftan "Simulation – Run Simulation – Run Behavioral Simulation" diyerek simülasyonu açıyoruz.



Çıkan simülasyon ekranından büyüteç yardımıyla yakınlaştırıp uzaklaştırabilir, istersek tam ekranda tüm sonuçları da görüntüleyebiliriz. Sarı çubuğu sağ – sol hareketler yardımıyla hareket ettirerek anlık değişimleri daha detaylı gözlemleyebiliriz.



Bu örnekte basit bir Boolean fonksiyonunu Vivado üzerinden System Verilog dili yardımıyla kodlamış bulunmaktayız.