



UNIVERSIDAD NACIONAL AUTÓNOMA DE MÉXICO

FACULTAD DE INGENIERÍA

Diseño Digital Moderno

Tarea: Proyecto 3

Profesor: Dr. Oscar Francisco Fuentes Casarrubias

Semestre: 2027-1

Integrantes: Duarte Puertas Manuel

Hernandez Rosas Jafet Daniel

Reyes Garcia Miguel Angel

Torres Rodriguez Lizeth Danae

Grupo: 5



1. Introducción

En este proyecto se abordó el diseño e implementación de un sistema de seguridad con 9 puntos de supervisión utilizando circuitos de mediana escala de integración (MSI). El objetivo principal fue comprender el funcionamiento práctico y la interconexión de codificadores con prioridad y decodificadores BCD a 7 segmentos.

Para lograr la visualización, es necesario entender la estructura interna de los displays de 7 segmentos (Figura 1) y la manera en la que el decodificador maneja cada una de sus terminales a través de resistencias limitadoras (Figura 2).




Figura 1: Configuración interna de los displays de 7 segmentos de ánodo y cátodo común.




Figura 2: Interconexión típica entre un decodificador BCD y un display de 7 segmentos.

2. Desarrollo

El sistema fue diseñado para identificar de forma visual cuál de los 9 puntos de supervisión detecta una intrusión. La arquitectura general (Figura 3) dicta que las señales lógicas de entrada se conecten a un codificador con prioridad (74147). Este integrado transforma la señal activa de mayor jerarquía en un código binario BCD invertido. Dependiendo de los integrados, las salidas pueden requerir una etapa de lógica de inversión antes de ingresar al decodificador (7447 o 7448), el cual finalmente enciende los leds correspondientes en el display.




Figura 3: Diagrama lógico de interconexiones del sistema de supervisión.

Durante la etapa de implementación física se montaron los módulos de pares infrarrojos (fototransmisores y receptores) previstos en el diagrama de la Figura 3. Estos sí se instalaron sobre la protoboard, sin embargo su respuesta resultó poco sensible e irregular frente a la distancia y a las condiciones de iluminación del entorno, por lo que no permitían distinguir de forma confiable un evento de censado.

Ante esta limitación, y con el fin de verificar de forma aislada la funcionalidad estricta de la lógica digital del sistema, se procedió a excitar las entradas del codificador mediante un dipswitch. De este modo fue posible inyectar directamente los niveles lógicos deseados en el 74147 y observar, sin la interferencia del transductor, la respuesta de la cadena completa: codificación con prioridad, inversión de las salidas y decodificado en el display de 7 segmentos.

Las fotografías siguientes documentan el mismo montaje con distintas combinaciones del dipswitch y la respuesta obtenida en el display.




Figura 4: Dipswitch en reposo, sin ninguna entrada activada: el display muestra el dígito 0.




Figura 5: Primera entrada del dipswitch activada: el display muestra el dígito 9, de acuerdo con la jerarquía del codificador con prioridad.




Figura 6: Segunda entrada del dipswitch activada: el display muestra el dígito 1.




Figura 7: Tercera entrada del dipswitch activada: el display muestra el dígito 2.




Figura 8: Cuarta entrada del dipswitch activada: el display muestra el dígito 3.