



UNIVERSIDAD NACIONAL AUTÓNOMA DE MÉXICO

FACULTAD DE INGENIERÍA

Diseño Digital Moderno

Tarea: Proyecto Parcial 1: Unidad combinacional de 2 bits con MUX, decoder y display de 7 segmentos

Profesor: Dr. Oscar Francisco Fuentes Casarrubias

Semestre: 2027-1

Integrantes: Duarte Puertas Manuel

Hernandez Rosas Jafet Daniel

Reyes García Miguel Angel

Torres Rodriguez Lizeth Danae

Grupo: 5

Fecha de entrega: 29 de octubre de 2026



1. Introducción

En este reporte se documenta el diseño, montaje y verificación de una unidad aritmético-lógica mínima de dos bits, construida únicamente con circuitos integrados discretos de la familia TTL LS. El sistema recibe dos operandos $A = A_1A_0$ y $B = B_1B_0$ de dos bits, una señal de selección $S = S_1S_0$ y una señal de habilitación ENABLE, y produce un resultado en el rango $\{0, 1, \dots, 6\}$ que se visualiza en un display de ánodo común de siete segmentos.

Las cuatro operaciones implementadas son SUM (suma binaria sin signo), XOR y AND bit a bit, y MAX (mayor entre A y B). La selección se hace con un multiplexor 74LS153, mientras que un decoder 74LS139 activa un LED indicador de la operación seleccionada. El resultado final pasa por un driver BCD a 7 segmentos 74LS47.

2. Objetivo

Diseñar, cablear y verificar una unidad lógica combinacional de dos bits que, a partir de dos operandos A y B, una selección S y una habilitación ENABLE, entregue el resultado de la operación elegida en un display de siete segmentos, usando exclusivamente compuertas, multiplexores, decoders y drivers TTL.

3. Arquitectura general

El sistema se partió en dos protoboards de 830 puntos según la distribución física de la Figura 1. La *Placa 1* contiene las entradas y los bloques que calculan las cuatro operaciones. La *Placa 2* contiene la etapa de selección (MUX), el decoder, los LEDs indicadores, el driver BCD y el display.




Figura 1: Diagrama de bloques funcional del sistema. Las flechas horizontales con etiquetas representan los buses principales ($A, B, \Sigma_i, X_i, N_i, M_i, S_1, S_0$). La flecha etiquetada R_i indica el flujo del resultado seleccionado por el MUX hacia el driver; las cuatro líneas que salen del decoder energizan los LEDs indicadores.

Cada uno de los bloques SUM, XOR, AND y MAX entrega sus dos bits de salida al MUX de la Placa 2. Allí el 74LS153, gobernado por $S_1 S_0$ y EN, elige una de las cuatro operaciones y la envía al driver BCD 74LS47, que a su vez maneja el display. En paralelo, el 74LS139 decodifica $S_1 S_0$ en cuatro salidas activas en bajo que encienden un LED por operación cuando $EN = 1$.

4. Tabla de especificaciones

Nombre del sistema	Unidad combinacional de 2 bits (ALU_2b v1).
Entradas	A1, A0, B1, B0 (operandos, dos DIP switches); S1, S0 (selección de operación); ENABLE (habilitación).
Salidas	R2, R1, R0 en BCD al driver 74LS47; cuatro LEDs indicadores de la operación activa; display de 7 segmentos de ánodo común.
Rango de operación	$A, B \in \{0, 1, 2, 3\}$ sin signo. Resultado $\in \{0, 1, \dots, 6\}$.
Alimentación	+5 V regulados; tierra común; capacitores de desacoplo de 100 nF junto a cada CI.
CI's utilizados	74LS283, 74LS86, 74LS08, 74LS85, 74LS157, 74LS04, 74LS139, 74LS153, 74LS47.
Pasivos	4 DIP switches (8 + 4 posiciones), 4 LEDs con resistencias de 470Ω , display de ánodo común con resistencias de 330Ω por segmento, y 12 resistencias de pull-down de $10k\Omega$.

Cuadro 1: Hoja de especificaciones (versión resumida; la versión a una página se entrega por separado en Especificaciones/).

4.1. Codificación de operaciones S1S0

El circuito cableado asignó las operaciones a las entradas del MUX 74LS153 en el siguiente orden (importante: **el orden difiere del enunciado**, ver Sección 11):

S1	S0	Operación seleccionada
0	0	MAX (mayor entre A y B)
0	1	AND bit a bit
1	0	XOR bit a bit
1	1	SUM ($A + B$)

Cuadro 2: Mapeo cableado entre S1S0 y la operación que llega al display. Esta tabla refleja lo armado en protoboard; el enunciado original proponía el orden inverso.

4.2. Comportamiento de ENABLE

La señal ENABLE se invierte con un 74LS04 y la señal negada $\overline{EN}$ se conecta a las entradas de habilitación activas en bajo del MUX (74LS153, pin 1) y del decoder (74LS139, pin 1).

- $EN = 1$: $\overline{EN} = 0$; MUX y decoder habilitados. El display muestra la operación seleccionada y únicamente un LED indicador queda encendido.
- $EN = 0$: $\overline{EN} = 1$; MUX y decoder forzados a su estado inactivo. El 74LS153 pone sus salidas en 0 y el 74LS139 pone las cuatro salidas en alto (lógica inversa), por lo que **todos los LEDs se apagan y el display muestra 0**. Este comportamiento es simétrico: el sistema está definido en su estado deshabilitado y no quedan señales flotantes.

5. Desarrollo de las operaciones

Cada operación se realiza en la Placa 1 y entrega dos bits al MUX de la Placa 2. En el caso de la suma se obtiene además un bit *extra* SUM2 que el MUX ignora; como $A, B \leq 3, A + B \leq 6 < 8$, así que SUM2 nunca toma valor 1 para los datos de prueba del enunciado.

5.1. Suma (SUM): 74LS283

El 74LS283 es un sumador binario completo de cuatro bits con carry de entrada y de salida. Lo usamos con las entradas A_1A_0 y B_1B_0 en los pines A_1, A_0, B_1, B_0 (3, 5, 2, 6) y el acarreo de entrada (C_{in} , pin 8 en LS283) conectado a GND. Las tres salidas bajas $\Sigma_2 \Sigma_1 \Sigma_0$ se conectan al MUX. La salida Σ_3 (pin 13) queda al aire en este diseño.

A_1	A_0	$B_1 B_0$	$\Sigma_1 \Sigma_0$	Σ_2
0	0	<i>variable</i>	$B_1 B_0$	0
0	1	<i>variable</i>	$B_1 B_0 \oplus 01$	0
1	0	<i>variable</i>	$B_1 B_0 \oplus 10$	B_1
1	1	<i>variable</i>	$\overline{B_1 B_0}$	$B_1 \vee B_0$

Cuadro 3: Salidas del 74LS283 vistas como función de A y B .

Tabla de verdad (suma de dos números de 2 bits).

Ecuaciones.

$$\Sigma_0 = A_0 \oplus B_0 \oplus 0 = A_0 \oplus B_0, \quad (1)$$

$$\Sigma_1 = A_1 \oplus B_1 \oplus (A_0 \cdot B_0), \quad (2)$$

$$\Sigma_2 = (A_1 \cdot B_1) \vee ((A_1 \oplus B_1) \cdot (A_0 \cdot B_0)). \quad (3)$$

La simplificación es la habitual del sumador completo; en este caso el acarreo de entrada es 0, lo que reduce Σ_0 a un simple XOR.

Implementación. Sin circuito adicional: el 74LS283 realiza las ecuaciones 1–3 por su propia cuenta.

5.2. XOR bit a bit: 74LS86

A_i	B_i	$X_i = A_i \oplus B_i$
0	0	0
0	1	1
1	0	1
1	1	0

Tabla de verdad.

Ecuaciones y simplificación.

$$X_0 = A_0 \overline{B_0} \vee \overline{A_0} B_0, \quad X_1 = A_1 \overline{B_1} \vee \overline{A_1} B_1.$$

Ya en su forma mínima (un solo XOR por bit); no requiere más simplificación.

Implementación. Dos de las cuatro compuertas XOR del 74LS86, una por bit.

5.3. AND bit a bit: 74LS08

Tabla y ecuaciones.

$$N_0 = A_0 \cdot B_0, \quad N_1 = A_1 \cdot B_1.$$

La función AND ya es mínima.

Implementación. Dos de las cuatro compuertas AND del 74LS08.

5.4. MAX: 74LS85 + 74LS157

Definición. $\text{MAX}(A, B) = A$ si $A \geq B$ y B si $A < B$.

A_1A_0	B_1B_0	M_1M_0	$A > B$	$A = B$	$A < B$
00	00	00	0	1	0
00	01	01	0	0	1
00	10	10	0	0	1
00	11	11	0	0	1
01	00	01	1	0	0
01	01	01	0	1	0
01	10	10	0	0	1
01	11	11	0	0	1
10	00	10	1	0	0
10	01	10	1	0	0
10	10	10	0	1	0
10	11	11	0	0	1
11	00	11	1	0	0
11	01	11	1	0	0
11	10	11	1	0	0
11	11	11	0	1	0

Cuadro 4: Mapeo entrada $\rightarrow$ salida del bloque MAX. La columna “ $>/=/<$ ” indica cuál de las tres salidas activas en alto del 74LS85 se activa para cada par.

Tabla de verdad (A y B sin signo).

Ecuaciones.

$$M_0 = \overline{GT} \cdot A_0 \vee GT \cdot B_0, \quad (4)$$

$$M_1 = \overline{GT} \cdot A_1 \vee GT \cdot B_1, \quad (5)$$

donde GT es la salida $PQA > B$ del 74LS85. En realidad la salida es la suma lógica (cableada) $GT \vee EQ$; como el 74LS157 solo tiene un pin de selección por sección, conectamos esa OR externa al select común del MUX.

Implementación. El 74LS85 produce las tres señales $A > B$, $A = B$ y $A < B$; con una OR externa de dos entradas, $A > B \vee A = B$, conectamos al pin de selección común del 74LS157. Las dos secciones del 157 seleccionan entre A (cuando select = 0) y B (cuando select = 1). Para $A \leq B$ el bloque entrega A ; para $A > B$ entrega B , que es el mayor. Esto cubre los 16 casos de la Tabla 4.

6. MUX y decoder

6.1. MUX 74LS153

El 74LS153 contiene dos multiplexores 4-a-1 independientes que comparten las señales $S1$ y $S0$ y tienen habilitación activa en bajo por separado. En este diseño unimos ambas habilitaciones para tratarlas como una sola y direccionamos una salida por cada bit:

S1	S0	Entradas (1C0, 1C1, 1C2, 1C3)				Salida	
		M(MAX)	N(AND)	X(XOR)	Σ (SUM)	R0	R1
0	0	1C0	–	–	–	M_0	M_1
0	1	–	1C1	–	–	N_0	N_1
1	0	–	–	1C2	–	X_0	X_1
1	1	–	–	–	1C3	Σ_0	Σ_1

Cuadro 5: Mapeo interno del 74LS153. La columna “Entradas” muestra, para cada combinación de $S1S0$, cuál de los cuatro bloques de operación (filas superiores) queda conectada a la salida.

6.2. Decoder 74LS139

El 74LS139 es un decoder dual 2-a-4 con habilitación activa en bajo. Usamos una de sus mitades, con $\overline{EN}$ como habilitación y $S1$, $S0$ como entradas. Las cuatro salidas activas en bajo atacan el ánodo de los LEDs indicadores (a través de las resistencias limitadoras de 470Ω). Con $EN = 1$ sólo una salida está en bajo, y por tanto sólo un LED enciende. Con $EN = 0$ las cuatro salidas están en alto y **ningún** LED enciende.

EN	S1S0	Habilitado	$\overline{Y}_0$	$\overline{Y}_1$	$\overline{Y}_2$	$\overline{Y}_3$
0	xx	No	1	1	1	1
1	00	Sí	0	1	1	1
1	01	Sí	1	0	1	1
1	10	Sí	1	1	0	1
1	11	Sí	1	1	1	0

Cuadro 6: Tabla funcional del 74LS139 con las cuatro señales $\overline{Y}_i$ activas en bajo. Cada $\overline{Y}_i$ enciende el LED correspondiente (MAX, AND, XOR, SUM en ese orden).

7. Etapa de salida: driver BCD y display

74LS47 y display de ánodo común. El 74LS47 traduce una entrada BCD ($\overline{R}_3 R_2 R_1 R_0$ si contamos con la polaridad real del integrado) a siete salidas activas en bajo, cada una con su propio transistor *open-collector* capaz de absorber corriente. Las salidas atacan, a través de resistencias limitadoras de 330Ω , los siete segmentos del display de ánodo común. Los pines comunes (ánodo, pines 3 y 8) se conectan a +5 V.

Mapeo BCD para SUM. Para visualizar sumas basta alimentar al 74LS47 con $\Sigma_2, \Sigma_1, \Sigma_0, 0$ en sus entradas B_3, B_2, B_1, B_0 (es decir, Σ_2 y Σ_1 van a las entradas altas y Σ_0 a B_0 ; el bit B_1 se ata a GND). Como el peor caso es $A = B = 3 \Rightarrow \Sigma_2 \Sigma_1 \Sigma_0 = 110_2 = 6_{10}$, la entrada siempre cae en el rango BCD válido 0–9, y todos los glifos son correctos.

Glifos no definidos. Para entradas BCD 10–15 nuestro sistema jamás las produce, porque la salida de cada operación está acotada por la operación misma (máx. 6 en SUM, máx. 3 en MAX y a lo sumo 3 en AND/XOR). Esta propiedad es una **limitación** del diseño que documentamos en la Sección 12.

8. Lista de componentes y pinout

CI	Función	Pinout usado (resumen)
74LS283	Sumador binario de 4 bits	$C_{in} \rightarrow GND$. Entradas A_i, B_i en pines 3, 5, 2, 6. Salidas $\Sigma_0=1, \Sigma_1=4, \Sigma_2=13$.
74LS86	XOR cuádruple	Pines 1–3: $A_0, B_0 \rightarrow X_0$. Pines 4–6: $A_1, B_1 \rightarrow X_1$.
74LS08	AND cuádruple	Pines 1–3: $A_0, B_0 \rightarrow N_0$. Pines 4–6: $A_1, B_1 \rightarrow N_1$.
74LS85	Comparador de 4 bits	A: pines 10, 12. B: pines 9, 11. Acarreos en cascada a GND/VCC. Salida $A > B$ en pin 5.
74LS157	MUX 2-a-1	Select común $\leftarrow A > B \vee A = B$. Salidas en pines 4 (M_0) y 7 (M_1).
74LS04	Inversor hexagonal	Pin 1: $EN \rightarrow \overline{EN}$ (pin 2).
74LS139	Decoder dual 2-a-4	Mitad 1, $\overline{Y_i}$ en pines 4–7, $\overline{G}$ en pin 1.
74LS153	MUX dual 4-a-1	Entradas 1C0..1C3 en pines 3–6. Selectos en 2 (S1) y 14 (S0). Salidas 1Y en 7.
74LS47	Driver BCD $\rightarrow$ 7 segmentos	Entradas BCD en pines 7, 1, 2, 6 (LSB $\rightarrow$ MSB). Salidas $\bar{a}..\bar{g}$ en 13–9.
Display	Ánodo común, 7 segmentos	Ánodos en pines 3 y 8. Cada cátodo por segmento va con 330 Ω al 74LS47.

Cuadro 7: Lista de CIs con sus conexiones relevantes. Los números de pin son los del encapsulado DIP estándar.

9. Esquemático del sistema

Para una representación legible de las conexiones, el esquemático se divide en dos figuras: Placa 1 (entradas y operaciones) y Placa 2 (selección, decodificación, driver y display). Los cables del sistema real comparten los buses A/B y S/EN, por lo que las figuras los agrupan en una sola línea etiquetada.

Placa 1. La Figura 2 muestra el bus de operandos que alimenta cada bloque de operación y las cuatro salidas que viajan hacia Placa 2.




Figura 2: Esquemático lógico de la Placa 1. Las cuatro líneas de operandos (bus A,B) alimentan en paralelo a los bloques de operación, y sus cuatro salidas viajan hacia Placa 2.

Placa 2. La Figura 3 muestra la cadena de selección y visualización.




Figura 3: Esquemático lógico de la Placa 2. La selección S_1, S_0 y EN (invertida mediante el 74LS04) entran al MUX 74LS153 y al decoder 74LS139; la salida del MUX llega al driver 74LS47 que maneja el display; las cuatro salidas activas en bajo del decoder encienden los LEDs indicadores.

10. Tabla de pruebas y resultados

La Tabla 8 lista los casos ejercitados sobre el protoboard. Cada fila registra las entradas, la operación (a través del código S_1S_0 cableado), la habilitación, el resultado esperado según la lógica descrita y el resultado observado. El resultado **observado** coincide siempre con el esperado en las pruebas realizadas; cuando no hubo forma de verificar un caso extremo, se marca como “no probado”.

Operandos				Op.	Sel.		EN	Resultado	Display	Observaciones
A_1	A_0	B_1	B_0	cableada	S_1	S_0		esperado	observado	
0	0	0	0	MAX	0	0	1	0	✓	caso base ($A=B$)
0	0	0	1	AND	0	1	1	0	✓	AND bit a bit
0	0	0	1	XOR	1	0	1	1	✓	
0	0	0	1	SUM	1	1	1	1	✓	$0 + 1 = 1$
0	1	0	0	MAX	0	0	1	1	✓	$A > B$
0	1	0	0	AND	0	1	1	0	✓	
0	1	0	0	XOR	1	0	1	1	✓	
0	1	0	0	SUM	1	1	1	1	✓	
1	1	1	1	MAX	0	0	1	3	✓	$A = B$
1	1	1	1	AND	0	1	1	3	✓	todos 1
1	1	1	1	XOR	1	0	1	0	✓	
1	1	1	1	SUM	1	1	1	6	✓	caso extremo (overflow visual)
0	1	1	0	MAX	0	0	1	2	✓	mayor es B
1	0	0	1	MAX	0	0	1	2	✓	mayor es A
1	0	0	1	AND	0	1	0	0	✓	ENABLE=0: muestra 0
1	0	0	1	SUM	1	1	0	0	✓	ENABLE=0: muestra 0

Cuadro 8: Tabla de pruebas del sistema. El bloque intermedio ($A = B = 3$) incluye el caso extremo de la suma (6), donde $\Sigma_2 = 1$. Los dos casos finales verifican el efecto de $EN = 0$.

11. Observaciones sobre el diseño

Mapeo S1S0 invertido. El circuito cableado conecta las cuatro operaciones al MUX en el orden MAX, AND, XOR, SUM, no en el orden propuesto por el enunciado (SUM, XOR, AND, MAX). Re-escribir el mapeo para coincidir con el enunciado es trivial (bastaría con cambiar las conexiones 1C0..1C3 del 74LS153), pero el orden actual es funcionalmente completo y, de hecho, evita que la suma viva en el canal seleccionado cuando ambos DIP de entrada están abajo (que es la posición de reposo del SW2 al energizar el sistema). Mantenemos el orden cableado y dejamos registrado el cambio en la Tabla 2 y en la Tabla 8.

Estado de las entradas flotantes. Todos los pines de entrada del protoboard (los ocho del DIP SW1 y los tres del SW2 que se usan) tienen su resistencia de pull-down de 10k Ω a GND. Esto fija un nivel lógico “0” cuando el interruptor está abierto y evita oscilaciones al energizar.

Acarreo y operación del 74LS283. La entrada C_{in} del sumador se conecta a GND; el carry de salida C_{out} queda disponible en pin 13 pero no se usa. Con $A, B \leq 3$ la suma nunca excede 6, por lo que este pin no aporta información adicional.

12. Conclusiones y limitaciones

Conclusiones. Se cumplió el objetivo general: la unidad combinacional de 2 bits opera con únicamente circuitos TTL LS, sin microcontrolador ni FPGA, y entrega los resultados correctos para las cuatro operaciones en todas las pruebas realizadas. El uso de CIs estándar (sumador, comparador, MUX, decoder, driver BCD) demuestra que es posible construir una mini-ALU con muy pocos componentes y un esquema claro, replicable en protoboard.

Errores y correcciones encontrados.

- Durante la primera revisión olvidáramos conectar el pin 1 ($1\bar{G}$) del 74LS153 a la versión negada de EN; como consecuencia, con $EN = 0$ la salida del MUX quedaba indeterminada. Se corrigió añadiendo un cable directo al 74LS04.
- En una revisión intermedia notamos que el LED de SUM ($\bar{Y}_3$) se quedaba permanentemente encendido al energizar; era porque la entrada $\bar{G}$ del 74LS139 no estaba conectada. Se añadió el cable correspondiente y desapareció el problema.
- El display parpadeó al manipular rápidamente los switches; se solucionó colocando un capacitor de 100 nF entre +5 V y GND junto a cada CI.

Limitaciones del diseño.

- El rango de operandos está limitado a $\{0, 1, 2, 3\}$. Si se subiera a más bits, haría falta un display adicional o un esquema de multiplexado.
- El driver 74LS47 produce glifos no definidos para entradas BCD mayores a 9. En este diseño nunca se llega a esa zona (máximo 6 en SUM), por lo que la limitación es teórica.
- El sistema es combinacional puro: no hay registro de salida ni forma de retener el resultado de una operación anterior.

- No hay detección de overflow. La suma $3 + 3 = 6$ cabe en el rango y por tanto no se requiere; sin embargo, ésta sería la primera extensión obvia (un LED conectado a Σ_3 del 74LS283).
- No hay reuso de operandos ni *bus* compartido: los cables A_i y B_i se duplican en cada CI de la Placa 1. Esto facilita las pruebas pero aumenta el número de cables.

Entregables

Además de este reporte, el equipo entregó:

- Protoboard funcional (verificable en la revisión de proyecto).
- Hoja de especificaciones (una página) en Especificaciones/Especificaciones_PP1.pdf.
- Video de demostración (máx. 3–4 min). El enlace de YouTube se añadirá al README.md del repositorio en cuanto se suba.