


Q1: 回片后的测试主要观察的性能指标是什么?

回片后的功能测试与 FPGA 功能验收一致，性能测试主要观察两个指标：芯片运算速度与功耗。芯片运算速度由两个方面体现：最大时钟频率与执行 Basic_Inst_Example 中指令所需的时间。功耗只计算动态功耗。

Q2: 清华云盘中的 tinyriscv_IO_example.v 中是否缺少 xx 端口？是否可以修改端口？

tinyriscv_IO_example.v 为一个示例，大家请根据自己的需求，在其基础上进行修改。在保证在 FPGA 功能验收过程中用到的 IO 不变的基础上，端口也可以修改，但要求如下图进行电源 IO 的摆放。每边都需要一对 VDD VSS，并将其放在每边的中心。



Q3: xx 的 warning 或 error 如何解决？

以下 warning 或 error 可以忽略，不会影响到正常流片

Warning: IO pad 'PVSS3CDG' is unusable: unknown logic function. (OPT-1022)

Warning: IO pad 'PVSS2CDG' is unusable: unknown logic function. (OPT-1022)

……等都可以忽略

ERROR:(IMPCCOPT-4334):The lib cell '0x1' specified in the inverter_cells property was not found. 可忽略

Q4: 插入的 PAD 选用哪个？

统一都用 PAD60LU_TRL

Q5: 进行 formal 检查时报错 Error: Variable 'formality_log_name' is read only. (FM_414)，要如何解决？

将 ./scripts/fml/fml_setup.tcl 中的


set formality_log_name "\$::env(RESULT_DIR)/fml_syn/work/formality.log" 删除即可

Q6: 示例的顶层文件中, gpio_io_ctrl 是 32 位的, 每两位控制一个 io 的状态, 那这个 case 语句是匹配的 gpio_io_ctrl 最低两位吗? 但这样 16 个 io 是不是就不能独立控制了呢?


验收的时候所有 gpio 都是一个状态, 所以都用一个了。大家可以自己将不同的 gpio 用不同的 ctrl 控制

Q7: Seal Ring 如何修改大小?

Seal Ring 是由多个 block 构成的，通过不同 block 的拼接实现 Seal Ring 大小的修改




这些 block 可以自己复制拼接，从而实现大小的修改



Q8: Antenna violation 如何修?


当出现 Antenna Error 时，如果数目较少，可以在 virtuoso 中手动进行修复。Antenna 出现的原因金属线过长，导致金属表面积累的电荷过多，但又无法形成对地的放电通路，导致对栅氧造成破坏。因此可以通过跳线进行 Antenna Error 的修复。例如说 M3 的金属线过长，可以将该金属线截断，跳线到 M4 层，然后再跳线会 M3 层，即可避免 Antenna Error。



Q9: 布局时发现密度到达了 140%以上?

这一般是由于没有共用 ROM 和 RAM, 其占用了大量的面积, 需要修改设计共用 ROM 和 RAM。

Q10: VSS 上出现了 VIA45 的通孔, 并且有 metal5 延伸出去, 导致加完 PAD 后 VIA45 的通孔对不齐并且 DRC 报错?



这是由于 Power Plan 过程中, 自动连接电源和地时, innovus 连接到了本该给 PAD 连接的部位。需要通过添加 routing blockage 来解决。具体流程如下:

- 1) 运行完 floorplan 后, 打开 innovus 的 gui, 通过 File->restore Design 打开 floor_plan.enc, 从而打开 floor plan 的结果, 如图 2 所示。




图 2 打开 floorplan 结果

- 2) 在 Floorplan -> Edit Floorplan 中选择 Create Routing Blockage, 如图 3 所示。




图 3 选择 Create Routing Blockage

3) 在 IO Ring 上绘制一层，routing blockage 层，如图 4 所示。




图 4 绘制 Routing Blockage 层

4) 单击选择刚刚绘制的 Routing Blockage 层，然后右键，选择 Attribute Editor (图 5)。在弹出的窗口中将 Routing layers 选择为 All (图 6)。这是因为 Routing blockage 也是分层的，我们需要阻挡所有金属层的连线。对所有 Routing Blockage 层都重复该操作。




图 5 编辑 Routing Blockage 层




图 6 选择 Routing layers

- 5) 上述操作都完成后，点击保存，注意需要将原来打开的 **floor_plan.enc** 替换掉（图 7），这样后续才会拿你做了 routing blockage 的设计继续进行操作。

