

post_PR 操作

1. virtuoso 环境搭建

1.1 安装 PDK

复制 /data2/class/chenh/chenh74/TSMC18_Lib_new/PDK/PDK.zip 到自己的工作目录下并解压。在命令行中输入 ./pdkInstall，依次选择 1.0fF 的 MIM cap 与 1P6M_4X1U(40K UTM)，安装目录大家自己选择

```
[chenh65@edaserver PDK]$ ./pdkInstall.pl

- TSMC Process Ddesign Kit (PDK) Install Utility V1.0a -

This perl script is used to install TSMC PDKs from the directory that
contains the original distribution source files (a super-set of PDKs) to a
specified destination directory according to the user specified options.

*Availiable types of MIM cap are:
  1 - 1.0fF
  2 - 2.0fF
Please enter your choice: (1,2...)
1
*Availiable choices are:
  1 - 1P6M_4X1U(20K UTM)
  2 - 1P5M_3X1U(20K UTM)
  3 - 1P4M_2X1U(20K UTM)
  4 - 1P6M_4X1U(40K UTM)
  5 - 1P5M_3X1U(40K UTM)
  6 - 1P4M_2X1U(40K UTM)
Please enter your choice: (1,2...)
4
Please enter your Installation Directory Name(Not Directory path):
/data2/class/chenh/chenh65/TSMC18_Example/database
Please confirm with your selection :
*****
*** Select mimcap : 1.0fF
*** Select package : 1P6M_4X1U(40K UTM)
*** Install to directory : /data2/class/chenh/chenh65/TSMC18_Example/database
*****
Are these correct (y|n) ?
y
```

将 /data2/class/chenh/chenh74/TSMC18_Lib_new/PDK/cdsinit 文件复制到 PDK 的安装目录下，并将 cdsinit 改名为 cdsinit，PDK 即安装完毕。

1.2 导入 GDS


进入到 PDK 的安装目录下，在命令行中输入 virtuoso 启动软件。Virtuoso 创建 library，添加 Label，Via 等基本使用操作请大家在网上自行查找，有许多视频教程。

1.2.1 导入 seal ring

创建一个 library，命名为 SealRing，并 attach to an existing technology library (tsmc18)。


然后 File->Import->Stream，导入 Seal Ring 的 GDS 文件，其目录如下

/data2/class/chenh/chenh74/TSMC18_Lib_new/design_rule/tsmc_c018_sealring_1p6m.gds




导入的具体参数选择如下，选择的 layer map 为：


/data2/class/chenh/chenh74/TSMC18_Lib_new/tsmc18.layermap



此时导入应该会有 89 个 warning，可忽略。可以看到导入后，library 出现了 3 个 cell，打开其中的 tsmc_c018_sealring_1p6m。注意第一次打开 cell 时的时间较长，并在下面的窗口中选择 always。



打开 tsmc_c018_sealring_1p6m 则可以看到一个 seal ring 的示例，后续我们会在该示例的基础上进行修改，得到我们的 seal ring







1.2.2 导入 PAD

参考 1.2.1 创建一个新的 library 导入 PAD 的 gds，具体的路径为

/data2/class/chenh/chenh74/TSMC18_Lib_new/lib/Bonding_PAD/Back_End/gds/tpb018v_190a/cup/6lm/tpb018v.gds



在每一个 IO 上插入 **PAD60LU_TRL**，并对齐。





1.2.3 导入芯片

参考 1.2.1 创建一个新的 library 导入我们生成的 gds, layer map 始终为 tsmc18.layermap, 导入后打开 library 中的顶层 cell, 可以得到下面的版图, 注意需要将 grid controls 中的 X Snap Spacing 和 Y Snap Spacing 设置为 0.005 (该窗口可通过快捷键 E 唤出)



2. 添加 Seal Ring


seal ring 是一个由 diff (有源区)、contact (过孔)、via (通孔) 和 metal (金属) 等 layer (层次) 按照一定的规则叠加组成的图形。Seal ring 能够防止芯片在切割的时候受到机械损伤, 并且 Seal ring 接地, 可以屏蔽芯片外的干扰; 还可以防止潮气从侧面断口侵入; 并且能够将切割所产生的静电就近接地, 再由切割时邻近的 Seal ring 共同分摊所产生的电流, 将对 die 本体的冲击降到最小。Seal ring 就像是芯片的长城一样, 从四周环绕包围, 防止划片 (芯片切割) 时伤害到内部电路, 另外还能防止外界灰尘进入芯片内部。

此处我们采用 TSMC 给出的 seal Ring 示例来修改, 由于 design rule, 我们需要将 seal ring 放在芯片外侧 5 um 以外的区域, 能大不能小。


建议重新创建一个 cell, 将插入 pad 后的 RV64 插入 (注意插入后将 Original XY 设置为 0, 0), 然后插入之前导入的 seal ring, 并选中按下 X (edit in place), 调整合适的大小, 尽可能的让 seal ring 贴近 RV64, 以节省面积。Seal Ring 外框决定的面积就是你芯片的最终面积。

Rule No.	Description	Label		Rule
SR.S.1	Minimum assembly isolation (Layout forbidden region). It also depends on the capability of assembly house to require larger distance.	A	$\geq$	5
SR.E.1	Minimum extension of metal to CO/VIA in seal ring. Propose to exactly follow the dimensions in the figure below	B	$\geq$	0.6
SR.E.2	(OD interact seal ring) enclosure of metal with the outer edge of seal ring.	C	$=$	4.1
SR.R.1	SEALRING layer is a must if the customer adds sealing by themselves.			
SR.R.2	It is not allowed that odd VIA bar (VIA1, VIA3, VIA5) overlap even VIA bar (VIA2, VIA4)			
SR.R.3	The following rule is waived in SEALRING region (SEALRING 126;0): PP.E.3, PP.E.1, NP.E.1, RPO.E.1, RPO.C.4, RPO.C.1			
CO.W.2	Width of CO bar. CO bar is only allowed in seal ring.	D	$=$	0.22
VIAx.W.2	Width of VIAx bar. VIAx bar is only allowed in seal ring.	E	$=$	0.26
VIAy.W.2	Width of VIAy bar. VIAy bar is only allowed in seal ring.	F	$=$	0.36
CB.W.3a	Minimum width of (CB OR CBD) bar which butts on the outer edge of seal ring		$\geq$	2

TSMC recommend scribe line seal ring and scribe line guard ring rules as follows.




最终得到的效果图如下，最边缘的边框即为 Seal Ring。注意在最边缘添加一层 prBndry，表明我们的芯片的所有内容都在 pr Boundary 内部，这在后续添加 dummy 中 useful。



3. 添加 Dummy

DRC 对密度有一定的要求，因此在空余的地方需要加上没有实际功能的 metal, DIFF, 和 POLY 等等做为 dummy 来满足密度的要求。

TSMC 提供了添加 Dummy 的脚本，需要使用 calibre 来进行。在开始添加 dummy 前需要将目前已经添加 PAD 和 Seal Ring 后的版图导出成 gds。



3.1 添加 Dummy metal

打开 Dummy/dum_metal/Dummy_Metal_Calibre_0.18um.215a, 该文件为修改后的文件, 原始文件在 /data2/class/chenh/chenh74/TSMC18_Lib_new/DUM/Dum_metal 该目录下。请打开该文件, 将下面的部分替换为导出的 gds 文件名以及 Top cell 的名称。

```

2
3 //
4 // ENVIRONMENT SETUP
5 //-----
6 PRECISION    1000
7 RESOLUTION   5    // tool resolution
8
9 LAYOUT SYSTEM GDSII
10 LAYOUT PATH  "/data2/class/chenh/chenh65/TSMC18_Example/database/Dummy/RV64_PAD_SealRing.gds"
11 LAYOUT PRIMARY "RV64_PAD_SealRing"
12 LAYOUT PROCESS BOX RECORD YES
13

```

然后在之前进行综合的目录下, 输入 make add_dummy_metal, 即可启动 calibre 生成 dummy metal。运行结束后会生成一个 DM.gds, 在 virtuoso 中创建新的 library, 并将其导入。


3.2 添加 Dummy via

当前工艺无需添加 Dummy via

3.3 添加 Dummy OD Poly

打开 Dummy/dum_OD/ Dummy_OD_PO_Calibre_0.18um.215_2a, 该文件为修改后的文件, 原始文件在 /data2/class/chenh/chenh74/TSMC18_Lib_new/DUM/Dum_OD 该目录下。请打开该文件, 参考 3.1 和 3.2 将自己的 gds 文件名以及 Top cell 的名称替换进去。

然后在之前进行综合的目录下, 输入 make add_dummy_OD, 即可启动 calibre 生成 dummy OD Poly。运行结束后会生成一个 DOD.gds, 在 virtuoso 中创建新的 library, 并将其导入。



3.4 Merge GDS



重新创建一个 cell，将加入了 PAD 和 Seal Ring 的 RV64 导入，并且加入 Dummy metal，Dummy via，Dummy OD 的顶层。将 Original X Y 设置为 0，0 即可将这几个文件对齐，最终得到版图。

4. DRC 和 LVS

4.1 前期准备

在进行 DRC 和 LVS 前, 有两个步骤要进行准备。首先是生成 spi 文件, 在综合工作目录下输入 `make v2lvs`, 将 innovus 生成的 netlist 转为 spi 用于 LVS, 将生成 spi 中的 4 个 corner cell 删掉。

在进行 DRC 和 LVS 前, 需要在 virtuoso 中, 给每个 IO 打上标签。在 Metal6 (pin) 上创建 Label, 最需要注意的是电源和地的名字不要打错: core 的电源端口为 VDD、VSS; IO 的电源端口为 VDDPST, VSSPST。



4.2 运行 DRC

选择 Calibre -> Run nmDRC 启动 Calibre 来运行 DRC。如果菜单栏中没有出现 Calibre, 这是由于 1.1 中的.cdsinit 没有安装成功的原因, 重新进行即可解决。

在弹出的 Calibre Interactive 窗口中,


将 DRC Rule File 选择为

`/data2/class/chenh/chenh74/TSMC18_Lib_new/DRC/MAIN_DRC/CLM18_LM16_LM152_6M.215_4a`

其余保持默认, 然后点击 Run DRC 即可运行 DRC

4.3 运行 LVS

选择 Calibre -> Run nmLVS 启动 Calibre 来运行 LVS。如果菜单栏中没有出现 Calibre，这是由于 1.1 中的.cdsinit 没有安装成功的原因，重新进行即可解决。



在弹出的 Calibre Interactive 窗口中，

将 LVS Rule File 选择为

/data2/class/chenh/chenh74/TSMC18_Lib_new/LVS/Main_Deck/6M/LVS_RC_Calibre_0.18um_Logic_1.8V+3.3V_6M

将 Inputs 中的 Layout 选项卡中

选择中 Export from layout viewer, Layout File 和 Top Cell 要对应到最顶层的 layout 文件

将 Inputs 中的 Netlist 选项卡中

不要选择 Export from schematic viewer, Spice Files 选择 5.1 中 v2lvs 生成的 spi 文件，并且注意将 Top cell 名称填写正确。

将 Inputs 中的 H-cells 选项卡中

勾选 Use H-Cells file，具体文件选择流程工作目录下 scripts/pv/hcell_list

将 LVS Options 中的 Supply 选项卡中

Power nets 设置为 VDD 和 VDDPST，Ground nets 设置为 VSS 和 VSSPST

其余保持默认，然后点击 Run LVS 即可运行 LVS