

写在最前面：

本文档详细记录了从合并资源开始到生成 GDS 提交的每一步操作，**请同学们务必严格按照每个步骤进行**，如有疑问，请随时在群里或联系助教。

一．资源修改（按四人一组进行资源修改）

在开始四人一组合并资源前，请各位同学先按要求完成 RTL 前端资源修改：

1. 资源删减：

- ① 删除乘除法指令与对应的模块
- ② 删掉 CSR/CLINT/异常支持
- ③ 删除 Timer/SPI/GPIO/JTAG 外设
- ④ 保留 RV32I 指令集 + 扩展指令

2. 资源公用

- ① 公用通用寄存器 regs
- ② 公用 pwm 外设
- ③ 公用 uart_debug 模块
- ④ 通过 chip_sel [2:0]进行四个 core 的选择

二．后端流程

1. FPGA 验证：完成各个小组四位同学一组的设计资源修改合并后，请先进行 FPGA 上板验证，可以调用 VIO（VIVADO 的虚拟按钮）实现 Core 的切换，确保功能完全正确。

2. 综合前仿真：FPGA 功能验证正确后，写好测试用 testbench，请使用 VCS+Verdi 进行 RTL 级**前仿真**。保证所有测试指令完全正确。

3. 后端脚本更新

请参考该云盘文件：<https://cloud.tsinghua.edu.cn/f/0db4bc4dbd4f4ac9a824/>

Makefile	2026/6/24 21:47	文件	5 KB
result	2026/6/24 21:49	文件夹	
scripts	2026/6/24 21:41	文件夹	
designs	2026/6/24 21:40	文件夹	

其中 PDK 路径按以下说明更改：

① DC 综合与 innovus 后端用到各个工艺文件路径请参考后端脚本：

./designs/tsmc180/pdk/config.mk

```

#-----
# Tech/Libs
#-----
export LEF_FILES = /data2/class/chenh/chenh51/Process/TSMC18_Lib_new/lib/SC_ARM/lef/tech_sage-x_tsmc_cl018g_61m.lef \
                  /data2/class/chenh/chenh51/Process/TSMC18_Lib_new/lib/SC_ARM/lef/sage-x_tsmc_cl018g.lef \
                  /data2/class/chenh/chenh51/Process/TSMC18_Lib_new/lib/IO/Back_End/lef/tpd018nv_280a/mt_2/61m/lef/tpd018nv_61m.lef \
                  /data2/class/chenh/chenh51/Process/TSMC18_Lib_new/lib/Bonding_PAD/Back_End/lef/tpb018v_190a/wb/61m/lef/tpb018v_61m.lef \
                  /data2/class/chenh/chenh51/Process/TSMC18_Lib_new/lib/FILLCAP/lef/tsmc18_decap_61m.lef \
                  /data2/class/chenh/chenh51/Process/TSMC18_Lib_new/lib/FILLCAP/lef/tsmc18_decap_61m_antenna.lef

export DB_FILES = /data2/class/chenh/chenh51/Process/TSMC18_Lib_new/lib/SC_ARM/db/sage-x_tsmc_cl018g_rvt_tt_1p8v_25c.db \
                  /data2/class/chenh/chenh51/Process/TSMC18_Lib_new/lib/IO/Back_End/timing_power_noise/NLDM/tpd018nv_280a/tpd018nv.c.db

export LIB_FILES = /data2/class/chenh/chenh51/Process/TSMC18_Lib_new/lib/SC_ARM/lib/sage-x_tsmc_cl018g_rvt_tt_1p8v_25c.lib \
                  /data2/class/chenh/chenh51/Process/TSMC18_Lib_new/lib/IO/Back_End/timing_power_noise/NLDM/tpd018nv_280a/tpd018nv.c.lib

export MIN_LIB_FILES = /data2/class/chenh/chenh51/Process/TSMC18_Lib_new/lib/SC_ARM/lib/sage-x_tsmc_cl018g_rvt_ff_1p98v_0c.lib \
                       /data2/class/chenh/chenh51/Process/TSMC18_Lib_new/lib/IO/Back_End/timing_power_noise/NLDM/tpd018nv_280a/tpd018nv.c.lib

export MAX_LIB_FILES = /data2/class/chenh/chenh51/Process/TSMC18_Lib_new/lib/SC_ARM/lib/sage-x_tsmc_cl018g_rvt_ss_1p02v_125c.lib \
                       /data2/class/chenh/chenh51/Process/TSMC18_Lib_new/lib/IO/Back_End/timing_power_noise/NLDM/tpd018nv_280a/tpd018nv.c.lib

```

② Cadence 软件中操作前需要安装的 PDK 压缩包路径为：

/data2/class/chenh/chenh51/Process/TSMC18_Lib_new/PDK/PDK.zip

4. 脚本说明

- ① ./designs/src/tinyriscv 内替换为自己的设计 RTL，同时将该文件夹命名“tinyriscv”更换为 ./designs/tsmc180/tinyriscv/config.mk 中的 DESIGN_NICKNAME

```

export DESIGN_NICKNAME = tinyriscv
export DESIGN_NAME = tinyriscv_top_IO
export PLATFORM = tsmc180

```

- ② 将 ./designs/tsmc180/tinyriscv/config.mk 中的 DESIGN_NAME 更换为包含 PAD 在内的 RTL 的顶层 module 名
- ③ ./designs/tsmc180/tinyriscv/config.mk 中 VERILOG_FILES 替换为所有用到的 verilog 文件，包含 define.v
- ④ ./designs/tsmc180/tinyriscv/constraint.sdc 与 constraint_for_pr.sdc 按设计进行相应修改
- ⑤ IO 布局请严格按照 ./designs/tsmc180/tinyriscv/io.file 中布局进行，建议将包含 PAD 的各项层端口命名更改为 io.file 中的各端口名
- ⑤ 流片面积限制，floorplan 已经严格为芯片边界做好规划，请勿修改。

```

# -----
# Define the block die area
# -----
#floorPlan -site $::env(PLACE_SITE) -su 1 $::env(PLACE_DENSITY) 35 35 35 35
floorPlan -site $::env(PLACE_SITE) -d {1950 950 50 50 50 50}

```

5. DC 综合

具体请参考链接内后端指南：<https://cloud.tsinghua.edu.cn/d/f146114321a24e75a6f6/>

“From RTL to GDS 设计流程讲解（上）.pdf”

6. 综合后仿真

DC 综合结束，将会得到./result/sim/post_syn/的时序反标.sdf 文件，与门级网表.v 文件，随后使用 VCS+Verdi 结合时序反标文件与门级网表进行综合后门级网表仿真。

7. 布局布线

综合后仿真通过后，进行后端布局布线操作，具体请参考链接内后端指南：

<https://cloud.tsinghua.edu.cn/d/f146114321a24e75a6f6/>

“From RTL to GDS 设计流程讲解（中）.pdf”与“From RTL to GDS 设计流程讲解（下）.pdf”

8. 布局布线违例检查

① 时序检查：routing_opt.log（位于 result/pr/log）中进行时序检查：Setup/hold mode WNS 均为正数，确认不存在时序违例；DRVs 无 max_cap/tran/fanout/length Violations

```
-----
| | | | timeDesign Summary
| | | | -----
Setup views included:
max_view

+-----+-----+-----+-----+-----+-----+
| Setup mode | all | reg2reg | in2reg | reg2out | default | feedthr |
+-----+-----+-----+-----+-----+-----+
| WNS (ns): | 0.122 | 0.122 | 1.553 | 12.442 | 0.000 | 7.170 |
| TNS (ns): | 0.000 | 0.000 | 0.000 | 0.000 | 0.000 | 0.000 |
| Violating Paths: | 0 | 0 | 0 | 0 | 0 | 0 |
| All Paths: | 8515 | 8478 | 7460 | 16 | 0 | 3 |
+-----+-----+-----+-----+-----+-----+

+-----+-----+-----+
| | | Real | | Total |
| | |-----| |-----|
| | | Nr nets(terms) | Worst Vio | Nr nets(terms) |
| | |-----| |-----|
| max_cap | 0 (0) | 0.000 | 0 (0) |
| max_tran | 0 (0) | 0.000 | 0 (0) |
| max_fanout | 0 (0) | 0 | 0 (0) |
| max_length | 0 (0) | 0 | 0 (0) |
+-----+-----+-----+

Density: 79.000%
(100.000% with Fillers)
Total number of glitch violations: 0
-----
```

② DRC 检查：chip_done.log（位于 result/pr/log）Verification Complete: 0 Viols. 0 Wrngs.

```
***** Start: VERIFY CONNECTIVITY *****
Start Time: Wed Jun 17 11:57:13 2026


Design Name: ANP_RISC_top_io
Database Units: 2000
Design Boundary: (0.0000, 0.0000) (1799.8200, 899.9200)
Error Limit = 1000; Warning Limit = 50
Check all nets
**** 11:57:13 **** Processed 5000 nets.
**** 11:57:13 **** Processed 10000 nets.
**** 11:57:13 **** Processed 15000 nets.
**** 11:57:13 **** Processed 20000 nets.
**** 11:57:14 **** Processed 25000 nets.

Begin Summary
  Found no problems or warnings.
End Summary



End Time: Wed Jun 17 11:57:14 2026
Time Elapsed: 0:00:01.0

***** End: VERIFY CONNECTIVITY *****
Verification Complete : 0 Viols. 0 Wrngs.
(CPU Time: 0:00:01.4 MEM: 47.793M)
```

③ Violation 检查：终端输入 innovus，弹出页面后依次点击 File-Restore Design。在窗口选择 Data Type 为 Innovus，点击右侧文件夹符号，弹出页面选择 result/pr/data/chip_done.enc，查看完成布局布线的芯片。



随后点击上方 Tools-Violation Browser，在弹出界面中查看是否存在 short/open/天线效应（Antenna）



9. 布局布线后仿真

当 Make 脚本完成 chip_done 之后，且完成上述检查后，将会得到。
/result/sim/post_pr/路径下的包含布局布线信息的时序反标.sdf 文件，与门级网表.v 文件，随后使用 VCS+Verdi 结合时序反标文件与门级网表进行布局布线后仿真。

10. PAD、Seal Ring、Dummy 添加与 DRC/LVS 检查

当后仿真完全通过后，进行 PAD、Seal Ring、Dummy 添加与 DRC/LVS 检查。具体请参考链接内后端指南：<https://cloud.tsinghua.edu.cn/d/f146114321a24e75a6f6/>中的“GDS 操作与 DRC_LVS 检查”

另外，关于 virtuoso 版图的基本操作，请同学们可以参考：

<https://www.cnblogs.com/liangzander/p/18224168>

11. 最终提交准备

在 2026 年 8 月 18 日前，将最终完成 PAD、Seal Ring、Dummy 添加与 DRC/LVS/Antenna 检查的 Cadence 的设计导出成.gds 文件，结合 v2lvs 导出的 spi 文件，将这两个文件放置到 upload 文件夹内，分别命名为 GXX.gds 与 GXX.spi，并提供给助教文件路径。（并将路径信息与芯片面积上传至文档

<https://docs.qq.com/sheet/DYmhsZ2RYYWtScGFs?tab=BB08J2>）

具体操作见参考链接内后端指南：

<https://cloud.tsinghua.edu.cn/d/f146114321a24e75a6f6/>

中的“最终提交准备”。

12. 上述操作完成后，参考链接内后端指南：

<https://cloud.tsinghua.edu.cn/d/f146114321a24e75a6f6/>

中的“导出 PAD 坐标”，导出 GXX.xlsx（参考 G00.xlsx）

清华大学集成电路学院《数字集成电路设计与实践》