

## Proces uruchamiania SO Win7 (Boot Process)



# Od czego więc zacząć?




- Poznanie sprzętu, na którym działa SO:
  - Jaka jest architektura procesora?
  - jakie są obszary, w których procesor wspiera twórcę SO?
- Istnieją dwa modele pamięci fizyczny (rzeczywisty, sprzętowy) i liniowy (abstrakcyjny, widziany powyżej warstwy sprzętowej).
- PAE (Physical Address Extension)
   adresacja 36 bitowa (do 52 bit)
- Sprawdzenie MAXPHYADDR zwrócony przez CPUID (funkcja 80000008h)


# Płaski i segmentowy model pamięci

Adres fizyczny – adres wskazujący na położenie komórki w przestrzeni pamięci fizycznej (adres musi wskazywać na istniejącą komórkę)
Adres liniowy – adres wskazujący na położenie komórki pamięci w przestrzeni adresów liniowych (wirtualnych)

Adres logiczny – adres komórki w przestrzeni adresów liniowych jest ustalany na podstawie pewnego zestawu identyfikatorów (np. selektora i offsetu)




# Tryby pracy procesora



- Tryb
   rzeczywisty
   (real mode) używa
   segmentacji
- Tryb chroniony (protected mode)
- System management mode (SMM) - wywoływanie specjalnego kod umieszczonego w firmware - shutdown - BSDaemon, "System Management Mode Hacks," Phrack, Volume 12, Issue 65.

# DOS (Memory Map/Layout)




- · BIOS
- Tryb
   rzeczywisty
   jest podstawą
   przejścia w
   tryb chroniony

## Wady trybu rzeczywistego

- Modyfikowanie adresów funkcji systemowych (hooking)
- Zdolność istniejących sterowników do przejęcia dowolnej informacji
- Manipulowanie strukturami danych systemowych do ukrycia procesu
- Modyfikacja programów wykonywalnych w celu zmiany przepływu sterowania


# Tryby chroniony z segmentacją (bez stronicowania)



Segmentacja jest obowiązkowa w x86!

#### Selektor i deskryptor

#### 16-bit Segment Selector




Bit 31

#### 64-bit Segment Descriptor

Bit 0

Base 31:24	G	D/B	L	AVL	Limit 19:16	P	DPL	S	Type	Base 23:16					
Bit 31					16	15				Bit 0					
Base Addre	ss, bi	its 15:	:00			Seg	ment Limi	it, bit	bits 15:00						
Segment Lin	nit (2	0-bits	s)	Se	gment size (if	G = (	0: 1 byte –	- 1 M	B, if $G = 1$ :	: 4 KB to 4 GB)					
Base Addres	s (32	-bits)		Ва	se linear addre	ess us	sed to forn	n the	final linear	address					
Type Field			Ty	pe of segment	t (code or data), access, and growth direction										
								tion segment							
DPL					escriptor privil	ege le	evel (00 =	Ring	0, 11 = Ri	ng 3)					
P Flag				If:	P is set, segme	nt is	resident ir	mer	nory						
AVL				No	explicit purp	ose, a	vailable f	or use	by operati	ing system					
L Flag	Descriptor privilege level (00 = Ring 0, 11 = Ring 3)  ag  If P is set, segment is resident in memory  No explicit purpose, available for use by operating system  IA-32 processors set this bit to zero (indicates 64-bit code)														
D/B															
G Flag				Se	e description of	of seg	ment limi	t field	1						


# Tryb chroniony z segmentacją i stronicowaniem




## Wpis w PDE i PTE

	Byte Page Table)
31	1211 9876543210
Page-Table Base Address	Avail G P 0 A C W / P P
Available for system programmer's use Global page (Ignored) Page size (0 indicates 4 KBytes) Reserved (set to 0) Accessed Cache disabled Write-through User/Supervisor Read/Write Present	
Page-Table Entry (4-	KByte Page)
31	1211 9876543210
Page Base Address	Avail G P D A P P U R P U R D T S W
Available for system programmer's use Global Page— Page Table Attribute Index— Dirty— Accessed— Cache Disabled— Write-Through— User/Supervisor— Read/Write— Present—	


# Tryb chroniony z segmentacją i stronicowaniem dla PAE




# Tryb chroniony z segmentacją i stronicowaniem dla x64




# Separacja przestrzeni adresowej




## Podział liniowej przestrzeni adresowej






# Mapa przestrzeni adresowej w trybie 32-bitowym




# Mapa przestrzeni adresowej w trybie 64-bitowym

Start	End	Size	Description
FFFF0800'00000000	FFFFF67F`FFFFFFF	238TB	Unused System Space
FFFF680`00000000	FFFF6FF`FFFFFFF	512GB	PTE Space
FFFFF700`00000000	FFFFF77F`FFFFFFF	512GB	HyperSpace
FFFF780`00000000	FFFFF780`00000FFF	4K	Shared System Page
FFFF780`00001000	FFFFF7FF`FFFFFFF	512GB-4K	System Cache Working Set
FFFFF800`00000000	FFFFF87F`FFFFFFF	512GB	Initial Loader Mappings
FFFFF880`00000000	FFFFF89F`FFFFFFF	128GB	Sys PTEs
FFFFF8a0`00000000	FFFFF8bF`FFFFFFF	128GB	Paged Pool Area
FFFFF900`00000000	FFFFF97F`FFFFFFF	512GB	Session Space
FFFFF980`00000000	FFFFFa70`FFFFFFFF	1TB	Dynamic Kernel VA Space
FFFFFa80`00000000	*nt!MmNonPagedPoolStart-1	6TB Max	PFN Database
*nt!MmNonPagedPoolStart	*nt!MmNonPagedPoolEnd	512GB Max	Non-Paged Pool
FFFFFFFFFFFFC00000	FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF	4MB	HAL and Loader Mappings


#### Przerwania




## Poziomy uprzywilejowania




#### Deskryptory bram



## Wywołanie funkcji systemowej






#### Pola rejestrów

#### System Table Registers

	47(79)	16 15	0
GDTR	32(64)-bit Linear Base Address	16-Bit <sup>-</sup>	Table Limit
IDTR	32(64)-bit Linear Base Address	16-Bit	Table Limit

#### System Segment Descriptor Registers (Automatically Loaded) Registers



# Opis komponentów adresowania w x86 64

(	5 6 3 2	6 6 5 5 5 5 5 5 5 5 5 1 5 1 5 1 5 1 5 1	5 1 M <sup>1</sup>	M-1 3 3 3 2 1 0	2 2 2 2 2 2 2 2 2 9 8 7 6 5 4 3 2 1	2 1 1 1 1 1 1 1 0 9 8 7 6 5 4 3	111	9 8 7	6	5 4	13	2 1	0	
	١	Reserved <sup>2</sup>		Address of PML4 table  Address of page-directory-pointer table				Ignored CW DT			lgn		CR3	
	X D B	Ignored	Rsvd.					Ign. Rs I PPUF vd n A CW/S					1	PML4E: present
Y	Ignored											<u>0</u>	PML4E: not present	
(	X O	Ignored	Ignored Rsvd. Address of 1GB page frame Reserved P A Ign. G 1 D A C W/S W					1	PDPTE: 1GB page					
(	X	Ignored	Rsvd.	,	Address of page directory Ign. D I PPUR I D T SW							1	PDPTE: page directory	
	Ignored											<u>0</u>	PDTPE: not present	
(	X O	Ignored	Rsvd.	Ado 2MB p	dress of page frame	Reserved	P A Ign. T	G <u>1</u>	D	A C	P W T	u R /S W	1	PDE: 2MB page
(	X	Ignored	Rsvd.	Address of page table Ign. 0   I   PPUR   O   I   PPUR   O   I   O   I   O   I   O   I   O   O								1	PDE: page table	
	Ignored											<u>0</u>	PDE: not present	
)	X	Ignored	Rsvd.	А	Address of 4KB page frame Ign. G A D A C W / T D T S W								1	PTE: 4KB page
	•						•							PTE: