



# Proces uruchamiania SO Win7 (Boot Process)



# Od czego więc zacząć ?




- Poznanie sprzętu, na którym działa SO:
  - Jaka jest architektura procesora?
  - jakie są obszary, w których procesor wspiera twórcę SO?
- Istnieją dwa modele pamięci fizyczny (rzeczywisty, sprzętowy) i liniowy (abstrakcyjny, widziany powyżej warstwy sprzętowej).
- PAE (Physical Address Extension) - adresacja 36 bitowa (do 52 bit)
- Sprawdzenie MAXPHYADDR zwrócony przez CPUID (funkcja 80000008h)

# Płaski i segmentowy model pamięci


**Adres fizyczny** - adres wskazujący na położenie komórki w przestrzeni pamięci fizycznej (adres musi wskazywać na istniejącą komórkę)

**Adres liniowy** - adres wskazujący na położenie komórki pamięci w przestrzeni adresów liniowych (wirtualnych)

**Adres logiczny** - adres komórki w przestrzeni adresów liniowych jest ustalany na podstawie pewnego zestawu identyfikatorów (np. selektora i offsetu)




# Tryby pracy procesora



- Tryb rzeczywisty (real mode) - używa segmentacji
- Tryb chroniony (protected mode)
- System management mode (SMM) - wywoływanie specjalnego kod umieszczonego w firmware - shutdown - BSDaemon, "System Management Mode Hacks," Phrack, Volume 12, Issue 65.

# DOS (Memory Map/Layout)




- BIOS
- Tryb rzeczywisty jest podstawą przejścia w tryb chroniony

# Wady trybu rzeczywistego

- Modyfikowanie adresów funkcji systemowych (hooking)
- Zdolność istniejących sterowników do przejęcia dowolnej informacji
- Manipulowanie strukturami danych systemowych do ukrycia procesu
- Modyfikacja programów wykonywalnych w celu zmiany przepływu sterowania


# Tryby chroniony z segmentacją (bez stronicowania)



Segmentacja jest obowiązkowa w x86!

# Selektor i deskryptor

16-bit Segment Selector




1 = specifies a descriptor in an LDT

0 = specifies a descriptor in a GDT

Requested privilege level (RPL)

(00 = most privilege, 11 = least privilege)

64-bit Segment Descriptor



Segment Limit (20-bits)

Base Address (32-bits)

Type Field

S Flag

DPL

P Flag

AVL

L Flag

D/B

G Flag

Segment size (if G = 0: 1 byte – 1 MB, if G = 1: 4 KB to 4 GB)

Base linear address used to form the final linear address

Type of segment (code or data), access, and growth direction

If S is clear, system segment. If S is set, application segment

Descriptor privilege level (00 = Ring 0, 11 = Ring 3)

If P is set, segment is resident in memory

No explicit purpose, available for use by operating system


IA-32 processors set this bit to zero (indicates 64-bit code)

Meaning varies according to segment type (code, data, or stack)

See description of segment limit field




# Tryb chroniony z segmentacją i stronicowaniem




# Wpis w PDE i PTE


**Page-Directory Entry (4-KByte Page Table)**




**Page-Table Entry (4-KByte Page)**





# Tryb chroniony z segmentacją i stronicowaniem dla PAE





# Tryb chroniony z segmentacją i stronicowaniem dla x64




# Separacja przestrzeni adresowej



# Podział liniowej przestrzeni adresowej



# Mapa przestrzeni adresowej w trybie 32-bitowym




# Mapa przestrzeni adresowej w trybie 64-bitowym


Start	End	Size	Description
FFFF0800`00000000	FFFFF67F`FFFFFFFF	238TB	Unused System Space
FFFFF680`00000000	FFFFF6FF`FFFFFFFF	512GB	PTE Space
FFFFF700`00000000	FFFFF77F`FFFFFFFF	512GB	HyperSpace
FFFFF780`00000000	FFFFF780`00000FFF	4K	Shared System Page
FFFFF780`00001000	FFFFF7FF`FFFFFFFF	512GB-4K	System Cache Working Set
FFFFF800`00000000	FFFFF87F`FFFFFFFF	512GB	Initial Loader Mappings
FFFFF880`00000000	FFFFF89F`FFFFFFFF	128GB	Sys PTEs
FFFFF8a0`00000000	FFFFF8bF`FFFFFFFF	128GB	Paged Pool Area
FFFFF900`00000000	FFFFF97F`FFFFFFFF	512GB	Session Space
FFFFF980`00000000	FFFFFa70`FFFFFFFF	1TB	Dynamic Kernel VA Space
FFFFFa80`00000000	*nt!MmNonPagedPoolStart-1	6TB Max	PFN Database
*nt!MmNonPagedPoolStart	*nt!MmNonPagedPoolEnd	512GB Max	Non-Paged Pool
FFFFFFFF`FFc00000	FFFFFFFF`FFFFFFFF	4MB	HAL and Loader Mappings




# Przerwania




# Poziomy uprzywilejowania




# Deskryptory bram



# Wywołanie funkcji systemowej





# Pola rejestrów

## System Table Registers

	47(79)	16	15	0
GDTR	32(64)-bit Linear Base Address		16-Bit Table Limit	
IDTR	32(64)-bit Linear Base Address		16-Bit Table Limit	

## System Segment Registers

## Segment Descriptor Registers (Automatically Loaded)

31	15	0	Attributes			
Task Register LDTR	Seg. Sel.	32(64)-bit Linear Base Address		Segment Limit		
	Seg. Sel.	32(64)-bit Linear Base Address		Segment Limit		

OSFXSR

31											12	11				5	4	3	2	0	CR3 (PDBR)										
Page-Directory Base															P C D	P W T															
31																				0	CR2										
Page-Fault Linear Address																															
31																				0	CR1										
31	30	29	30											19	18	17	16	15						6	5	4	3	2	1	0	CR0
P G	C D	N W											A M		W P						N E	T S	E M	P E							

Reserved

## Page Directory Entry

31	11	9	0								
Page Table 4-kb aligned Address		Avail.	G	S	0	A	D	W	U	R	P

G - Ignored  
 S - Page Size (0 for 4kb)  
 A - Accessed  
 D - Cache Disabled  
 W - Write Through  
 U - User/Supervisor  
 R - Read/Write  
 P - Present

# Opis komponentów adresowania w x86\_64

6	6	6	6	5	5	5	5	5	5	5	5	5	5			M <sup>1</sup>	M-1			3	3	3	2	2	2	2	2	2	2	2	2	1	1	1	1	1	1	1	1	1	1	1	1	0	9	8	7	6	5	4	3	2	1	0				
Reserved <sup>2</sup>																Address of PML4 table																Ignored					P	P	C	W	D	T	Ign.		CR3													
X	D	3	Ignored												Rsvd.	Address of page-directory-pointer table																Ign.					R	s	v	d	I	g	n	A	P	C	W	D	T	U	/	S	R	/	W	1	PML4E: present	
Ignored																														Ignored					0					PML4E: not present																		
X	D		Ignored												Rsvd.	Address of 1GB page frame					Reserved										P	A	T	Ign.		G	1	D	A	P	C	W	D	T	U	/	S	R	/	W	1	PDPTE: 1GB page						
X	D		Ignored												Rsvd.	Address of page directory																Ign.					0	I	g	n	A	P	C	W	D	T	U	/	S	R	/	W	1	PDPTE: page directory				
Ignored																														Ignored					0					PDPTE: not present																		
X	D		Ignored												Rsvd.	Address of 2MB page frame					Reserved										P	A	T	Ign.		G	1	D	A	P	C	W	D	T	U	/	S	R	/	W	1	PDE: 2MB page						
X	D		Ignored												Rsvd.	Address of page table																Ign.					0	I	g	n	A	P	C	W	D	T	U	/	S	R	/	W	1	PDE: page table				
Ignored																														Ignored					0					PDE: not present																		
X	D		Ignored												Rsvd.	Address of 4KB page frame																Ign.					G	P	A	T	D	A	P	C	W	D	T	U	/	S	R	/	W	1	PTE: 4KB page			
																																								PTE:																		