作品名称

车载辅助多媒体显示系统

摘要

车载显示终端长期依赖“主控 SoC + 操作系统”的方案，启动慢、成本高，在倒车影像叠加、多分辨率图像适配这类场景中也难有确定性响应。本作品以安路科技 EG4S20BG256 现场可编程门阵列实现车载辅助多媒体显示系统，不使用处理器软核：从 TF 卡读取 24 位非压缩 BMP，经硬件缩放统一至 640×480，写入片外 SDRAM 双帧缓存并乒乓切换，经 HDMI 以 640×480@60 Hz 输出；同一条像素通路上叠加字幕、距离数字、倒车辅助图形与实时音频电平柱条，构成倒车提示、车辆状态、导航摘要三类车载界面。

设计面临三重紧约束。一是存储资源：64 块 BRAM 已占用 61 块（95.31%），其中提示音采样表占去近一半，几乎没有余量为叠加图形另开通路。二是时钟域：系统由 3 片 PLL 产生 6 个时钟，覆盖 25.175 MHz 视频域至 125.875 MHz 串行域，跨域事件处理不当会出现重复触发，或被周期性复位清零。三是时序裕量：100 MHz 读卡域布局布线后仅剩 0.1 ns 量级裕量，任何新增逻辑都可能使既有功能失效，且失效表现为偶发黑屏而非编译报错，难以从现象反推原因。

针对上述约束，本作品采取三条对策。第一，把全部叠加元素收敛到同一套 16×16 点阵字模 ROM 和同一组输出寄存器：字幕、数字、柱条、倒车图形共享单口 ROM，以优先级选择而非独立通路完成合成，不新增像素合成通路。第二，用 Bresenham 最近邻算法实现任意分辨率到 640×480 的硬件缩放，只做累加与比较、不调用乘法器，全设计 DSP 占用 2 个（6.90%）。第三，把“行/帧结束”的比较结果提前一拍寄存，切断“比较→状态解码→高扇出使能端”的长组合路径，100 MHz 域最差建立裕量由 −0.547 ns 收敛至 +0.117 ns。

实现后的资源占用为 LUT 9,514（48.54%）、寄存器 4,380（22.35%）、BRAM 61 块（95.31%）、DSP 2 个（6.90%）；五个时钟域的同域路径建立与保持裕量均为正，违例端点 0 个，各域可达最高频率均高于设计频率。系统支持 16~1024 像素宽度源图自适应、4 档倒车距离提示（200/120/60/20 cm）和 4 档亮度调节，并已固化至板载 QSPI Flash，断电重上电即可运行。

第一部分　作品概述

1.1　功能与特性

本作品以单片 EG4S20BG256 完成从存储读取到显示输出的全链路，不依赖处理器与操作系统。图像方面，从 TF 卡以 SPI 模式读取 24 位非压缩 BMP，支持源图宽度 16~1024 像素自适应，经 Bresenham 最近邻缩放统一至 640×480 后写入片外 SDRAM 双帧缓存，由 HDMI 以 640×480@60 Hz 输出；源图为 640×480 时走旁路直通，不引入缩放延迟。

交互方面，SW1 短按切换下一张，SW2 控制自动轮播的开启与关闭（间隔 3 s），拨码开关提供 4 档亮度，按键经 20 ms 消抖。倒车辅助模式下，长按 SW1 约 1.2 s 进入或退出，短按在 200/120/60/20 cm 四档之间循环；画面叠加俯视车道、绿黄红三色警戒区、随档位改变位置的障碍物方块，并在危险档叠加红色告警横幅、给出分级提示音。画面同时显示实时音频电平柱条，其数值取自实际送入 HDMI 的 PCM 幅值。系统另有 8 只 LED 指示运行状态，工程已固化至板载 QSPI Flash。

界面方面，SD 卡内的图像作为底图，OSD 动态叠加文字与图形，构成三类典型车载界面：倒车提示界面以俯视车道与三色参考距离带为底，顶部居中数字实时显示障碍物距离（单位 cm），底部给出文字告警；车辆状态界面呈现车速、电量、温度、续航与行驶时间；导航摘要界面给出路线走向、转向提示与剩余里程。三类界面通过切图流程复用同一条显示通路。

选择 640×480 有一条硬约束：视频域的像素时钟必须落在 25.175 MHz[1]。以 32 位字宽逐像素读出，一幅画面所需读带宽约 100.7 MB/s；板上 SDRAM 在 125 MHz、32 位位宽下峰值 500 MB/s，读出约占两成，其余留给写入与刷新。若换到 1280×720 一类时序，像素时钟需 74.25 MHz，读带宽升至约 297 MB/s、占峰值近六成，且该时钟已超出视频域可布通的上限。分辨率停在这一档，是带宽、时序与物料成本三者的交点。

1.2　应用领域

车载辅助显示是本作品的直接目标场景。倒车辅助模式在一个 640×480 画面上同时呈现后方图像、距离数值、分级告警与文字提示，可替代传统“影像 + 独立雷达蜂鸣”的双器件方案，降低整车电子物料成本。纯硬件实现带来确定性启动时间，不经过操作系统加载流程，因此同样适用于车载仪表、工业控制面板等对开机速度敏感或需要长期不间断运行的场合。

在成本敏感的场景中，广告机、电梯屏、展陈屏等只需图片轮播与简单信息叠加，本方案无需 SoC 与外挂内存颗粒，物料成本与调试复杂度均低于常规方案。此外，作品完

整覆盖 SD 协议栈、SDRAM 控制器、视频时序、TMDS 编码与多时钟域同步五类典型 FPGA 设计问题，可作为相关课程的综合实验平台。需要说明的是，本设计面向中等分辨率、以静态图像与叠加信息为主的显示需求；对高帧率视频解码等场景，受 EG4S20 片内资源限制并不适用。

1.3 主要技术特点

一、纯硬件实现，无处理器软核。图片解码、缩放、OSD 合成、音频生成全部由硬件状态机完成，切图响应由流水线深度决定而非软件调度，行为确定、可复现。

二、Bresenham 硬件缩放器。任意分辨率到 640×480 的最近邻缩放仅使用累加与比较，不调用乘法器与除法器，在全设计 BRAM 已用 95.31% 的情况下仍只占用 2 个 DSP。

三、双帧缓存乒乓切换。读侧与写侧完全分离，写满另一块缓存后才翻转索引；跨域事件采用 toggle 加两级同步传递[2]，避免“展宽加电平采样”被重复识别而导致的重复切图。

四、OSD 单口 ROM 复用。字幕、距离数字、电平柱条、倒车图形共用同一套 16×16 点阵字模 ROM 与同一组输出寄存器，以四选一优先级完成合成，不额外占用像素通路，这是资源近乎饱和仍能收敛的关键。

五、时钟域按事件源划分。按键逻辑刻意放在 50 MHz 晶振域而非视频域，避免视频域在 SDRAM/SD 未就绪时的周期性复位把按键状态机反复清零；倒车档位同样在晶振域做成单脉冲后再跨域。

六、可量化的时序收敛方法。比较结果提前一拍寄存，切断长组合路径，100 MHz 域最差建立裕量由 −0.547 ns 提升至 +0.117 ns，可达最高频率由 98.6 MHz 提升至 106.5 MHz。

1.4 主要性能指标

主要性能指标见表 1。其中功耗与响应时间为实测值，测量条件为 5 V 供电、HDMI 显示器由独立电源供电、自动轮播状态。

指标	数值	指标	数值
视频输出	640×480@60 Hz（VIC 1）	逻辑资源	LUT 9,514（48.54%）
像素格式	RGB888（24 bit）	寄存器	4,380（22.35%）
像素 / 串行时钟	25.175 / 125.875 MHz	BRAM	61 / 64（95.31%）
支持源图	24 bit BMP，宽 16~1024	DSP	2 / 29（6.90%）

指标	数值	指标	数值
SD 接口	工作 25 MHz / 初始化 200 kHz	PLL / 全局时钟	3 / 4、3 / 16
帧缓存	2 × 307,200 像素	时序违例	5 域全正，0 个
倒车距离档位	4 档：200 / 120 / 60 / 20 cm	上电到出图	约 0.45 s
整机功耗	约 1.8 W	切图响应	约 0.35 s

表 1　主要性能指标

1.5　主要创新点

1. OSD 单口 ROM 复用架构：字幕、数字、柱条、倒车图形共享一套字模 ROM 与输出寄存器，以优先级选择完成合成，在 BRAM 占用 95.31% 的条件下实现四类叠加。

2. 零乘法器硬件缩放：以 Bresenham 累加-比较实现任意分辨率自适应，全设计 DSP 占用降至 6.90%。

3. 时序收敛方法：将“行/帧结束”比较结果提前寄存，切断“比较→状态解码→高扇出使能”路径，100 MHz 域裕量由 −0.547 ns 转为 +0.117 ns，可达频率提升 7.9%。

4. 确定性跨域事件传递：以 toggle 加两级同步替代电平采样，杜绝切图重复触发；倒车档位在 50 MHz 域单脉冲化后再跨域，规避“按键松开仍保持使能”导致的档位被吞。

1.6　设计流程

需求与指标分解（分辨率、源图范围、交互方式）→ 时钟域规划（3 片 PLL 产生 6 个时钟，按键与倒车档位独立留在 50 MHz 域）→ 自底向上分模块 RTL 实现（SD 协议栈、BMP 解析与缩放、帧缓存仲裁、视频时序、OSD 合成、倒车辅助、音频）→ 约束编写与综合布局布线（TD 6.2.1[3]）→ 时序收敛迭代（比较结果提前寄存）→ 上板联调，借 LED 状态码定位故障环节 → SD 卡多分辨率与三类界面实测 → 固化至 QSPI Flash 并验证断电重启。

第二部分　系统组成及功能说明

本部分按“整体—硬件—软件”三级展开，逐级给出模块划分、接口信号与关键设计取舍。

2.1 整体介绍

系统采用三层结构：外部输入层负责图像、控制与显示器反馈的接入；FPGA 内部处理层完成图像采集与缩放、帧缓存仲裁、显示与叠加、控制与交互、倒车辅助与音频五类功能；输出层完成 TMDS 编码与差分发送。整体框图见图 1。




图 1 系统总体框图

系统内部存在三条主数据链。图像链为：TF 卡 → SD/SPI 控制器 → BMP 头匹配与解析 → Bresenham 缩放 → 写侧异步 FIFO → SDRAM 双帧缓存 → 读侧 FIFO → 视频时序发生 → OSD 叠加 → RGB 转 AXI-Stream → HDMI 发送。控制链为：按键与拨码 → 20 ms 消抖与边沿检测 → 切图控制 / 亮度档位 / 倒车档位 / 自动轮播。音频链为：提示音 ROM 查表 → I2S 发送 → HDMI 音频包嵌入；同时 I2S 接收 → 电平换算 → OSD 柱条。三条链只在 OSD 合成处汇合，互不阻塞。

2.2 硬件系统介绍

2.2.1 硬件整体介绍

本作品基于硬木课堂 DMZ-EG4S20 商用开发板实现，核心器件为安路科技 EG4S20BG256。该器件提供 19,600 个 LUT、19,600 个寄存器、64 块 9 Kb BRAM、29 个 DSP、4 片 PLL 与 16 个全局时钟网络，片内集成 2 M×32 bit SDRAM[4]。板上提供 50 MHz 有源晶振、TF 卡槽、HDMI 输出接口、4 个独立按键、8 位拨码开关、8 只

LED 及板载 AL-Link 下载器，可满足本作品全部外设需求，故未自行设计电路板。系统对外接口仅 22 个 IO：时钟与复位 2 个、按键与拨码 4 个、SD 卡 4 个、HDMI 差分 4 对、LED 8 个。

2.2.2 机械设计

本作品未单独设计机械结构，直接使用开发板与成品 HDMI 车载显示器搭建演示装置，以充电宝经 USB 供电，整套装置可脱离电脑独立运行。这一取舍使研发精力集中于数字逻辑设计本身，同时也意味着作品目前不具备车载环境所需的封装与减震设计，属于后续工程化的内容。

2.2.3 电路与引脚设计

电路部分沿用开发板既有设计，本作品只定义接口电平与引脚约束。时钟电路由 50 MHz 有源晶振经 3 片 PLL 派生全部时钟；配置电路为板载 GD25Q128 QSPI Flash[5]，通过下载器写入比特流实现掉电保存；TMDS 输出采用 LVDS33 电平标准，4 对差分线分别对应时钟与 3 个数据通道[6]；TF 卡工作于 SPI 模式，片选、时钟、主出从入、主入从出四线各分配 8 mA 驱动强度的独立引脚。全部引脚分配见表 2；HDMI 输出端的 ESD 保护阵列、EDID EEPROM 与 5 V 电源开关设计见 3.2.2 节图 11。

信号	引脚	功能	信号	引脚	功能
clk	R7	50 MHz 时钟输入	led[0]~[3]	B14/B15/B16/C15	状态指示
rst_n	A9	SW0 复位	led[4]~[7]	C16/E13/E16/F16	状态指示
key1	A10	SW1 切图 / 倒车模式	HDMI_CLK_P	P1	TMDS 时钟
key2	B10	SW2 轮播开关	HDMI_D0_P	N1	数据通道 0
sd_ncs	F13	SD 片选	HDMI_D1_P	P4	数据通道 1
sd_mosi	F14	SPI 主出从入	HDMI_D2_P	J3	数据通道 2
sd_dclk	F15	SPI 时钟	param[0]	A11	亮度 bit0
sd_miso	D14	SPI 主入从出	param[1]	A12	亮度 bit1

表 2 引脚分配（共 22 个 IO）

2.3 软件系统介绍

2.3.1 软件整体介绍

软件即全部 RTL 逻辑，无 PC 端或云端程序。设计由 3 片 PLL 划分为 6 个时钟域，各域的频率、承载模块与跨域方式见表 3，时钟域划分见图 2。




图 2　时钟域划分与跨域方式

时钟域	频率	承载模块	跨域方式
clk	50 MHz	按键消抖、倒车档位、EDID 应答	晶振域，事件单脉冲化后跨出
sd_card_clk	100 MHz	SD 协议栈、BMP 解析、Bresenham 缩放	写侧异步 FIFO
ext_mem_clk	125 MHz	SDRAM 控制器、帧缓存仲裁	读写 FIFO 的公共侧
video_clk	25.175 MHz	视频时序、OSD 合成、倒车图形	读侧异步 FIFO
hdmi_5x_clk	125.875 MHz	TMDS 编码、10:1 串行化	并行总线，无需握手
aud_clk	12.295 MHz	I2S 收发、提示音播放	采样保持，独立域

表 3　时钟域分配

2.3.2　软件主要模块

（1）SD 协议栈与多图扫描。sd_card_top 实现 CMD0/CMD8/CMD55/ACMD41 初始化与扇区读写[7]，初始化阶段 SPI 为 200 kHz，进入数据传输后切换至 25 MHz。bmp_read 逐扇区匹配 BMP 头[8]，判定条件为 0x4D42、24 位色深、无压缩且尺寸符合要求；命中后按文件长度向上取整的扇区数跳转，避免逐扇区穷举。全卡扫描范围约 64 MB，目标张数 4 张。

（2）Bresenham 缩放。scaler 以累加-比较方式实现最近邻缩放[9]：维护行、列两个累加器，每输出一个目标像素即累加源步进，溢出时源坐标前进一格。该结构不含乘法

与除法，在支持 16~1024 像素宽度自适应范围内仅消耗极少的 LUT；源图为 640×480 时旁路直通，不引入额外延迟。

（3）帧缓存仲裁与双缓冲。frame_read_write 将写侧（sd_card_clk）与读侧（video_clk）完全分离，两侧各经异步 FIFO[10] 接入 SDRAM 控制器[11]。写侧写满一整帧后翻转缓冲索引，读侧始终读取索引指向的缓存，因此显示中的缓存不会被写入、写入中的缓存不会被读取，切图无撕裂、无闪黑。机制见图 3。




图 3　双帧缓存乒乓切换机制

（4）OSD 单口 ROM 复用与合成优先级。osd_overlay 按扫描坐标生成字符索引，由 osd_font 单口 ROM 取出 16 位点阵。四类叠加元素按“倒车图形 > 字幕 > 电平柱条”的优先级经四选一选择后写入同一组输出寄存器，仅以优先级选色，不新增 24 bit 像素通路，见图 4。由于选择器为纯组合、不打拍，不引入额外像素延迟。




图 4　OSD 单口 ROM 复用与合成优先级

（5）倒车辅助。reverse_assist 在 25.175 MHz 域生成俯视车道轮廓、三色警戒区与障碍物方块的坐标范围，数字与文字交由 OSD 复用字模 ROM 绘制，避免重复例化。距离档由 50 MHz 域消抖后单脉冲化再跨入，档位循环 200→120→60→20 cm，档位与显示元素的映射见表 4。

（6）音频链。voice_player 从提示音 ROM 查表产生 48 kHz 采样，经 I2S 发送进入 HDMI 音频包[12]；I2S_receiver 解出样本后，audio_level_meter 取样本高 8 位幅值换算为 0~31 电平档，快起慢落，供 OSD 绘制柱条。

HDMI 音频包还要让接收端能重建采样时钟，因此发送侧必须给出 ACR 参数。本设计取 N = 6144（即 48 × 128），CTS 由音频有效节拍计数得到：audio_arc_calculate 把音频有效信号按 48 分频（ACR_N 右移 7 位）后的脉冲作为计数窗口，窗口内的音频时钟周期数即为 CTS，窗口结束时同步给出 ACR 有效指示。N 恒定而 CTS 随实际时钟计数，接收端据此还原的采样时钟跟随本地音频时钟，长时间播放不累积漂移。

（7）时序收敛。首轮布局后，100 MHz 读卡域出现 −0.547 ns 违例。违例路径在状态机内部：判断“是否为最后一行”的比较结果经状态解码，驱动一个高扇出的使能端。将比较结果提前一拍寄存后该路径被切断，裕量转为 +0.117 ns，可达频率由 98.6 MHz 提升至 106.5 MHz，见图 5；此后新增 OSD 字模引入的同类问题也用同样手法消除。上电与切图的完整流程见图 6。

布局布线报告里有一个负值容易被误读：布局布线工具给出的整体最差建立裕量（WNS）为负值，本次约 −6.7 ns，但这不构成违例。约束文件只声明了三路时钟并给出两组互斥关系，跨时钟域路径未被标注为 false path，工具便按同步路径为它们计算建立与保持关系；而这些路径实际都经过异步 FIFO、格雷码指针或两级同步器，本就不应满足单周期时序。判断设计是否收敛应看同域路径：五个时钟域的建立与保持裕量均为正、违例端点为零，见表 6。




图 5　100 MHz 读卡域时序收敛效果




图 6　上电加载与切图流程

2.3.3　界面组织与倒车辅助

界面不引入独立绘图引擎，而用“底图 ＋OSD”的组合：SD 卡内的 BMP 提供界面骨架与静态文字，OSD 负责实时变化的元素。三类界面因此共用同一条显示通路，新增一种界面只需替换一张 BMP，无需改动 RTL。

倒车提示界面的动态元素包括：顶部居中的当前距离数字（单位 cm，随档位在 200/120/60/20 之间变化）、绿黄红三色警戒区、随距离上移的障碍物方块，以及底部文字告警。参考距离带（2.5 / 1.5 / 0.8 m）由底图给出，用于建立视觉纵深参照；顶部数字则给出精确的当前距离。

档位	距离	障碍物方块纵坐标	预警等级	告警音节奏
1	200 cm	y = 122	注意	鸣叫后停 200 ms
2	120 cm	y = 182	警告	鸣叫后停 500 ms
3	60 cm	y = 242	危险	鸣叫后停 900 ms
4	20 cm	y = 282	危险 ＋ 红色横幅	鸣叫后停 900 ms

表 4　倒车距离档位与显示元素映射

四档的界面效果见图 7。进入模式后距离复位到 200 cm，短按逐档循环，长按约 1.2 s 退出；上电后 0.5 s 内不发声，避免上电瞬间误报。

表 4 的 200/120/60/20 cm 是演示档位，由按键循环切换，并非测距传感器的实测输出。本作品的定位在显示与告警通路：距离来源被抽象为 2 位档位输入，倒车图形、数字、柱条与告警节奏全部由它派生，便于在缺少测距硬件的条件下把显示逻辑做完整。接入真实测距需要增加传感器接口并解析其协议，而 22 个可用 IO 已按表 2 分配完毕，这一步属于改板范围。




图 7 倒车提示界面（顶部数字为当前障碍物距离，单位 cm）

第三部分 完成情况及性能参数

本部分以实物照片与量化数据说明作品的最终完成情况。

3.1 整体介绍

整套装置由开发板、HDMI 车载显示器与移动电源组成，可脱离电脑独立运行。开发板通过 HDMI 线连接显示器，由 20000 mAh 移动电源经 USB 供电，整套装置不依赖电脑，见图 8。上电后先显示启动界面并扫描 SD 卡图像资源，见图 9；扫描完成后进入轮播，倒车模式下叠加俯视车道、距离数字与分级告警，界面效果见图 12。



图 8　系统整体实物（开发板、HDMI 显示器与移动电源）



图 9　启动界面（自动扫描 SD 卡图像资源）

3.2　工程成果

3.2.1　机械成果

本作品不单独设计机械结构，直接用商用开发板与成品显示器，因此没有机械成果。演示时两者置于同一平面，由移动电源供电。

3.2.2 电路成果

电路沿用开发板设计，本作品完成的是引脚约束定义与板级接口验证，实物见图 10。板上 SD 卡座、HDMI 接口、按键阵列、拨码开关与 8 只状态 LED 均已按表 2 完成分配并实测有效。




图 10　开发板实物与接口




图 11　开发板 HDMI 输出电路原理图（ESD 阵列、EDID EEPROM 与 5 V 电源开关）

3.2.3 软件成果

软件成果为三类 OSD 界面。车辆状态界面呈现车速指针、电量、温度、续航里程与行驶时间；导航摘要界面给出路线走向、转向箭头与剩余里程。两者与倒车提示界面共用同一条显示通路，仅底图不同，界面实拍见图 12。




图 12 车辆状态界面与导航摘要界面

3.3 特性成果

资源占用明细见表 5。

资源	使用量	总量	占用率
LUT	9,514	19,600	48.54 %
寄存器 FF	4,380	19,600	22.35 %
逻辑单元 LE	10,307	—	—
BRAM（9 Kb）	61	64	95.31 %
DSP	2	29	6.90 %
PLL	3	4	75.00 %
全局时钟 GCLK	3	16	18.75 %
IO	22	188	11.70 %

表 5 资源占用（TD 6.2.1 布局布线报告）

资源账还有一处需要交代。表 5 的 61 块 BRAM 并非全部给了帧缓存：提示音共 4 段真人语音、35,611 字节 8 位采样，RTL 中以 force_ram 与 ram_style = “bram” 强制映射进块存储，按 9 Kb 一块折算至少要占 31 块，接近总量的一半；其余空间才由帧缓存读写 FIFO、四只跨域异步 FIFO 与音频通路分摊。把这条账算清，一个判断才说得通：本设计的瓶颈在块存储而不在逻辑单元，LUT 只用 48.54%、DSP 仅 2 个，此前试图靠“少写逻辑”换稳定，方向从一开始就偏了。反过来，若要给字库或第三块缓存腾空间，压缩提示音（降采样或缩短采样长度）比降低 FIFO 深度稳妥，后者会直接引入丢帧。

各时钟域的同域路径时序结果均为正裕量、零违例，具体数值见表 6。

时钟域	设计频率	最差建立裕量	违例端点	可达最高频率	最差保持裕量
sd_card_clk	100 MHz	+0.117 ns	0	101.18 MHz	+0.014 ns
ext_mem_clk	125 MHz	+0.119 ns	0	126.89 MHz	+0.118 ns
video_clk	25.175 MHz	+21.915 ns	0	55.29 MHz	+0.011 ns
hdmi_5x_clk	125.875 MHz	+4.509 ns	0	286.45 MHz	+0.365 ns
clk	50 MHz	+11.033 ns	0	111.52 MHz	+0.359 ns

表 6　各时钟域同域路径时序结果

功能与指标的逐项验证结果见表 7。

#	功能 / 指标	验证方式	结果
1	上电自动扫描并播放 TF 卡图像	上电观察	约 0.45 s 出图
2	SW1 短按切换下一张	连续按键	响应约 0.35 s
3	SW2 开/关自动轮播（3 s）	观察自动切换	间隔稳定，无丢帧
4	任意分辨率 BMP 自适应	放 800×600 / 320×240 / 1024×768	均正确缩放至 640×480
5	双帧缓存乒乓切换	慢动作拍摄切换瞬间	无撕裂、无闪黑
6	三类界面（倒车 / 状态 / 导航）	换底图后逐一观察	均正常显示，通路复用
7	倒车模式进入与退出	长按 SW1 约 1.2 s	进入即复位到 200 cm
8	距离档 4 档循环	短按 SW1 逐档切换	200→120→60→20→200 cm
9	顶部距离数字显示	逐档对比读数	与档位一致，单位 cm
10	分级告警音	听感对比	档位越近节奏越急促
11	4 档亮度调节	拨动 [1:0]	四档亮度差异明显
12	音频电平柱条	播放提示音时观察	柱条随幅值跳动，无声归零
13	HDMI 内嵌音频	显示器喇叭出声	图像与声音同步
14	8 只 LED 状态指示	观察 LED 组合	与内部状态一致
15	固化至 QSPI Flash	断电重上电	自动加载并运行

表 7　功能与指标验证结果

上述结论的取得方式如下。功能项以实机观察为准：切图按按下到画面变化的间隔计时，取十次测量的中位数；轮播用秒表核对 3 s 间隔；倒车四档逐档核验数字、色带位置与告警节奏，对照表 4 的映射逐条确认；消抖以连续快速按键观察是否出现重复触发。图像兼容性在同一张卡内混放不同分辨率的 24 位 BMP，覆盖 320×240 至 800×600，断电重上电后确认全部进入轮播。音频以 HDMI 显示器扬声器实测，确认上电 0.5 s 内静音、进入倒车模式后发声、退出后停止。资源与时序数据取自 Tang Dynasty 的布局布线报告，功耗取自板载电源的实测读数。

第四部分　总结

4.1　可扩展之处

作品当前受限于 EG4S20 的资源规模，仍有若干可扩展方向。其一，引入 SD 卡 WAV 音频播放，将现有提示音替换为真实音乐，进而可实现音频频谱显示，使音频可视化从电平柱条升级为频谱柱阵。其二，接入倒车摄像头，把当前的合成辅助图形升级为真实影像叠加，更贴近量产形态。其三，增加多图层合成与透明混合，支持导航指示箭头等更复杂的 OSD 元素。其四，若换用资源更充裕的器件，可实现 1280×720 输出与视频解码，拓展至行车记录回放等场景。其五，补充机械封装与车载电源处理，完成从演示装置到可装车样机的过渡。

这些方向能否落地，取决于三处已接近上限的资源。一是块存储：64 块 BRAM 已用 61 块，再增加一路缓存或扩充字库都要先腾出空间，可行的腾挪方式见 3.3 的资源账。二是 IO：22 个可用引脚按表 2 全部分配，新增传感器或第二路视频输入必须改板。三是带宽：读出已占 SDRAM 峰值约两成，升到 720p 会逼近六成，叠加写入与刷新后没有余量。三者之中块存储尚有压缩余地，另两条超出本作品可修改的范围。

4.2　心得体会

这个项目最初是在官方例程基础上改的，真正花时间的地方不是“把功能写出来”，而是“让它在真实硬件上稳定地跑”。回顾整个过程，有三段经历印象最深。

第一段是屏幕黑掉的那次。SD 卡里明明有图，HDMI 却有信号无画面。我们没有示波器逐根信号抓，而是把内部状态机的当前状态直接编码到 4 只 LED 上，用肉眼读状态码。读数停在“读像素”状态不再前进，说明扫描找到了文件、也读到了头，但数据搬运卡住了。这个做法后来成了我们的常规手段——在没有逻辑分析仪的场合，把内部状态搬到可见的物理输出上，比反复猜要快得多。

第二段是切图偶发失效，也是全项目最难的坑。现象很不讲道理：同一个比特流，有时能连续切十几张，有时按了没反应；偶尔还会整屏变黑，必须重新上电。更麻烦的是它总在响提示音的时候出现，一度让我们怀疑是音频模块干扰了视频通路。后来才想明白：提示音本来就是由切图动作触发的，两者同时发生是设计使然，声音不是变量。真正的原因是 SD 读卡所在的 100 MHz 时钟域时序裕量极薄。我们把多个版本的布局报告拉出来横向对比，才发现这个域的裕量在 0.11 ns 到 −0.14 ns 之间随机波动，而 0.1 ns 相对于 10 ns 的时钟周期只有 1%。也就是说，每次改动逻辑导致布局微调，都在拿这条路径做一次赌博，赌输的那一版就表现为“偶发黑屏”。

第三段是修复。定位到违例路径后，我们没有继续“删代码换资源”，而是回到源码看这条路径到底在算什么：一个时钟周期里串了两个 26 位加法器再做一次 32 位比较，总共九级逻辑。改造用了两个手段：把“除以 512 向上取整”由 (x+511)>>9 换成 (x>>9)+|x[8:0]|，省掉一个加法器；再把结果打一拍存成寄存器——依据是文件长度在 BMP 头第 5 个字节就解析完毕，而这个值要等整个 512 字节读完才使用，中间隔了五百多个字节的时间，所以延迟一拍在功能上完全等价。改完这个域的最差裕量由 −0.139 ns 变为 +0.606 ns。

这三段经历改变了我们对“资源够不够”的判断方式。前期我们一直盯着布局单元数，试图用“少用一点”的办法换稳定，结论是错的：用量少的版本反而会坏。真正有效的判据是每个时钟域的最差建立裕量，以及它是否为正。同样地，BRAM 占到 95.31% 的时候，我们没有去申请更大的器件，而是把字幕、数字、柱条、倒车图形全部收进同一套字模 ROM 和同一组输出寄存器——限制反而逼出了更干净的结构。

最后是交付环节。把工程固化进板载 Flash 时才发现，下载到 SRAM 和烧写 Flash 用的是两个不同的工具，命令不通用；而且工具读不了含中文的脚本路径。这类问题不影响设计正确性，却直接决定作品能不能在评审现场“插电即用”。我们最终的结论是：一个作品能不能验收，往往取决于这些边角是否被认真对待。

第五部分　参考文献

[1] Video Electronics Standards Association. VESA and industry standards and guidelines for computer display monitor timing, version 1.0[S]. San Jose: VESA, 1998.

[2] Cummings C E. Clock domain crossing (CDC) design and verification techniques using SystemVerilog[C]//Proceedings of SNUG Boston 2008. Boston: Synopsys Users Group, 2008.

[3] 安路科技. TD 软件用户指南[Z]. 上海: 安路科技, 2023.

[4] 安路科技. EG4S20 系列 FPGA 数据手册[Z]. 上海: 安路科技, 2023.

[5] GigaDevice. GD25Q128E 3.3 V 128 Mbit SPI NOR flash datasheet[Z]. 北京: 兆易创新, 2021.

[6] HDMI Licensing, LLC. High-definition multimedia interface specification, version 1.4b[S]. Sunnyvale: HDMI Licensing, LLC, 2011.

[7] SD Association. SD specifications part 1: physical layer simplified specification, version 9.00[S]. San Ramon: SD Association, 2022.

[8] SD Association. SD specifications part 2: file system specification, version 4.00[S]. San Ramon: SD Association, 2022.

[9] Bresenham J E. Algorithm for computer control of a digital plotter[J]. IBM Systems Journal, 1965, 4(1): 25-30.

[10] Cummings C E. Simulation and synthesis techniques for asynchronous FIFO design[C]//Proceedings of SNUG San Jose 2002. San Jose: Synopsys Users Group, 2002.

[11] JEDEC. JESD21-C: configurations for solid state memories[S]. Arlington: JEDEC Solid State Technology Association, 2003.

[12] Philips Semiconductors. I2S bus specification[S]. Eindhoven: Philips Semiconductors, 1996.