

中国科学院大学

《计算机组成原理(研讨课)》实验报告

姓名 周禹驰 学号 2024K8009929027 专业 计算机科学与技术
实验项目编号 3 实验名称 定制功能型处理器设计(真实内存、外设与性能计数器访问)

- 注 1: 撰写此 Word 格式实验报告后以 PDF 格式保存 SERVE CloudIDE 的 `/home/serve-ide/cod-lab/reports` 目录下(注意: reports 全部小写)。文件命名规则: `prjN.pdf`, 其中 `prj` 和后缀名 `pdf` 为小写, `N` 为 1 至 4 的阿拉伯数字。例如: `prj1.pdf`。PDF 文件大小应控制在 5MB 以内。此外, 实验项目 5 包含多个选做内容, 每个选做实验应提交各自的实验报告文件, 文件命名规则: `prj5-projectname.pdf`, 其中“-”为英文标点符号的短横线。文件命名举例: `prj5-dma.pdf`。具体要求详见实验项目 5 讲义。
- 注 2: 使用 `git add` 及 `git commit` 命令将实验报告 PDF 文件添加到本地仓库 master 分支, 并通过 `git push` 推送到实验课 SERVE GitLab 远程仓库 master 分支(具体命令详见实验报告)。
- 注 3: 实验报告模板下列条目仅供参考, 可包含但不限定如下内容。实验报告中无需重复描述讲义中的实验流程。

一、定制处理器设计

1 处理器总体设计概述

本次实验在实验项目 2 多周期处理器的基础上, 将理想内存替换为真实 DDR4 内存, 并集成了 UART 控制器和性能计数器, 构成一个简易片上系统(SoC)。整体架构包含以下组件:

- **处理器核(custom_cpu)**: 基于 RISC-V RV32I 指令集的 9 状态多周期处理器, 通过四个独立访存通道与外界交互。
- **DDR4 内存控制器**: 管理片外真实内存的读写访问, 通过 Valid-Ready 握手协议与处理器通信。
- **UART 控制器**: 映射至 MMIO 地址空间, 用于终端字符串打印。
- **性能计数器**: 3 个硬件计数器, 统计运行周期、访存延迟和退役指令数。

处理器将指令访存与数据访存分离为四个独立通道——指令请求、指令应答、数据请求、数据应答——每个通道均采用 Valid-Ready 双向握手机制, 使处理器能够适配真实内存的不确定访问延迟。**实验电路图**如下:

设计亮点——单 ALU 资源复用: 本设计仅使用一个 ALU, 通过操作数选择信号在不同状态下实现不同运算: IF 状态计算 `PC+4`, ID 状态计算分支目标地址(分支指令时), EX 状态执行指令指定的运算。这种时间复用的方式避免了为 PC 自增单独设计加法器, 节省了硬件资源, 体现了以控制逻辑复杂度换取数据通路简洁性的设计思想。具体实现见 2.6 节。

2 真实内存访问通路设计

2.1 理想内存与真实内存的区别

实验项目 2 中的理想内存模型假设读写在一个周期内完成且延时固定。真实内存(DDR4 SDRAM)则具有以下特性: 单次访问需数十至数百个时钟周期, 需经过内存控制器进行协议转换, 访问延时受控制器内部排队状态影响而不固定。因此处理器不能再依赖固定周期数的状态跳转, 必须基于握手信号实现异步等待。




图 1: 实验电路简图

2.2 处理器访存接口改造

处理器与外界通过四个独立的访存通道交互,每个通道配备一对 Valid-Ready 握手信号:

1. **指令请求通道**:处理器输出 PC 和 Inst_Req_Valid,接收 Inst_Req_Ready。处理器为请求发送方。
2. **指令应答通道**:处理器接收 Instruction 和 Inst_Valid,输出 Inst_Ready。处理器为应答接收方。
3. **数据请求通道**:处理器输出 Address,MemWrite,Write_data,Write_strb,MemRead,接收 Mem_Req_Ready。处理器为请求发送方。
4. **数据应答通道**:处理器接收 Read_data 和 Read_data_Valid,输出 Read_data_Ready。处理器为应答接收方。

握手规则:Valid 为高表示发送方数据有效,Ready 为高表示接收方可以接收;二者在同一时钟上升沿同时采样为高时握手成功,数据完成传输。各通道信号方向汇总如表 1。

通道	处理器角色	Valid(方向)	Ready(方向)
指令请求	发送方	Inst_Req_Valid(输出)	Inst_Req_Ready(输入)
指令应答	接收方	Inst_Valid(输入)	Inst_Ready(输出)
数据请求	发送方	MemRead/MemWrite(输出)	Mem_Req_Ready(输入)
数据应答	接收方	Read_data_Valid(输入)	Read_data_Ready(输出)

表 1: 四个访存通道的信号方向

2.3 多周期访存接口时序

请求发送时序:以 IF 状态为例,处理器拉高 Inst_Req_Valid 并保持 PC 有效,等待 Inst_Req_Ready;握手成功后进入 IW 状态并释放 Valid。其间所有请求信号(PC 等)保持稳定。

应答接收时序:以读数据为例,处理器在 RDW 状态拉高 Read_data_Ready,等待 Read_data_Valid;握手成功后将 Read_data 锁存至 Mdr 寄存器,释放 Ready 并进入 WB 状态。

2.4 RISC-V 处理器状态机设计

处理器采用 9 状态 FSM,One-Hot 编码如表 2所示。

状态名	One-Hot 编码	功能描述
INIT	9'b000000001	复位状态,释放后进入 IF
IF	9'b000000010	发送指令请求,ALU 计算 PC+4
IW	9'b000000100	等待指令返回,锁存至 inst_reg
ID	9'b000001000	指令译码,读寄存器堆,分支目标预计算
EX	9'b000010000	ALU 执行/移位/分支比较,确定下一条指令 PC
LD	9'b000100000	发送内存读请求
RDW	9'b001000000	等待读数据返回,锁存至 Mdr
ST	9'b010000000	发送内存写请求
WB	9'b100000000	结果写回寄存器堆

表 2: 9 状态定义及 One-Hot 编码

状态转移图如图 2所示。转移关系简述如下:

- **INIT** → **IF**:复位释放后无条件转移。
- **IF** → **IW**:Inst_Req_Ready 握手成功后转移。IF 状态同时使用 ALU 计算 PC+4,保存至 pc_plus4。
- **IW** → **ID**:Inst_Valid 握手成功,锁存 Instruction 至 inst_reg 后转移。
- **ID** → **EX**:无条件转移。ID 状态读寄存器堆(rs1→a_reg, rs2→b_reg),对分支指令同步使用 ALU 计算分支目标地址(PC_old + imm)并入 aluout。
- **EX** → **IF**/**WB**/**ST**/**LD**:B-Type→IF(分支完成即取下一条);R-Type/I-Type/JAL/JALR/LUI/AUIPC→WB;S-Type→ST;L-Type→LD。
- **ST** → **IF**:Mem_Req_Ready 握手成功后转移。
- **LD** → **RDW** → **WB**:分别等待 Mem_Req_Ready 和 Read_data_Valid 握手。
- **WB** → **IF**:写回寄存器堆后取下一条指令。

RISC-V 与 MIPS 状态机的关键区别:

- 分支指令在 EX 阶段比较并更新 PC 后直接进入 IF,不经过 WB;
- JAL/JALR 在 EX 阶段更新 PC,在 WB 阶段将返回地址(PC+4)写入目的寄存器;
- LH/SH 按 2-byte 对齐处理地址偏移。




图 2: 处理器 9 状态转移图

2.5 三段式 Verilog 状态机实现

严格遵循三段式规范,全部采用 One-Hot 编码:

第一段——时序逻辑,状态跳转:

```

always @(posedge clk) begin
    if (rst)
        current_state <= INIT;
    else
        current_state <= next_state;
end

```

第二段——组合逻辑,计算下一状态:使用 always @(*) 块,case 覆盖全部 9 个状态且有 default 分支,每条 if 均配 else,避免产生 Latch。

```

always @(*) begin
    case(current_state)
        INIT: begin
            if(!rst) next_state = IF;
            else next_state = INIT;
        end
        IF: begin
            if(Inst_Req_Ready) next_state = IW;
            else next_state = IF;
        end
        // ... 其余状态略, 详见源代码
    endcase
end

```

```

        default: next_state = INIT;
    endcase
end

```

第三段——组合逻辑 (assign) 与时序逻辑 (always) 描述输出:除第二段 next_state 外的所有组合逻辑均使用 assign 描述;每个寄存器只在唯一的 always 块中赋值,一个 always 块只描述一个寄存器。

```

// 组合逻辑输出
assign Inst_Ready = current_state[INIT_] | current_state[IW_];
assign Read_data_Ready = current_state[INIT_] | current_state[RDW_];
assign Inst_Req_Valid = current_state[IF_];
assign MemRead = current_state[LD_];
assign MemWrite = current_state[ST_];
assign RegWrite = current_state[WB_];

// 时序逻辑——每个寄存器一个always块
always @(posedge clk) begin
    if (rst) pc_reg <= 32'd0;
    else if (PCwrite) pc_reg <= pc_next;
end

```

2.6 设计亮点:单 ALU 多路复用优化

本设计最显著的结构优化在于仅使用一个 ALU 完成三种不同场景的运算。通过操作数选择信号的时间复用,在不同状态下将不同数据源导向 ALU 的 A、B 输入端口:

状态	ALU A 输入(选择信号)	ALU B 输入(选择信号)	ALU 运算
IF	pc_reg(a_pc)	常数 4(b_four)	ADD(PC+4)
ID(分支)	pc_old(a_pc_old)	imm(b_imm)	ADD(分支目标)
EX	a_reg 或 pc_reg(a_from_reg/a_pc)	b_reg 或 imm(b_form_reg/b_imm)	视指令类型而定

表 3: 单 ALU 在不同状态下的操作数来源与运算类型

操作数选择通过 assign 语句以互斥条件实现:

```

// ALU A操作数选择
assign a_pc = ((is_auipc | is_jal) & current_state[EX_]) | current_state[IF_];
assign a_pc_old = is_btype & current_state[ID_];
assign a_from_reg = (is_itype | is_rtype | is_jalr | is_ltype | is_stype | is_btype)
    & current_state[EX_];

// ALU B操作数选择
assign b_form_reg = (is_rtype | is_btype) & current_state[EX_];
assign b_four = current_state[IF_];
assign b_imm = ((is_auipc | is_jal | is_jalr | is_itype | is_ltype | is_stype)
    & current_state[EX_]) | (is_btype & current_state[ID_]);

// 操作数汇总
assign alu_a = ({32{a_pc}} & pc_reg) |

```

```

        ({32{a_pc_old}} & pc_old) |
        ({32{a_from_reg}} & a_reg);
assign alu_b = ({32{b_form_reg}} & b_reg) |
        ({32{b_imm}} & imm) |
        ({32{b_four}} & 32'd4);

```

ALU 操作码同样根据当前状态和指令类型动态选择:IF 和 ID(分支)状态下固定为 ADD(3'b010),EX 状态下根据指令类型选取对应的 aluop 编码。这种设计的核心优势在于:IF、ID、EX 三个状态在 FSM 中互斥(同一时刻仅有一个状态有效),因此 ALU 可在不同时间段服务于不同计算任务,避免了专用加法器的开销。PC+4 的结果在 IF 状态计算完成后,于下一个时钟沿锁存至 pc_plus4 寄存器,供后续 PC 更新使用。

3 外设控制器访问与字符串打印

3.1 I/O 端口统一编址

本实验采用 Memory-Mapped I/O (MMIO) 方式, I/O 设备寄存器映射至处理器物理地址空间的特定区域, 使用标准 load/store 指令访问。地址空间划分如下:

地址范围	设备
0x0000_0000 - 0x3FFF_FFFF	DDR4 内存
0x6000_0000 - 0x6000_0FFF	UART 控制器
0x6001_0000 - 0x6001_FFFF	性能计数器

表 4: 地址空间划分

统一编址的核心优势在于复用现有 load/store 指令和访存通路, 无需额外 I/O 指令。处理器发出访存请求后, 由总线互连根据地址范围将请求路由至对应设备。

3.2 UART 控制器寄存器

UART 控制器向处理器暴露两个 32-bit MMIO 寄存器(基地址 0x6000_0000):

- **TX FIFO 寄存器**(偏移 0x04, 地址 0x6000_0004): 只写, 写入待发送的 8-bit 字符。
- **STATUS 寄存器**(偏移 0x08, 地址 0x6000_0008): 只读, bit 3 为 1 表示 TX FIFO 已满, 此时不可写入。

3.3 puts() 函数实现

修改 printf.c 中的 puts() 函数, 遍历输入字符串的每个字符, 写入前轮询 STATUS 寄存器检查 TX FIFO 是否非满, 非满则写入字符。实际 C 代码如下:

```

#define UART_TX_FIFO    0x04
#define UART_STATUS     0x08
#define UART_TX_FIFO_FULL (1 << 3)

volatile unsigned int *uart = (void *)0x60000000;

int puts(const char *s)
{
    int i = 0;
    while (s[i]) {

```

```

    if ((*uart + UART_STATUS/4) & UART_TX_FIFO_FULL))
        continue;    // TX FIFO满, 自旋等待
    *(uart + UART_TX_FIFO/4) = s[i]; // 写入字符
    i++;
}
return i;
}

```

实现要点：

- 使用数组索引 `s[i]` 遍历,遇到'\0' 结束循环;
- 每次写入前读取 STATUS 寄存器,若 bit 3 为 1 则 `continue` 重新检查(自旋等待);
- TX FIFO 非满时,将字符写入 TX FIFO 寄存器,递增计数器。

3.4 volatile 关键字

`volatile` 告知编译器该变量的值可能在程序外部随时改变, 禁止对相关访问进行优化。在本实验中具体体现在：

- **禁止缓存**: STATUS 寄存器的值由外部硬件实时更新, 编译器若将其缓存至通用寄存器, 自旋等待循环将永远看到同一过时值。
- **禁止删除**: 编译器可能将连续的同地址读取视为冗余并删除, 但对 I/O 端口而言每次读取可能返回不同结果。
- **禁止重排**: 保证”先检查状态,再写入数据”的执行顺序不被编译器重排。

实验对比: 若移除 `volatile`, 编译器优化后自旋循环将一直读取缓存的初值——若初值为满则死循环, 若初值为非满则写入时 FIFO 可能实际已满而处理器无法感知。

4 性能计数器实现及访问

4.1 硬件实现

`custom_cpu.v` 顶层预留了 16 个 32-bit 计数器输出接口(`cpu_perf_cnt_0~15`)。本设计实现三个计数器：

1. **周期计数器(cycle_cnt)**: 每时钟周期自增 1, 统计处理器总运行周期。
2. **访存周期计数器(cycle_mem_cnt)**: 当处理器处于 LD、RDW 或 ST 状态时自增, 统计访存等待开销。
3. **退役指令计数器(retired_cnt)**: 在 WB 状态、ST 状态或分支指令 EX 状态时自增, 统计已完成的指令数。

计数器在复位时清零, 运行期间只增不减。关键 Verilog 代码如下：

```

// 周期计数器
reg [31:0] cycle_cnt;
always @(posedge clk) begin
    if (rst) cycle_cnt <= 32'd0;
    else cycle_cnt <= cycle_cnt + 32'd1;
end

// 访存周期计数器

```

```

reg [31:0] cycle_mem_cnt;
always @(posedge clk) begin
    if (rst) cycle_mem_cnt <= 32'd0;
    else if (current_state[LD_] | current_state[RDW_] | current_state[ST_])
        cycle_mem_cnt <= cycle_mem_cnt + 32'd1;
end

// 退役指令计数器
assign fini_inst = current_state[WB_] | current_state[ST_]
                  | (is_btype & current_state[EX_]);
reg [31:0] retired_cnt;
always @(posedge clk) begin
    if (rst) retired_cnt <= 32'd0;
    else if (fini_inst) retired_cnt <= retired_cnt + 32'd1;
end

```

4.2 软件访问接口

修改 perf_cnt.c, 通过 MMIO 方式读取各计数器。核心函数为 read_perf_cnt(int id): 根据 id 计算对应的物理地址——基地址为 0x6001_0000, 每两个计数器组成一组共享 0x1000 字节的地址块, 组内偏移由 id 奇偶性决定。

```

static inline unsigned long read_perf_cnt(int id) {
    volatile unsigned int *base =
        (volatile unsigned int *) (0x60010000 + (id/2)*0x1000);
    return base[(id % 2)*2];
}

unsigned long _uptime() {
    return read_perf_cnt(0);
}

void bench_prepare(Result *res) {
    res->msec = _uptime();
    res->cycles = read_perf_cnt(0);
    res->mem_cycles = read_perf_cnt(1);
    res->retired_cycles = read_perf_cnt(2);
}

void bench_done(Result *res) {
    res->msec = _uptime() - res->msec;
    res->cycles = read_perf_cnt(0) - res->cycles;
    res->mem_cycles = read_perf_cnt(1) - res->mem_cycles;
    res->retired_cycles = read_perf_cnt(2) - res->retired_cycles;
}

```

bench_prepare() 在算法执行前记录各计数器初值, bench_done() 在算法结束后读取当前值并计算差值, 存入 Result 结构体。在 main() 中通过 printk() 输出三项统计指标。

二、FPGA 加速仿真调试

利用 FPGA 加速仿真进行功能验证,以下是在调试过程中发现并修复的主要 Bug:

序号	出错模块	问题现象	产生原因	解决办法
1	inst_reg	取指后锁存的数据无效	仅在 IW 状态赋值 Instruction, 未检查 Inst_Valid 握手	添加条件: IW 状态且 Inst_Valid 有效时才锁存
2	PC 写回	JAL/JALR 在 WB 状态 PC 被错误覆盖	PCwrite 在 WB 状态对 JAL/JALR 也有效, 导致 pc_seq 覆盖 EX 阶段已更新的 PC	WB 状态下排除 is_jal 和 is_jalr
3	分支目标	分支指令跳转地址错误	ID 状态计算的分支目标 (PC+imm) 未保存, 被 EX 阶段结果覆盖	ID 状态检测到 is_btype 时将 ALU 结果锁存至 aluout
4	Load 通路	WB 阶段写入错误的 load 数据	load_data 组合逻辑直接使用 Read_data 输入信号, 该信号仅在握手周期有效	load_data 改用 Mdr 寄存器 (握手时锁存 Read_data)

表 5: 调试过程中发现并修复的 Bug

1 Bug 详细分析

Bug 1 —指令寄存器握手条件缺失:inst_reg 在 IW 状态赋值 Instruction 时未检查 Inst_Valid, 可能导致锁存无效数据。修复:if (current_state[IW_] && Inst_Valid) inst_reg <= Instruction;

Bug 2 —JAL/JALR PC 重复写入:JAL/JALR 在 EX 阶段通过 pc_from_alures 已将 exec_result 写入 pc_reg, 但 WB 状态的 PCwrite 条件未排除这两条指令, 导致 pc_seq 覆盖正确值。修复:WB 状态下 PCwrite 条件添加 & ~(is_jal | is_jalr)。

Bug 3 —分支目标地址丢失:本设计的分支采用两周期处理:ID 状态 ALU 计算 PC+imm, EX 状态比较并决定跳转。但 aluout 仅在 EX 状态更新, ID 状态的计算结果未被保存。修复:else if (current_state[ID_] && is_btype) aluout <= exec_result;

Bug 4 —Load 数据来源错误:load_data 组合逻辑直接使用 Read_data 输入引脚。Read_data 仅在 RDW 握手周期有效, WB 状态时已变为无效值(x 态)。修复:将 load_data 的数据源从 Read_data 改为 Mdr——后者在 RDW 握手成功时锁存 Read_data, 确保 WB 状态数据有效。

三、软件部分开发调试

1 UART 驱动开发

puts() 的开发重点在于:(1)通过 volatile 指针访问 MMIO 寄存器, 防止编译器优化导致死循环;(2)采用自旋等待策略轮询 STATUS 寄存器, 实现简单但 TX FIFO 满时持续消耗处理器周期, 可优化为中断驱动方式;(3)通过/4 除法将字节偏移转换为 32-bit 字索引, 匹配处理器的 32-bit 访存粒度。

2 性能计数器驱动开发

perf_cnt.c 的 read_perf_cnt() 函数实现了通用化的计数器读取接口:id 参数指定计数器编号, 地址计算公式 $0x60010000 + (id/2)*0x1000$ 实现按组映射, 索引 $base[(id/2)*2]$ 实现组内偏移访问。该接口设计支

持最多 16 个计数器的扩展(id=0~15),与硬件预留的 16 个计数器接口一致。bench_prepare() 和 bench_done() 配对使用,通过差值消除硬件初值的不确定性。

四、实验结果

1 仿真及 FPGA 评测结果

Benchmark	本地仿真	FPGA 评测(fpga_eval)
basic(simple_test)	通过	通过
medium	通过	通过
advanced	通过	通过
hello	通过	通过
microbench	通过	通过

表 6: 各 Benchmark 仿真与评测结果

2 Hello 测试程序

hello 程序通过 UART 成功打印字符串,验证了从处理器 store 指令经 UART TX FIFO 到串口输出的完整数据通路。

3 Microbench 性能计数器统计

9 个算法全部通过(9/9),性能计数器正常运行。各算法硬件统计指标如表 7所示(按 IPC 降序排列,IPC 越高表示处理器指令吞吐效率越高)。

算法	类别	总周期(cycles)	访存周期(mem)	退役指令(retired)	访存占比	IPC
queen	N 皇后回溯	6,884,594	1,068,861	118,520	15.5%	0.0172
15pz	A* 15 数码	524,018,951	152,235,317	8,580,747	29.1%	0.0164
qsort	快速排序	783,929	111,016	12,274	14.2%	0.0157
dinic	Dinic 最大流	1,475,000	292,280	21,237	19.8%	0.0144
ssort	后缀排序	44,768,512	843,480	641,288	1.9%	0.0143
fib	斐波那契	181,088,996	312,198	2,552,430	0.2%	0.0141
sieve	素数筛	745,252	24,158	10,544	3.2%	0.0141
md5	MD5 摘要	385,369	37,712	5,180	9.8%	0.0134
bf	Brainf**k	38,813,119	6,755,649	470,741	17.4%	0.0121

表 7: Microbench 性能计数器统计(按 IPC 降序)

结果分析如下。

3.1 整体 CPI 特征

9 个算法的 IPC 集中在 0.012~0.017,对应 CPI 约为 58~82 个周期/指令。CPI 偏高的原因是每一轮取指需经过 IF(等待 Inst_Req_Ready 握手)和 IW(等待 Inst_Valid 握手)两个异步状态,DDR4 内存控制器的响应延迟使得 IF、IW 各需数十个时钟周期。即使是最优的纯计算指令,也至少经过 IF→IW→ID→EX→WB 五个状态,其中 IF+IW 的等待开销占据 CPI 的主要部分。这是多周期处理器连接真实内存后的必然特征,而非设计缺陷。

3.2 访存密集度与 IPC 的关系

访存占比 ($\text{mem_cycles} / \text{cycles}$) 反映了程序在 LD/RDW/ST 状态中等待内存的时钟比例。访存最密集的 15pz (29.1%)——A* 搜索频繁操作优先队列堆, 每次堆调整涉及大量 L-type 指令——IPC 为 0.0164; 访存最稀疏的 fib (0.2%) 和 ssort (1.9%)——内层循环几乎全部在寄存器中完成——IPC 却更低 (0.0141/0.0143)。这说明访存等待并非 IPC 的唯一决定因素: fib 执行了 255 万条指令, 每一条指令的 IF+IW 开销恒定且无法被计算密集性掩盖, 取指延迟是全局 CPI 的基底。

3.3 逐算法分析

- **15pz(总周期最多, 524M cycles):** A* 搜索维护开放/关闭列表, 堆操作产生大量 load/store, 访存占比最高 (29.1%)。总指令数 859 万条, 均为 9 个算法之最。FPGA 壁钟时间 5254ms 与 100MHz 主频下 524M cycles 的理论时间 5.24s 吻合, 说明处理器在此测试中几乎无空闲。
- **fib(总周期次多, 181M cycles):** 虽然计算斐波那契数本身是寄存器密集型, 但编译器生成的迭代代码包含 255 万条指令, 取指开销随指令数线性增长。访存占比仅 0.2%, 证明 ALU 计算不是瓶颈——瓶颈是指令供应。
- **bf(CPI 最高, 82.5):** Brainf**k 解释器通过指针操作虚拟纸带, 间接寻址多、分支密集, 分支预测缺失导致 IF 取指路径频繁切换; 且编译器生成的代码中 load/store 比例高 (17.4% 访存占比)。
- **queen(IPC 最高, 0.0172):** 8 皇后回溯算法的决策函数紧凑, 递归调用的参数通过寄存器传递, load/store 比例中等 (15.5%) 但循环体短小, 分支预测友好的循环结构使得 IF 取指开销被平摊。
- **dinic(总周期最少, 1.475M cycles):** 虽然算法本身涉及 BFS/DFS 遍历, 但测试用例规模小 (小图), 仅执行 21,237 条指令即完成。FPGA 壁钟时间达 6577ms 远超理论时间 ($1.475\text{M}/100\text{MHz}=14.75\text{ms}$), 因为壁钟包含了 DDR 初始化、UART 复位等固定开销。
- **sieve/md5:** 两个算法的总周期接近 (745K vs 385K), 但 md5 的访存占比 (9.8%) 高于 sieve (3.2%), 因为 MD5 涉及 64 轮的消息块操作, 每轮读取消息字产生额外访存。

3.4 壁钟时间与周期计数的不一致性

壁钟时间 (time) 与总周期 (cycles) 的排序并不一致: dinic 周期数最少 (1.475M) 但壁钟最长 (6577ms), 15pz 周期数最多 (524M) 但壁钟第二 (5254ms)。原因是 FPGA 每次测试的壁钟包含 DDR PHY 校准、UART 控制器复位、ELF 加载等固定开销 (约 6~7s), 而 bench_prepare/bench_done 圈定的 benchmark 执行仅占其中一小部分。因此, 在性能分析中应以硬件计数器的差值 ($\text{cycles}/\text{mem_cycles}/\text{retired}$) 为准, 壁钟时间仅作为通过/失败判据的辅助参考。

五、实验思考与总结

1 处理器设计

单 ALU 复用的权衡: 本设计以控制信号复杂度换取了数据通路精简。操作数选择逻辑虽然增加了约 10 行 assign 语句, 但省去了一个专用加法器 (约 32 位宽的全加器链)。在 FPGA 实现中, 专用加法器与通用 ALU 的资源差异不大 (均使用 LUT 进位链), 但此设计思想——通过分时复用以少代多——在更大规模设计中具有普适价值。

多周期 vs 单周期: 多周期处理器将指令执行切分为多个状态, 使不同指令可按需选择执行路径 (访存指令经 LD/RDW/ST, 运算指令直接 EX→WB)。IPC 虽低于单周期, 但关键路径缩短、频率上限提高, 且天然支持握手机制下的异步等待。

三段式状态机:时序跳转、组合 `next_state`、输出逻辑的严格分离使代码结构清晰可维护。One-Hot 编码译码速度快(仅需判断单 bit),但消耗更多触发器(9-bit vs 4-bit 二进制编码),在 FPGA 中触发器资源充裕,此交换是合理的。

2 I/O 访问原理

统一编址 (MMIO) 与独立编址 (PMIO) 的核心差异在于是否复用访存指令和通路。MMIO 复用了现有 `load/store`,简化设计但占用地址空间;PMIO 使用独立指令(如 x86 `IN/OUT`),不占地址空间但需额外解码逻辑。对于追求指令集简洁的 RISC-V 而言,MMIO 是自然选择。

3 性能计数器价值

性能计数器提供硬件级别的精确运行时数据。通过 `mem_cycles/cycles` 比值可量化访存瓶颈,通过 `retired/cycles` 可计算 IPC。这些数据为后续系统优化——引入缓存、提升指令级并行、优化指令调度——提供了量化依据。

六、 实验时长

在课后,你花费了大约 8 小时完成此次实验,各阶段用时如表 8所示。

步骤	时长(小时)	说明
设计	5	状态机设计、访存接口改造、ALU 复用优化、性能计数器规划
开发	2	Verilog 代码、C 驱动(<code>puts</code> 、 <code>perf_cnt</code>)编写
调试	1	本地仿真、FPGA 加速仿真、4 个 Bug 定位与修复

表 8: 实验时长