

SOC实验补充

DMA控制器





文件夹



- 文件夹 hbird-e-sdk-master isa_test LICENSE riscv-tools rtl tb tool vsim
- Hbird-e-sdk-master:
 - 软件开发工具包, 基础软件, 调试与编译软件
 - 操作系统, bsp, 模块驱动, 测试基准软件
- Riscy-tools:
 - 仿真过程中所需要的工具链
- RTL: SoC代码
- Tb: SoC testbench
- Tool: 编译和调试工具
- Vsim: 用户仿真文件, install时将其他所需文件拷贝/链接到本目录



platform.h



• 文件夹路径

```
[jiangjf@DIC212 demo e200]$ find -name "platform.h"
./hbird-e-sdk-master/software/FreeRTOSv9.0.0/Demo/RISCV_HiFivel_GCC/bsp/env/freedom-e300-hifivel/platform.h
./hbird-e-sdk-master/software/FreeRTOSv9.0.0/Demo/RISCV_E31Arty_GCC/bsp/env/coreplexip-e31-arty/platform.h
./hbird-e-sdk-master/bsp/hbird-e200/env/platform.h
./riscv-tools/riscv-isa-sim/softfloat/platform.h
   Platform definitions
#define TRAPVEC TABLE CTRL ADDR AC(0x00001010,UL)
#define CLINT CTRL ADDR
                                  AC(0x02000000.UL)
#define PLIC CTRL ADDR
                                  AC(0x0C0000000,UL)
//#define AON CTRL ADDR
                                    AC(0x10000000,UL)
#define GPIO CTRL ADDR
                                  AC(UX10012000,UL)
#define UARTO CTRL ADDR
                                  _AC(0x10013000,UL)
#define SPI0 CTRL ADDR
                                  AC(0x10014000,UL)
#define PWM0 CTRL ADDR
                                  AC(0x10015000,UL)
#define UART1 CTRL ADDR
                                  AC(0x10023000,UL)
#define SPI1 CTRL ADDR
                                  AC(0x10024000,UL)
#define PWM1 CTRL ADDR
                                  AC(0x10025000,UL)
#define SPI2_CTRL_ADDR
                                  AC(0x10034000,UL)
#define PWMZ CTRL ADDR
                                  AC(0x10035000,UL)
#define I2C CTRL ADDR
                                  AC(0x10842800,UL)
//add for dma
#define DMA CTRL ADDR
                                  _AC(0x10000000,UL)
```

PS: AON CTRL ADDR 和 dma 的基地址重复了,但是不影响。(不注释掉也不会影响)



platform.h



• 增加定义

platform.h 里面增加两个关于 **DMA 写寄存器的函数,8bit 和 32bit 均需要**。(因为我们有两种长度的 reg)




上电顺序



PC值从1000→1004→8000_0000







先跳到ROM,然后跳到ITCM, ITCM里面有编译好的二进制指令



上电顺序

else begin: rom_non01_gen

else begin: jump to non ram gen

end

end

assign mask rom[i] = 32'h000000000;

```
module sirv mrom # (
                                                                                                      e203 cpu top u e203 cpu top(
    parameter AW = 12,
    parameter DW = 32,
                                                                                                      .inspect_pc
    parameter DP = 1024
                                                                                                      .inspect dbg irg
                                                                                                      .inspect mem cmd valid
 input [AW-1:2] <mark>rom_addr,</mark>
                                                                                                      .inspect_mem_cmd_ready
  output [DW-1:0] rom_dout
                                                                                                      .inspect mem rsp valid
                                                                                                      .inspect mem rsp ready
                                                                                                      .inspect core clk
  wire [31:0] mask_rom [0:DP-1];// 4KB = 1KW
                                                                                                      .core_csr_clk
  assign rom dout = mask rom[rom addr];
                                                                                                                          (),
(32'h0000_1000),
                                                                                                        .tm_stop
                                                                                                        .pc_rtvec
  genvar i;
  generate
  if(1) begin: jump_to_ram_gen
       // Just jump to the ITCM base address
      for (i=0;i<1024;i=i+1) begin: rom_gen
          if(i==0) begin: rom0 gen
              assign mask_rom[i] = 32'h7fffff297; //auipc t0, 0x7ffff
          else if(i==1) begin: rom1_gen
    assign mask_rom[i] = 32'h00028067; //jr
```

ROM里面有两条指令,一条auipc,一条jr指令。



上电顺序

```
reg [7:0] itcm mem [0:(`E200 ITCM RAM DP*8)-1];
initial begin
   $readmemh({testcase, ".verilog"}, itcm_mem);
   for (i=0;i<(`E200 ITCM RAM DP);i=i+1) begin</pre>
          `ITCM.mem_r[i][00+7:00] = itcm_mem[i*8+0];
          `ITCM.mem_r[i][08+7:08] = itcm_mem[i*8+1];
         `ITCM.mem_r[i][16+7:16] = itcm_mem[i*8+2];
         `ITCM.mem r[i][24+7:24] = itcm mem[i*8+3];
         `ITCM.mem r[i][32+7:32] = itcm mem[i*8+4];
         `ITCM.mem_r[i][40+7:40] = itcm_mem[i*8+5];
         `ITCM.mem_r[i][48+7:48] = itcm_mem[i*8+6];
          `ITCM.mem r[i][56+7:56] = itcm mem[i*8+7];
   end
      $display("ITCM 0x00: %h", `ITCM.mem_r[8'h00]);
     $display("ITCM 0x01: %h", `ITCM.mem_r[8'h01]);
$display("ITCM 0x02: %h", `ITCM.mem_r[8'h02]);
$display("ITCM 0x03: %h", `ITCM.mem_r[8'h03]);
$display("ITCM 0x04: %h", `ITCM.mem_r[8'h04]);
$display("ITCM 0x05: %h", `ITCM.mem_r[8'h05]);
$display("ITCM 0x06: %h", `ITCM.mem_r[8'h05]);
      $display("ITCM 0x06: %h", `ITCM.mem_r[8'h06]);
$display("ITCM 0x07: %h", `ITCM.mem_r[8'h07]);
$display("ITCM 0x16: %h", `ITCM.mem_r[8'h16]);
$display("ITCM 0x20: %h", `ITCM.mem_r[8'h20]);
```

在tb里,通过readmemh系统函数将已经生成好的.verilog文件读到ITCM里面的数组里面去




编译顺序



- Hbird目录是软件仿真,用它来将.c/.h文件编译成.verilog文件和.dump文件
- Vsim目录是RTL仿真, tb里面会将生成的.verilog文件读到ITCM, 然后再执行
- 每次修改软件代码后需要先在hbrird目录下编译,再到vsim目录下make
- 每次修改硬件代码后需要在vsim目录下make clean, make install, make run_test



数据通路





数据通路-软件部分

指定i2c模块base_addr

#define I2C_CTRL_ADDR _AC(0x10042000,UL)

通过volatile对特定地址进行读写

#define _REG8(p, i) (*(volatile uint8_t *) ((p) + (i)))

通过封装好的函数对I2C模块进行寄存器读写



数据通路-软件部分

指定中断服务程序名称

```
2 .weak handle_trap
3 handle_trap:
4 1:
5    j 1b
6
7 #endif
```

服务程序定义

```
uintptr_t handle_trap(uintptr_t mcause, uintptr_t epc)
{
    /*
    if (0){
        // External Machine-Level interrupt from PLIC
    } else if ((mcause & MCAUSE_INT) && ((mcause & MCAUSE_CAUSE) == IRQ_M_EXT)) {
        handle_m_ext_interrupt();
        // External Machine-Level interrupt from PLIC
} else if ((mcause & MCAUSE_INT) && ((mcause & MCAUSE_CAUSE) == IRQ_M_TIMER)){
        handle_m_time_interrupt();
}
else {
        write(1, "trap\n", 5);
        _exit(1 + mcause);
}
*/
handle_m_ext_interrupt();
return epc;
}
```

定义为weak函数,当出现重名函数时自动覆盖

```
_attribute__((weak)) void handle_m_ext_interrupt() {};
```



RTL目录



- Core (config.v)
- Fab: (总线)
- General: (通用模块)
- Mems (存储器, rom)
- Periphs: (外设)
- Soc (系统)
- Subsys (子系统, define.v)

```
⊟  sirv_icbltcl6_bus
  H == u_buf_icb_splt (sirv_gmrl_icb_splt)
  ⊞ a sirv_gmrl_icb_buffer (sirv_gmrl_icb_buffer)
⊞ airv_icb1to2_bus
Harry gmrl_cdc_rx

<u>■</u> sirv_gnrl_ede_tx

m ∰ sirv_gmrl_ltch
⊞ ∰ sirv_gmrl_iob_m2v
⊞ 🦱 sirv_gmrl_icb2æci
⊞ 🦣 sirv_gmrl_icb2apb
□ tb_top
  □ ♣ u_e203_soc_top (e203_soc_top)
    🖹 📻 u_e203_subsys_top (e203_subsys_top)
      🖽 🛜 i_perips (e203_subsys_perips)
      ⊕ = u_e203_cpu_top (e203_cpu_top)
       🗎 们 u_e203_subsys_mems (e203_subsys_mems) |
         🗎 🚍 2 undefined modules

➡☐ u_mem_icb_arbt (sirv_gnrl_icb_arbt)

           ⊞ 🛜 ərbt_num_gt_1_gen
         mairv_mrom_top (sirv_mrom_top)
         manusirv_sim_raml (sirv_sim_ram)
        (ms__mie_vrie) 2ms_mie_vrie_uis_com
       □ ♣ u main ResetCatchAndSync 2 1 (sirv ResetCatchAndSync 2)
```




SRAM基地址定义




3. SRAM1 和 SRAM2 的基地址在 subsys/define.v 中有定义

这两个基地址也就是后续往 DMA 的源地址寄存器和目的地址寄存器写入的数据








//printf("i2c init\n"); //scl频率配置 I2C_REG(I2C_REG_PRERlo) = 0x7d ;//400KHZ

□ u_e203_subsys_mems (e203_subsys_mems)

上电时,由于PC定位到ROM, ROM挂在存储总线上,相应的接口会发icb读时序





```
// The total address range for the PPI is from/to
// There are several slaves for PPI bus, including:
              : 0x1000 0000 -- 0x1000 7FFF
// * Example-WishBone : 0x1004 2000 -- 0x1004 2FFF
// * UARTO
            : 0x1001 3000 -- 0x1001 3FFF
// * UART1
            : 0x1002 3000 -- 0x1002 3FFF
sirv_icb1to8_bus # (
.ICB_FIFO_DP
                  (2),// We add a ping-pong buffer here to cut down the timing path
.ICB_FIFO_CUT_READY (1).// We configure it to cut down the back-pressure ready signal
                    (32).
                    ( E203 XLEN).
.SPLT_FIFO_OUTS_NUM (1),// The peirpherals only allow 1 oustanding
.SPLT_FIFO_CUT_READY (1),// The peirpherals always cut ready
// * DMA
              : 0x1000 0000 -- 0x1000 7FFF
.00_BASE_ADDR
                  (32'h1000_0000),
.00 BASE REGION LSB (15).
// * Here is an I2C WishBone Peripheral
.01 BASE ADDR
                  (32'h1004 2000).
```

```
// * Here is an example WishBone Peripheral
 wire [`E203_ADDR_SIZE-1:0] i2c_wishb_adr;
                                          // lower address bits
 wire [8-1:0] i2c_wishb_dat_w; // databus input
 wire [8-1:0] i2c_wishb_dat_r; // databus output
 wire
               i2c_wishb_we:
                              // write enable input
 wire
               i2c_wishb_stb; // stobe/core select signal
               i2c wishb cuc:
                              // valid bus cycle input
 wire
              i2c_wishb_ack:
                               // bus cycle acknowledge output
 wire.
sirv_gnrl_icb32towishb8 # (
 .AW (`E203_ADDR_SIZE)
) u_i2c_wishb_icb32towishb8(
```

- 对于I2C_REG函数,对应的会出现在ppi-icb接口
- 经过一个icb1to8_bus, bus挂有DMA (s) ,i2c, uart
- 接icb转wishbone的桥后, 接i2c外设

```
i2c_master_top u_i2c_master_top (
    .wb_clk_i (clk),
    .wb_rst_i (1'b0),
    .arst_i (rst_n),
    .wb_adr_i (i2c_wishb_adr[2:0]),
    .wb_dat_i (i2c_wishb_dat_w[7:0]),
    .wb_dat_o (i2c_wishb_dat_r[7:0]),
    .wb_we_i (i2c_wishb_we),
    .wb_stb_i (i2c_wishb_stb),
    .wb_cyc_i (i2c_wishb_cyc),
    .wb_ack_o (i2c_wishb_ack),
```




i2c模块内部会根据地址做判断,并维护相关寄存器

```
// decode command register
wire sta = cr[7];
wire sto = cr[6];
wire rd = cr[5];
wire wr = cr[4];
wire ack = cr[3];
wire iack = cr[0];
```

寄存器的相关位会作为i2c核心逻辑的控制信号

```
// hookup byte controller block
i2c_master_byte_ctrl byte_controller (
             ( wb_clk_i
    .clk
    .rst
             ( wb rst i
    inReset (rsti
    _ena
             ( core_en
    .clk_cnt ( prer
    .start
             (sta
    .stop
             (sto
             ( rd
    .read
    .write
```







IIC端口问题

```
assign i2c_sol_pad_i = i2c_sol_padoen_o? 1'bz:i2c_sol_pad_o;
pullup p1(i2c scl pad i);
assign i2c sda pad i = i2c sda padoen o? 1'bz:i2c sda pad o;
pullup p2(i2c_sda_pad_i);
i2c_master_top u_i2c_master_top (
      .wb_clk_i (clk),
      .wb_rst_i (1'b0),
      .arst_i (rst_n).
      .wb_adr_i (i2c_wishb_adr[2:0]),
      .wb_dat_i (i2c_wishb_dat_w[7:0]).
      .wb_dat_o (i2c_wishb_dat_r[7:0]),
      .wb_we_i (i2c_wishb_we).
      .wb stb i (i2c wishb stb),
      .wb_cyc_i (i2c_wishb_cyc),
      .wb ack o (i2c wishb ack),
      .scl_pad_i (i2c_scl_pad_i).
      .sol pad o (i2c sol pad o ),
```

```
// assign scl and sda output (always gnd)
assign scl_o = 1'b0;
assign sda_o = 1'b0;
```


subsystem_perip



实验中的DMA模块



 在DMA模式下,CPU只需要向DMA控制器下达指令(配置DMA寄存器), 传输数据由DMA来完成,数据传送完再把信息反馈给CPU,这样能够减少CPU的资源占有率。





实验介绍



按下面要求编写DMA控制器模块以及相应的软件驱动程序:

在开始传输前,DMA控制器接收CPU对于源地址,目的地址,搬运数据长度的配置信息,当这些寄存器信息更新后,DMA开始自行进行数据搬运。只需要实现 sram1的数据搬运到sram2中即可(或者反过来)。搬运结束后,将DMA中断拉高。要求至少实现下面寄存器的维护: (如果需要可自行维护其它寄存器)

- 1, 源地址寄存器, 指示搬运的起始地址, 可读可写
- 2, 目的地址寄存器, 指示搬运的目的地址, 可读可写
- 3. 数据长度寄存器, 指示搬运的数据长度, 可读可写
- 4, 状态寄存器, 只读, 指示配置完成, 搬运完成等


在软件代码中,配置DMA寄存器以及编写中断服务程序;

要求在报告文档里解释清除dma硬件模块的设计思路,需要有相应的波形介绍以及所维护的寄存器列表;并以附件形式附上具体的代码(硬件+软件)



模块设计顶层






```
e203 dma i dma(
    .clk(clk),
    .rst_n(rst_n).
    .dma icb cmd valid (dma icb cmd valid),
    .dma icb cmd ready (dma icb cmd ready),
    .dma icb cmd addr (dma icb cmd addr ),
    .dma icb cmd read (dma icb cmd read ),
    . dma icb cmd wdata (dma icb cmd wdata),
    . dma icb cmd wmask (dma icb cmd wmask),
    . dwa ich rsp valid (dwa ich rsp valid),
    .dma icb rsp ready (dma icb rsp ready),
    .dma icb rsp err (dma icb rsp err),
    .dma icb rsp rdata (dma icb rsp rdata),
    .dwa irq
                       (dna irq),
    .dma_cfg_icb_cmd_valid (dma_cfg_icb_cmd_valid),
    .dma cfg icb cmd ready (dma cfg icb cmd ready),
    .dma cfg icb cmd addr (dma cfg icb cmd addr ),
    .dma cfg icb cmd read (dma cfg icb cmd read ),
    .dma_cfg_icb_cmd_wdata_(dma_cfg_icb_cmd_wdata),
    .dma cfg icb cmd wmask (dma cfg icb cmd wmask),
    .dma_cfg_icb_rsp_valid (dma_cfg_icb_rsp_valid),
    .dma cfg icb rsp ready (dma cfg icb rsp ready),
    .dma cfq icb rsp err (dma cfq icb rsp err ),
    .dma_cfg_icb_rsp_rdata (dma_cfg_icb_rsp_rdata)
);
```



DMA结构







寄存器写时序



■ 读写时序需参考doc/蜂鸟E203开源SoC简介.pdf文件

■ 写时序


• 读时序



写时序1



主设备向从设备通过ICB的Command Channel发送写操作请求
 (icb_cmd_read为低),从设备立即接收该请求(icb_cmd_ready为高)。
 从设备在下一个周期返回读结果且结果正确(icb_rsp_err为低),主设备立即接收该结果(icb_rsp_ready为高)。






写时序2




主设备向从设备通过ICB的Command Channel发送写操作请求
 (icb_cmd_read为低),从设备立即接收该请求(icb_cmd_ready为高)。
 从设备在四个周期后返回结果且结果正确(icb_rsp_err为低),主设备立即接收该结果(icb_rsp_ready为高)。






I2C模块的写时序





ICB写时序



通道	功能	方向	宽度	信号名	介绍				
命令通道	主设备 向从设 备发起 读写请 求	Output	1	icb_cmd_valid	主设备向从设备发送读写请求信号				
			DW	icb_cmd_addr	读写地址				
			1	icb_cmd_read	读或是写操作的指示				
			DW	icb cmd wdata	写操作的数据				
			DW/8	icb cmd wmask	写操作的字节掩码				
		Input	1	icb_cmd_ready	从设备向主设备返回读写接受信号				
	从设备 向主设 备返回 读写结 果	Input	1	icb_rsp_valid	从设备向主设备发送读写反馈请求信号				
反馈 通道			DW	icb_rsp_rdata	读反馈的数据				
			1	icb_rsp_err	读或者写反馈的错误标志				
		Output	1	icb_rsp_ready	主设备向从设备返回读写反馈接受信号				




VALID/READY握手机制




- 作为一种双向流控机制, VALID/READY 机制可以使发送接收双方都有能力控制传输速率。
- 发送方置高 VALID 信号表示发送方已经将数据,地址或者控制信息放到的写总线上,并保持。
- 接收方置高 READY 信号表示接收方已经做好接收的准备。
- 所谓的双向流控机制,指的是发送方通过 VALID 信号置起控制发送速度的同时,接收方也可以通过 READY 信号的置起与否控制接收速度,反
 压发送方的发送速度。
- 当双方的信息同时为高,时钟上升沿到达后,一次数据传输完成,在1
 到 n 次时钟上升沿后,双方传完了要传的信息后,两信号同时拉低。



VALID 信号先到达



等待,发送方在完成传输之前都不会置低 VALID 信号,






READY 信号先到达



READY 可以等待 VALID 信号到来再做响应,但也可以在 VALID 信号到来前就置高,表示接收端已经做好准备了。






同时到达



■ 等到下一个时钟上升沿 T2, 传输完成, 一个时钟周期里就完成。






Ready信号产生示例



```
assign wb_stb = (*i_icb_rsp_valid) & i_icb_cnd_valid;
assign wb_cyc = (*i_icb_rsp_valid) & i_icb_cnd_valid;
assign i_icb_cnd_ready = (*i_icb_rsp_valid) & vb_ack;
```



ICB写时序(2)




通道	功能	方向	宽度	信号名	介绍				
命令通道	主设备 向从设 备发起 读写请 求	Output	1	icb_cmd_valid	主设备向从设备发送读写请求信号				
			DW	icb_cmd_addr	读写地址				
			1	icb_cmd_read	读或是写操作的指示				
			DW	icb cmd wdata	写操作的数据				
			DW/8	icb_cmd_wmask	写操作的字节掩码				
		Input	1	icb_cmd_ready	从设备向主设备返回读写接受信号				
	从设备 向主设 备返回 读写结 果	Input	1	icb_rsp_valid	从设备向主设备发送读写反馈请求信号				
反馈 通道			DW	icb_rsp_rdata	读反馈的数据				
			1	icb_rsp_err	读或者写反馈的错误标志				
		Output	1	icb_rsp_ready	主设备向从设备返回读写反馈接受信号				



完整的handshake



Write transaction:






寄存器读写操作(CNN Register)



x = 0...6, x 为通道序号

地址偏移: 0x0C + 0x14 × x

复位值: 0x0000 0000



ΓW

```
reg [?:0] cnt_reg
always @(posedge clk or negedge rst_n)
if(!rst_n)
...
else if(?)
...
else
```



控制寄存器



• 类似的寄存器怎么描述

x = 0...6, x 为通道序号

地址偏移: 0x08 + 0x14 × x

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	保留														
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留	M2M	PRIO[1:0]		MWIDT	//WIDTH[1:0] PWIDTH[1:0]		H[1:0]	MNAGA	PNAGA	CMEN	DIR	ERRIE	HTFIE	FTFIE	CHEN
	rw	rw		n	W	rv	v	rw	rw	rw	rw	rw	rw	rw	rw




FIFO

■ FIFO(First IN First Out)先进先出电路, 是一种实现数据先进先出的存储器件。

用途:用作数据缓冲器,广泛应用与模块之间,或者处理器之间的数据通信。

• 在异步通信中几乎不可避免地要使用 FIFO。






FIFO应用举例



一个模块中,如果数据产生模块,100个写时钟周期内,可以随机连续写入80个数据,而数据消费模块每10个读时钟可以读出8个数据。当wclk=rclk时,需要多大的fifo实现数据连续传输?





FIFO建模步骤



• 确定端口与功能


• 建立存储器模型

• 设计空满标志电路



存储器






reg [msb:lsb] memory [upper1:lower1]; reg [7:0] memory1 [0:63]; //64个8位的存储器



FIFO空满标志的产生





Fifo 参考代码



```
always @ (posedge clk)
if (w en && !full)
   fifo_mem[wr_ptr[3:0]]<=data_w;
else
   fifo mem[wr ptr[3:0]] <= fifo mem[wr ptr[3:0]];
always @(posedge clk or negedge rst n)
if(!rst_n)
  data r<=16'b0;
else if (r en && !empty)
  data_r<=fifo_mem[rd_ptr[3:0]];</pre>
   data_r<=data_r;
always @(posedge clk or negedge rst n)
if(!rst_n)
  wr ptr<=5'b0;
else if (w en && !full)
   wr_ptr<=wr_ptr+1'b1;
else
  wr_ptr<=wr_ptr;
always @(posedge clk or negedge rst n)
if(!rst_n)
  rd ptr<=5'b0;
else if (r en && !empty)
   rd_ptr<=rd_ptr+1'b1;
else
  rd_ptr<=rd_ptr;
assign full=(rd_ptr[3:0]==wr_ptr[3:0]) && (rd_ptr[4] != wr_ptr[4]);
wire empty=(rd_ptr[4:0] == wr_ptr[4:0]);
```



Fifo其中描述方法



• 设置cnt


• 只读cnt-1

• 只写cnt+1



arbiter







蜂鸟系统中的arbiter



```
o icb rap valid.
module sirv_gmrl_icb_arbt # (
                                                                  imput
                                                                                     o ich rap ready.
                                                                   output
  parameter AV = 32.
                                                                                     o icb rsp err,
                                                                  imput
  parameter DV = 64.
                                                                                     o_icb_rsp_excl_ok.
                                                                  imput
  parameter USR_W = 1.
                                                                                     o ich rap rdata,
                                                                  input [DW-1:0]
  parameter ARBT SCHEME = 0, //0: priority based; 1: rrobin
                                                                  imput [USR W-1:0] o ich rap uar,
  // The number of outstanding transactions supported
  parameter FIFO OUTS NUM = 1,
                                                                  output [ARBT NUM+1-1:0]
                                                                                             i bus icb and ready,
  parameter FIFO CUT READY - 0.
                                                                                             i bus icb end valid.
                                                                  input [ARBT NUM*1-1:0]
  // ARBT NUM=4 ICB ports, so 2 bits for port id
                                                                                             i bus icb and read,
                                                                   input [ARBT NUM+1-1:0]
                                                                                             i bus icb end addr.
                                                                  imput [ARBT_NUM*AV-1:0]
  parameter ARBT NUM - 4.
                                                                  imput [ARBT NUM*DW-1:0]
                                                                                             i bus icb and wdata,
  parameter ALLOW OCYCL RSP = 1,
                                                                  imput [ARBT NUM*DW/8-1:0] i bus icb end wmask,
  parameter ARBT PTR W = 2
                                                                                             i bus icb and burst,
                                                                   imput [ARBT NUM*2-1:0]
                                                                                             i bus icb and beat .
                                                                  input [ARBT_NUM+2-1:0]
  output
                      o icb cmd valid,
                                                                                             i bus icb and lock .
                                                                  imput [ARBT NUM*1-1:0]
                      o_icb_cmd_ready.
  input
                                                                  imput [ARBT NUM+1-1:0]
                                                                                             i bus icb and excl .
  output [1-1:0]
                      o icb cad read,
                                                                  input [ARBT NUM*2-1:0]
                                                                                             i bus icb cmd size .
  output [AW-1:0]
                      o ich end addr.
                                                                  imput [ARBT NUM+USR W-1:0] i bus icb and usr ,
  output [DW-1:0]
                      o icb cad wdata,
                      e ich end waask,
                                                                   output [ARBT NUM+1-1:0]
                                                                                              i bus icb rep valid,
  output [DV/8-1:0]
                                                                                             i bus icb rsp ready.
                                                                  input [ARBT NUM*1-1:0]
  output [2-1:0]
                      o ich cmd burst.
                                                                  output [ARBT NUM*1-1:0]
                                                                                             i bus ich rep err.
  output [2-1:0]
                      o ich cad beat,
                                                                                             i bus ich rep excl ok.
                                                                  output [ARBT_NUM+1-1:0]
                      o ich end lock.
  output
                                                                  output [ARBT NUM*DV-1:0]
                                                                                             i bus icb rep rdata.
  output
                      o ich cad excl,
                                                                   output [ARBT NUM*USR W-1:0] i bus ich rep usr,
                      o_icb_cmd_size.
  output [1:0]
  output [USR W-1:0] o ich cad usr,
                                                                  imput olk,
                                                                  imput rat n
```



burst



• dma有burst、burst size、transfer的概念

Burst操作与单独的一次读写操作相比,burst只需要提供一个其实地址就行了,以后的地址依次加1,而非burst操作每次都要给出地址,以及需要中间的一些应答、等待状态等。

如果是对地址连续的读取,burst效率高得多,但如果地址是 跳跃的,则无法采用burst操作。



Burst 概念




• dma实际上是一次一次的申请总线,把要传的数据总量分成一个一个小的数据块。比如要传64个字节,那么dma内部可能分为2次,一次传64/2=32个字节,这个2次呢,就叫做burst。这个burst是可以设置的。这32个字节又可以分为32位*8或者16位*16来传输。

■ burst size: 就是一次传几个 transfer size.



集成







其他需要关注的代码



ICB1to8bus

```
sirv icbltc8 bus # (
.ICB_FIF0_DP
                    (2), // We add a ping-pong buffer here to cut down the timing path
.ICB FIFO CUT READY (1), // We configure it to cut down the back-pressure ready signal.
                      ('E203_XLEN),
 SPLT_FIF0_OUTS_NUM (1), // The Men only allow 1 oustanding
 SPLT_FIF0_CUT_READY (1), // The Mem always cut ready
// * rom
             : 0x0000 1000 -- 0x0000 1FFF
.00_BASE_ADDR
                   ('ROM_BASE_ADDR),
 00 BASE REGION LSB (12),
// * sram1 : 0x2000_0000 -- 0x2000 FFFF
.01 BASE ADDR
                   ('SRAM1 BASE ADDR),
 01 BASE_REGION_LSB (16),
 // sram2
              : 0x3000 0000 -- 0x3000 FFFF
.02 BASE ADDR
                ('SRAM2 BASE ADDR),
 02 BASE REGION LSB (16),
// not used
.03_BASE_ADDR
                   (32'h0000_0000),
 03 BASE REGION LSB (0),
   // Not used
 04 BASE ADDR
                   (32'h8000 0000),
 04_BASE_REGION_LSB (0).
   // Not used
 05 BASE ADDR
                   (32'h4000_0000),
 05_BASE_REGION_LSB (0),
   // Not used
 06_BASE_ADDR
                   (32'h0000_0000),
 06_BASE_REGION_LSB (0),
   // Not used
 07 BASE ADDR
                   (32'h0000_0000),
 07_BASE_REGION_LSB (0)
)u_sirv_mem_fab(
```

谢谢!

