```
知识体系梳理
   原理图设计
     产品需求分析、成本评估。
     方案选择。
        AC整流
           整流二极管
              耐压一般选2倍于输入电压。
             220V可选600V,1000V,但1000V常用。
           输入处理
                 滤除差模干扰,两线之间,对10M以下有明显作用。
             Y电容
                 滤除共模干扰,为两根线分别对地。对10M以上有明显作用。
              共模电感
           输出处理
              常用于工程计算:按RC时间常数近似等于3~5倍电源半周期估算。
                 负载情况:R=U/I
                 RC=3T或RC=5T
        DC-DC
           芯片选型
              输入,输出电压、电流,效率。
           电感选型
              电感的峰值电流大约为开关电流最大值的30%。
           常见现象
              纹波
                 纹波是由于直流稳定电源的电压波动而造成的一种现象。
                 直流稳定电源一般是由交流电源经整流稳压、滤波等环节而形成。
                 叠加在直流稳定量上的交流分量就称之为纹波。
                 波动频率与开关的频率相同。
                 纹波电压是纹波的波峰与波谷之间的峰峰值。
                 其大小与开关电源的输入电容和输出电容的容量及品质有关。
                 纹波分类
                    低频纹波
                    与开关工作频率相同频率的高频纹波
                    寄生参数引起的共模纹波噪声
                    高频整流二极管和功率开关节电容引起的超高频谐振噪声
                   闭环调节控制引起的噪声
                 纹波抑制方法 (对各种纹波都有效)
                    输出用π型滤波电路。
                   增大电容(铝电解电容+低ESR陶瓷电容)。
                   增大电感。
                    合理布线。
                 测试标准及测试方法
                    测量纹波时使用交流耦合,1Mohm阻抗,20M带宽,测量端为电源芯片的输出端,要求不能超过电压幅值的2%。
                    测量噪声时使用交流耦合,50ohm/1Mohm阻抗,全带宽,测量端为功能芯片的电源输入端,要求不能超过电压幅值的3%(模拟)/5%(数字)。
                    芯片电源输入端电压范围不超过芯片要求的4%(一般为5%, 留1%裕量),对要低压特别关注。
                    电源芯片的输出端只做纹波要求,且纹波要求不超过2%。1.2V及1.2V以下不超过25mv,12V以上不超过200mv。
                    芯片电压的测试点为尽量靠近芯片的电容管脚处,开关电源的为开关芯片输出的最后滤波电容处。
                   对于小信号测量使用1:1放大倍数测量,较小误差。
              过冲
                 过冲就是第一个峰值或谷值超过设定电压--对于上升沿是指最高电压而对于下降沿是指最低电压。
                过分的过冲能够引起保护二极管工作,导致过早地失效。
              下冲
                 下冲是指下一个谷值或峰值。
                 过分的下冲能够引起假的时钟或数据错误(误作)。
                 过冲非常相关的是振铃,它紧随过冲发生。
                 信号会跌落到低于稳态值,然后可能会反弹到高于稳态。
                 这个过程可能持续一段时间,直到稳定接近于稳态。
                 振铃持续的时间也叫做安定时间。
                 振荡(ringing)和环绕振荡(rounding)的现象是反复出现过冲和下冲。
                 信号的振荡和环绕振荡由线上过度的电感和电容引起。
                 振荡属于欠阻尼状态而环绕振荡属于过阻尼状态。
                 信号振铃产生的原因:信号的反射。
                 振铃的危害:辐射超标。
                 振铃的解决方案:串行端接;减小传输线距离。
              回沟
                 上电过程电源不是线性增加,而会出现电压降低的现象,称为上电回沟。
                 高速电路上信号线的回钩: 反射, 串扰, 负载瞬变。
                 电源电路上的回钩:和上电时序有一定关系。
                 回沟原因
                   上电时序:线性上电时,后端的电突然起来导致有回沟。
                   芯片自身的电压倒灌。
                   电源负载突然增加或者变动。
                 回沟解决办法
                   保证上电顺序,可以在DC/DC的EN管脚加上RC延时电路。
                   电源芯片的输出端加电容,用于储能蓄电。
              解决电源问题的思想
                 解决问题的时候要看下毛刺的频率。
                 先看输入,再看输出。
                 上电时序也很关键。
                 负载绝对是影响电源质量的关键因素之一。
                 解决电源问题的三大法宝: 电容、电感、延时。一般都是加大。
        LDO
     扩展设计、模块设计。
        晶振
        通讯总线
           UART
              电气线路
                常用为9针接口:主要有RXD,TXD,GND
              通讯协议
                起始位: 0
                 资料位:可以是5,6,7,8位,低位在前。
                 奇偶校验位
                停止位:可以使1,1.5位,2位的高电平。
                 空闲位:1
                波特率: 为传输字符数,常用: 9600,115200。
                比特率,为bit数。
              区别
                UART
                  嵌入式常用:为TTL电平。
                   电脑串口:为负逻辑电平。
              测试
                回环测试
             Layout设计
           I2C
              电气线路
                SCL,SDK,GND
                上拉电阻
                   电源电压限制了上拉电阻的最小值,灌电流太大,一般不小于1K欧姆。
                   负载电容(总线电容)限制了上拉电阻的最大值,一般不高于10K欧姆。
                   和模式有关,不同模式的负载电容变化,标准模式负载电容最大。
                扩展能力
                   负载能力为400pF,可根据线路等效电容估算。
              通讯协议
                 起始:在SCL高电平期间,SDA由高到低.
                地址:7位地址,1为读,0为写。
                数据:高位在前。
                ACK,NACK
                停止:在SCL高电平期间,SDA由低到高.
              模式
                标准模式: 100Kbit/s, 负载电容<=400pF
                快速模式: 400Kbit/s, 负载电容<=200pF
                高速模式: 3.4Mbit/s
              Layout设计
           SPI
              电气线路
                 高速(几Mbps),全双工,同步通信。
                 CS, MOSI, MISO, SCLK, GND.
              通讯协议
                主器件时钟控制
                 数据按位传输, 高位在前。
              模式
              Layout设计
           USB
              电气线路
                 USB版本
                   USB版本
                                           速率称号
                             理论最大传输速率
                                                     最大输出电流 推出时间
                   USB1.0
                             1.5Mbps(192KB/s)
                                           低速(Low-Speed)
                                                         5V/500mA
                                                                  1996年1月
                   USB1.1
                             12Mbps(1.5MB/s)
                                                         5V/500mA
                                                                   1998年9月
                                           全速(Full-Speed)
                    USB2.0
                             480Mbps(60MB/s)
                                                         5V/500mA
                                                                   2000年4月
                                           高速(High-Speed)
                                           超高速(Super-Speed) 5V/900mA
                    USB3.0
                                                                  2008年11月 / 2013年12月
                             5Gbps(500MB/s)
                   USB 3.1 Gen 2 10Gbps(1280MB/s) [1] 超高速+(Super-speed+) 20V/5A 2013年12月
                 VBUS, D-, D+, (ID), GND.
                 USB OTG
                   USB On-The-Go
                    从而使mini-A插头、mini-B插头和mini-AB插座增添了第五个引脚(ID),以用于识别不同的电缆端点。
                   mini-A插头中的ID引脚接地,mini-B插头中的ID引脚浮空。
                    当OTG设备检测到接地的ID引脚时,表示默认的是A设备(主机),而检测到ID引脚浮空的设备则认为是B设备(外设)。
              通讯协议
                 数据传输模式
                   控制传输类型
                   等时传输类型(或称同步类型)
                   中断传输类型
                    数据块(Bulk)传输类型
              测试
              Layout设计
                 TVS器件必须靠近插座位置,在PCB设计时大面积接地。
                 布局保证信号流经TVS后再到共模电源。
                 差分线特性90欧姆+/-10%阻抗,等长误差为5mil
                 两组查分线之间保持4w,并与其他信号或灌铜保持4w。
                 为抑制电磁辐射, USB信号建议PCB内层走线,如在PCB表层走线,请注意用地线做整组包地处理。
          1-Wire
              电气线路
                 Signal, GND。(需要电容器储能,用于在数据真正交换器件储存电容给自身供电)
                Vcc, Signal, GND。
                 设备并联连接,常用4.7K电阻上拉,保持总线未被驱动时为1.
              通讯协议
                 是半双工,单主机,多从机,异步串行数据总线。
                 主设备使用枚举协议(特定的广播消息)来发现所有已连接的设备。
              测试
             Layout设计
          网口 ETH
              电气线路
                TD+,TD-,TCT,NC,NC,RCT/MCT,RD+/MX+,RD-/MX-,9~12LED,13~14外壳地或固定脚。
              通讯协议
                 OSI七层模型
                    应用层(Application) HTTP、TFTP, FTP, NFS, WAIS、SMTP
                    表示层(Presentation) Telnet, Rlogin, SNMP, Gopher
                   会话层(Session) SMTP, DNS
                   传输层(Transport) TCP, UDP
                   网络层 (Network) IP, ICMP, ARP, RARP, AKP, UUCP
                    数据链路层(Data Link) FDDI, Ethernet, Arpanet, PDN, SLIP, PPP
                   物理层(Physical) IEEE 802.1A, IEEE 802.2到IEEE 802.11
                 TCP/IP四层模型
                   应用层
                       应用层(Application) HTTP、TFTP, FTP, NFS, WAIS、SMTP
                       表示层(Presentation) Telnet, Rlogin, SNMP, Gopher
                       会话层 (Session) SMTP, DNS
                   传输层
                       传输层 (Transport) TCP, UDP
                    网络层
                      网络层(Network) IP, ICMP, ARP, RARP, AKP, UUCP
                    数据链路层
                       数据链路层(Data Link) FDDI, Ethernet, Arpanet, PDN, SLIP, PPP
                       物理层(Physical) IEEE 802.1A, IEEE 802.2到IEEE 802.11
              测试
              Layout设计
                 以太网芯片靠近RJ-45放置,一般距离不超过5inch。
                 交流器件放置在中间位置。
                 TX+,TX-,RX+,TX-尽量走表层,组内差分5mil,组件不做等长,但间距要在4w以上。
                 外壳地与GND之间的桥接电容要靠近外壳地管脚放置,并且走线要加粗处理。
                 RJ-45接口区域内做挖空处理,外壳地与GND之间要做到2mm距离,或最少1mm以下。
        DDR
           内存分代
              SDRAM(Synchronous Dynamic Random Access Memory):为同步动态随机存取内存。
              SDRAM亦可称为SDR SDRAM(Single Data Rate SDRAM),Single Data Rate为单倍数据传输率。
              DDR SDRAM (Double Data Rate SDRAM): 为双信道同步动态随机存取内存。
              DDR2 SDRAM (Double Data Rate Two SDRAM): 为双信道两次同步动态随机存取内存。
              DDR3 SDRAM(Double Data Rate Three SDRAM): 为双信道三次同步动态随机存取内存。
              DDR4 SDRAM (Double Data Rate Fourth SDRAM)
           内存区别
              核心频率分别为133MHz到200MHz的情况下。
              DDR2 1.8V 4bits 533~800 MT/s
                 有60/68/84球FBGA封装三种规格。
              DDR3 1.5V 8bits 800~1600 MT/s
                 8bit芯片采用78球FBGA封装。
                 16bit芯片采用96球FBGA封装。
                 新增功能
                   ASR (Automatic Self-Refresh)
                   SRT (Self-Refresh Temperature)
              DDR3L 1.35V (向后兼容1.5V) 8bits 800~1600 MT/s
              DDR3 1.2V 16bits 2133~3200 MT/s
           DDR3L分析-MT41K256M16TW-107:P
              内存大小: 32 Meg x 16 x 8 banks
              工作电压: 13.5V(向后兼容1.5V)
              96-ball 8mm x 14mm FBGA
              关键时序参数
                 MT/s意思是megatransfers/s,也就是说MT/s中文解释为百万次/秒。
                 由于HT总线(端到端总线技术)是双向传输,所以换算成我们平时所熟悉的MHz需要除以2。
                 速度等级: -107 速率: 1866MT/s 13-13-13 tRCD: 13.91ns tRP: 13.91ns CL: 13.91ns
                tCK = 1.07ns, CL = 13
              引脚分析
                 A[14:13], A12/BC#,A11, A10/AP, A[9:0] input 地址输入,行、列地址输入。
                 BA[2:0] input Bank地址输入。
                 CK, CK# input 时钟,差分时钟输入。
                 CKE input 时钟使能。
                 CS# input 片选。
                 LDM input 输入数据屏蔽,LDM是低八位数据。
                 UDM input 输入数据屏蔽,UDM是高八位数据。
                 ODT input 片上终端电阻使能。
                 RAS#, CAS#, WE# input 控制命令输入。
                 RESET# input 复位。
                 DQ[7:0] I/O 数据输入输出,低8位。
                 DQ[15:8] I/O 数据输入输出,高8位。
                 LDQS, LDQS# I/O 低8位数据选通。
                 UDQS, UDQS# I/O 高8位数据选通。
                 VDD 电源输入。
                 VDDQ DQ电源输入(芯片内部隔离电源)。
                 VREFCA 用于控制,命令,地址的参考电源。
                 VREFDQ 用于数据的参考电源。
                 VSS 地
                 VSSQ DQ地(隔离底)。
                 ZQ 输出驱动校正的外部参考引脚,外接240欧姆电阻到地。
                 NC 无连接,预留。
           DDR测试
              DDR3 Software leveling
                 其目的在于根据当前板卡的实际布线情况,通过leveling算法优化当前的DDR3的参数配置。
           Layout设计
              时钟线最长,时钟线差分特性100欧姆,+/-10%,小于5mil。
              地址,控制,命令参考时钟做等长,小于200mil。
              DQS组内差分特性100欧姆,+/-10%,小于5mil。
              其他非差分线为50欧姆,+/-10%。
              DATA0-DATA7, DQM0, DQS0P/ DQS0M为一组,组内等长小于200mil。3W线宽要求。
              DATA8-DATA15, DQM1, DQS1P/ DQS1M为一组,组内等长小于200mil。3W线宽要求。
              所有线和孔间距大于0.125mm或0.15mm。
        存储设备
        视频
          视频输入
          视频输出
        音频
        HDMI
           电气线路
              4对TMDS差分信号: 1对时钟+3对数据。
                TMDS通道0传输B信号,同时H信号和V信号也嵌入该通道
                TMDS通道1传输G信号
                TMDS通道2传输R信号,R和G通道的多余位置用来传输音频信号
              CEC: 消费电子控制通道,通过这条通道可以控制设备。
              DDC: 就是I<sup>2</sup>C信号,主要是获取显示器的基本信息(比如EDID信息)。
              HPD: 热插拔信号,该信号比较重要,当HPD引脚大于2V,TMDS才会输出。因此,如果屏幕没有显示,首先要测量该信号!!!
              HDMI接口连接器
                Type A
                Type B
                Type C
              每种类型的接口分别由用于设备端的插座和线材端的插头组成,使用5V低电压驱动,阻抗都是100欧姆。
           通讯协议
              HDMI 1.0 支持从DVD到蓝光格式的视频流,而且具备CEC (consumer electronics control) 功能,也就是在应用中,可以在所有连接设备间形成一种共通的联络,对设备组具备更方便的控制。
              HDMI 1.1 新增对DVD音频的支持
              HDMI 1.2 带宽4.95Gbps 1080P
             HDMI 1.3 带宽10.2Gbps 1080P
             HDMI 1.4 带宽10.2Gbps 3840×2160@30FPS
             HDMI 2.0 带宽18Gbps 3840×2160@50FPS或60FPS
             HDMI 2.1 带宽48Gbps 7680×4320@60Hz
           测试
              输出兼容性测试
              端口插拔可靠性测试
              输出的可靠性测试
              检测标准
              输出端口功能测试
          Layout设计
              组内差分100欧姆,+/-15%,小于等于5mil,组间等长。
              HDMI TX信号的参考时钟为HDMI TXC, 所以包括时钟在内的四组差分对都需要做等长处理。
              ESD器件靠近HDMI连接座放置。
             HDMI信号需要保证走线参考面是一个连续完整的参考面,不被分割。
              在PCB表层走线请注意用地线做整组包地处理。
              差分对之间不需要伴随地走线。
              可以直接顺序扇出到HDMI连接座,走线中应该尽可能的减少换层过孔,过孔会造成线路阻抗的不连续。
              每对换层的差分对旁边就近安排一个GND过孔。
     <mark>防护</mark>投计,EMC,EMI。
     <mark>生成</mark>BOM清单
  Layout设计
  硬件调试
  嵌入式开发
  Linux驱动开发
  Linux应用开发
  C语言
  算法
```