Lab5: Pipelined CPU

实验目标

- RV32I Pipelined CPU
- 对于Hazard, 只需要Stall
- 支持以下指令
 - lui, auipc, jal, jalr, lw, sw
 - beq, bne, blt, bge, bltu, bgeu
 - o addi, slti, sltiu, xori, ori, andi, slli, srli, srai
 - o add, sub, sll, slt, sltu, xor, srl, sra, or, and

PART 1: 基本的Pipelined CPU

先实现基本的指令

- W, SW
- beq, bne, blt, bge, bltu, bgeu
- addi, slti, sltiu, xori, ori, andi, slli, srli, srai
- add, sub, sll, slt, sltu, xor, srl, sra, or, and

可复用的部件

- ALU
- Comperator
- IMem
- DMem

Stall逻辑


在这个实验中,不需要考虑Forwarding和Branch Prediction,只需要用Stall来处理所有Hazard和 Branch即可

券 Stall逻辑放在哪一个流水级取决于你的设计。 (一个经典的做法是放在ID级)

DataPath

可以参考课本第294页的DataPath或者课件中的DataPath设计。

但要注意课件上的DataPath是64-bit的,我们需要 微调一下数据宽度。



PART 2: 扩展更多指令

- lui
- auipc
- jal
- jalr

扩展指令的思路

与单周期CPU中扩展指令的方式一样,我们需要分析目前的数据通路是否能满足这条指令的运行。

如果不行,就要考虑增减部件、控制信号。

上板

这一次我们也有对应的VGA部件,请见 Material.zip 中的EDIF核。

```
RV32I Pipelined CPU
 inst: 00000013
   pc: 00000008
           inst: 00000013
                      valid: 1
x0: 00000000
          ra: 00000000
                     sp: 00000000
                               gp: 00000000
                                         tp: 00000000
          t1: 00000000
                     t2: 00000000
                              s0: 00000000
                                         s1: 00000000
to: 00000000
a0: 000000000
          a1: 00000000
                     a2: 00000000
                              a3: 00000000
                                         a4: 00000000
          a6: 00000000
                     a7: 00000000
                              sZ: 00000000
a5: 00000000
                                         s3: 000000000
                              s7: 000000000
                                         s8: 000000000
s4: 00000000 s5: 00000000
                    s6: 000000000
s9: 00000000 s10: 00000000 s11: 00000000
                              t3: 00000000
                                         t4: 00000000
t5: 00000000
          t6: 00000000
valid: 1
          inst: 00000013
pc: 00000004
                    rs2: 00
rd: 00
     rs1: 00
        imm: 00000000
is imm: 1
                                     is jalr: 0
                            is_jal: 0
                  is_branch: 0
mem wen: 0
        mem ren: 0
                  alu_ctrl: 0 cmp_ctrl: 0
          is lui: 0
is auipc: 0
valid: 1
          inst: 00000013
pc: 00000000
               mem_w_data: 00000000
                               alu res: 00000000
      reg_wen: 0
         mem_ren: 0 is_jal: 0 is_jalr: 0
valid: 1
          inst: 00000013
pc: 00000000
              reg_w_data: 00000000
      reg wen: 0
rd: 00
```

验收

截止日期: 2021-06-28 23:59:59

报告

截止日期: 2021-06-23 23:59:59

Lab5_319010xxxx.pdf // 单个pdf文件

