

Lab5: **Pipelined CPU**

实验目标

- RV32I Pipelined CPU
- 对于Hazard，只需要Stall
- 支持以下指令
 - lui, auipc, jal, jalr, lw, sw
 - beq, bne, blt, bge, bltu, bgeu
 - addi, slti, sltiu, xori, ori, andi, slli, srli, srai
 - add, sub, sll, slt, sltu, xor, srl, sra, or, and

PART 1: 基本的Pipelined CPU

先实现基本的指令

- lw, sw
- beq, bne, blt, bge, bltu, bgeu
- addi, slti, sltiu, xori, ori, andi, slli, srli, srai
- add, sub, sll, slt, sltu, xor, srl, sra, or, and

可复用的部件

- ALU
- Comperator
- IMem
- DMem

Stall逻辑


在这个实验中，不需要考虑Forwarding和Branch Prediction，只需要用Stall来处理所有Hazard和Branch即可

★ Stall逻辑放在哪一个流水级取决于你的设计。
(一个经典的做法是放在ID级)

DataPath

可以参考课本第294页的DataPath或者课件中的DataPath设计。

但要注意课件上的DataPath是64-bit的，我们需要微调一下数据宽度。



PART 2: 扩展更多指令

- lui
- auipc
- jal
- jalr


扩展指令的思路

与单周期CPU中扩展指令的方式一样，我们需要分析目前的数据通路是否能满足这条指令的运行。

如果不行，就要考虑增减部件、控制信号。

上板

这一次我们也有对应的VGA部件，请见
`Material.zip` 中的EDIF核。



验收

截止日期: 2021-06-28 23:59:59

Lab5_319010xxxx.zip

```
|— Lab5.bit      // 生成的bitstream二进制文件
|— Source       // 源代码
|   |— ...
|— Project      // 工程目录
|   |— ...
|— README       // 需要补充的说明（如果没有需要特殊说明的则不需要此文件）
```

报告

截止日期: 2021-06-23 23:59:59

Lab5_319010xxxx.pdf // 单个pdf文件

Q & A