



## Schaltungstechnik SS2017

## **Projektarbeit**

Simuationsbasierter Entwurf eines A/D – Wandlers nach dem Prinzip des Integrationsverfahrens

Sergej Zuyev

7. September 2017

Prof. Dr. Karsten Leitis

In diesem Dokument werden Modelle realer Operationsverstärker wie LT1800 und RC4558 untersucht und im Kontext der integrierenden Analog/Digital-Wandlung mit idealisierten Verstärkern verglichen.

### 1 Einführung

Im Rahmen der Veranstaltung "Elektronik 2 / Schaltungstechnik" bei Prof. Dr. Leitis wird zur Anerkennung als Prüfungsleistung das Thema "Integrierende Analog-Digital Wandler" behandelt.

Hierbei wird das Verhalten der idealen Operationsverstärker (im Nachfolgendem OPAMP genannt) und realitätsnaher Modelle untersucht, insbesondere im Kontext der integrierierenden Analog/Digital Wandler.

#### 2 Materialien und Methoden

#### Simulationssoftware

Sämtliche Schaltungen wurden in SIMetrix $^{\rm TM}$ 8.00p entwickelt, simuliert, und für die finale Abgabe nach SIMetrix $^{\rm TM}$ 5.60a portiert. Die Simulation wird ebenfalls in SIMetrix $^{\rm TM}$ durchgeführt.

#### Beurteilung

Eines der Hauptkriterien zur Beurteilung der Qualität eines A/D Wandlers ist das Quantisierungsrauschen: die Differenz zwischen dem Ein- und Ausgangssignal nach einer Rückwandlung in ein analoges Signal. Dieses Kriterium wird näher betrachtet.

## 3 Ergebnisse

#### 3.1 Entwurf eines idealen Integrierers

Zunächst ist der Integrierer zu parametrisieren. Die Ausgangsspannung berechnet sich wie folgt:

$$V_c = \frac{1}{C} \int_0^{t_c} \frac{V_{in}}{R} dt \tag{1}$$

Eigenschaft	Ideal	SIMetrix 8.00p	<sup>ΓM</sup> Version 5.60a
CMRR	$\infty$	1G	1G
PSRR	$\infty$	1G	1G
Headroom	0	0V	0V
Open-loop gain	$\infty$	1G	1G
GBWP	$\infty$	3Meg	1G
Slewrate	$\infty$	1G	1G
In. resistance	$\infty$	$1G\Omega$	$1G\Omega$
Out. resistance	0	$\Omega$	$100\Omega$
In. bias current	0	0A	0A
In. offset voltage	0	0A	0V

Tabelle 1: Ideale OPAMP Parameter

Es ist eine Anstiegsrate von 1 V/ms gefordert, somit sind die Zeit mit  $t_c = 1 \text{ ms}$  und die Spannung mit  $V_{in} = 1 \text{ V}$  vorgegeben. Die Kapazität des Kondensators wird auf 100 nF festgelegt, somit ist nur noch R zu berechnen.

Da  $V_{in} = 1 \text{ V} = const$  vereinfacht sich die obere Gleichung zu:

$$V_c = \frac{V_{in}}{C \cdot R} t_c \tag{2}$$

Nach der Auflösung nach R werden die festgelegten Werte eingesetzt und der nötige Widerstand ermittelt:

$$R = \frac{1 \,\mathrm{V}}{100 \,\mathrm{nF} \cdot 1 \,\mathrm{V}} \cdot 1 \,\mathrm{ms} = 10 \,\mathrm{k}\Omega \tag{3}$$

Eine weitere Anforderung ist eine möglichst vollständige Idealisierung der in SIMetrix $^{\rm TM}$ eingesetzten parametrisierbaren Operationsverstärker. In Tabelle 1 ist eine Zusammenstellung der wichtigsten Parameter aufgelistet.

In SIMetrix $^{\rm TM}$ 5.60a führt der Ausgangswiderstand  $R_{out}=0$  während der transienten Analyse zu Konvergenzproblemen und ist somit unbrauchbar.

# 3.2 Entwurf von idealen integrierenden A/D-Wandlern

#### Single-Slope A/D Wandler


Der Integrator aus Abschnitt 3.1 wurde um eine Komparatorstufe und Steuerlogik erweitert, letztere ist aus einem 9 bit breiten Zähler und einem 8 bit breiten Register zusammengesetzt. Der Zähler ist auf einen Wertebereich von [0, 256] konfiguriert, und das 9-te Bit wird als Reset-Signal

verwendet, welches die Entladung des Integrationskondensators initiiert. Der Komparator detektiert die Überschneidung zwischen  $V_{in}$  und  $V_{ref}$ , und die unteren 8 bit des Zählers werden bis zum nächsten Auslösen ins Register übernommen.

Der Eingangssignalbereich wird auf 4V Amplitude bei einem 5V Offset festgelegt, und bei einer Auflösung von 8 bit berechnet sich die Taktperiode wie folgt:

$$T = \frac{|V_{max} - V_{min}|}{2^n \cdot 1 \text{ V/ms}} = \frac{4 \text{ V}}{2^8 \cdot 1 \text{ V/ms}} = 15.625 \text{ V/µs}$$
 (4)


Mit der in Gleichung (4) berechneten Periodendauer ergibt sich die folgende skalierte Ansicht:



**Abbildung 1:** Single-slope ADC,  $T \Rightarrow 15.625 \mu s$ ,  $V_{in} \Rightarrow [5, 9]$ 

Man kann deutlich erkennen, dass unter diesen Bedingungen der Integrationsprozess nicht abgeschlossen ist, da die 9 V Soll nicht erreicht sind, und dass sich aufgrund der Slew-Rate des Komparators das Signal zur Aufnahme des Zählerstandes sich um einen Takt verzögert. Dies führt zur Übernahme des inkrementierten Zählerstandes, das Ausgangssignal weist einen Offset nach oben auf und das Quantisierungsrauschen steigt.

Wenn man die Periodendauer auf 16 µs aufrundet, erhält man, wie auf Abb. 2 zu sehen ist, ein wesentlich besseres Ausgangssignal, und das Quantisierungsrauschen beträgt nahezu 0 für jedes neue Sample.



**Abbildung 2:** Single-slope ADC,  $T\Rightarrow 16\,\mu\text{s},\,V_{in}\Rightarrow [5,9]$ 

#### Dual-Slope A/D Wandler


Aufbauend auf dem single-slope Wandler aus dem vorhergehendem Kapitel wird die Steuerlogik angepasst: der Zähler wird auf 10 bit mit einem Wertebereich von [0, 512] erweitert. Bit 9 signalisiert nun die Deintegrationsphase, Bit 10 wird als Reset-Signal verwendet.

Zusäzlich wurden ein Eingangsmultiplexer, um zwischen  $V_{ref}$  und  $V_{in}$  umzuschalten, und ein Unity-Gain-Buffer verbaut. Wird an diesen nun  $V_{ref}$  geschaltet, so wird das SIgnal 1:1 am Integrierer anliegen. Dem  $V_{in}$  Eingang ist allerdings ein  $3\,\mathrm{k}\Omega$  Widerstand nachgeschaltet, dadurch agiert der Spannungsfolger als Dämpfer mit einem Verstärkungsfaktor  $A=\frac{1\,\mathrm{k}\Omega}{3\,\mathrm{k}\Omega+1\,\mathrm{k}\Omega}=\frac{1}{4}$  und passt den Bereich von  $V_{in}$  auf  $V_{ref}$  an. Somit ist eine konstante De- und Integrationsrate von  $1\,\mathrm{V}/\mathrm{\mu s}$  gewährleistet.

Da von nun an eine Auswertung des Integrators nur noch jeden zweiten Takt erfolgt, führt das zu Halbierung der Abtastrate und somit dem Nyquist-Theorem entsprechend zur Halbierung der möglichen Eingangsfrequenz - das kann man auf Abb. 3 gut erkennen, trotz gleicher Taktung werden ungefähr halb so viele Samples aufgenommen. Darüber hinaus macht sich ein zum Eingangssignal proportionaler Quantisierungsfehler bemerkbar, dieser ist mit dem Quantisierungsrauschen überlagert.

#### 3.3 Analyse des RC4558 Modells

Während der Integration des LT1800 OPAMP-Modells in die single-slope und dual-slope Wandler ist ein unerwartetes Problem aufgetreten: die Anzahl der Analogknoten



**Abbildung 3:** Dual-slope ADC,  $T \Rightarrow 16 \,\mu\text{s}, V_{in} \Rightarrow [5, 9]$ 

ist in der frei erhältlichen SIMetrix TM Version limitiert. Nachweislich überschreitet der Einsatz zweier und mehr Operationsverstärker des Typs LT1800 die Simulationsbeschränkungen, wie der Datei "zuyev\_1.4\_LT1800 - dual slope adc.sxsch" zu entnehmen ist. Darum wird im Nachfolgendem der OPAMP RC4558 von Texas Instruments untersucht. Die Analyse des LT1800-Modells ist im Abschnitt 5.1 zu finden.

Der RC4558 ist ein universeller Verstärker ohne Rail-To-Rail-Verhalten und wird für den Einsatz als Spannungsfolger empfohlen. Die Versorgungsspannung darf maximal  $\pm 18$  V betragen, empfohlen werden  $\pm 5 - \pm 15$  V. Somit ist dieser nicht für den unipolaren Betrieb geeignet.

Bei der Simulation ergibt sich eine gute Übereinstimmung des Modells mit den Kenndaten [2]. Besondere Aufmerksamkeit im Vergleich zum LT1800 verdienen die vergleichsweise niedrigen Slew-Rate und Gain-Bandbreite: Nach 3MHz ist der Unity-Gain-Pol erreicht, und aufgrund der niedrigen Slew-Rate kann bei hohen Frequenzen nicht die volle Ausgangsspannung erreicht werden. Diese Daten entsprechen der grundsätzlichen Empfehlung zur Verwendung als Spannungsfolger.

Die Gegenüberstellung der Simulationsergebnisse und der typischen Werte aus dem Datenblatt [2] lässt sich aus Tabelle 2 entnehmen.

T:	Wert		
Eigenschaft	Simuliert	Datenblatt [2]	
$V_{os}$	$\approx 9.4\mu\mathrm{V}$	$0.5–6\mathrm{mV}$	
$I_{ m bias}$	$\approx -139.56$	$150 – 800  \mathrm{nA}$	
$V_{ m swing}$	$\approx \pm 9.8$	$\pm 10\mathrm{V}$	
$A_{VOL}$	$\approx 70\mathrm{dB}$	N/A	
CMRR	$\approx 78.4$	$70-90\mathrm{dB}$	
PSRR	$\approx 99.8\mathrm{dB}$	N/A	
$\operatorname{SR}$	$\approx 1.809$	$1.1 - 1.7  V/\mu s$	
GBWP	$\approx 3.09$	$3\mathrm{MHz}$	

**Tabelle 2:** RC4558 Parameter,  $V \Rightarrow \pm 15 \text{ V}, T_A \Rightarrow 25 \text{ °C}$ 

# 3.4 Entwurf der integrierenden A/D-Wandler mit Modellen realer Komponenten


Wie im Abschnitt 3.3 bereits erwähnt, ist der RC4558 nicht für den unipolaren Betrieb geeignet. Deshalb kann die Anforderung, alle Schaltungen unipolar zu betreiben, in diesem Fall nicht erfüllt werden.

Die Versorgungsspannung wurde vorsichtshalber auf  $\pm 15$  V erhöht, da dieser OpAmp kein Rail-To-Rail Verstärker ist und bis zu  $\pm 2$  V Headroom aufweist.


Die Abtastrate konnte für beide Wandler-Variationen verfünffacht werden, weitere Erhöhung über den Faktor 5 hinaus führte zunächst zu einer leichten Steigerung des Quantisierungsrauschens und im Anschluss zum Versagen - aufgrund der niedrigen Slew-Rate und zu hohen Frequenz werden wie in Abschnitt 3.2 beschrieben falsche Werte ermittelt.

Auffällig ist der Verlauf des Quantisierungsrauschens im Vergleich zu den niedriger getakteten Pendants aus Abschnitt 3.2: Im Falle des single-slope Wandlers, verändert sich der Verlauf sehr stark, wie in Abb. 4 zu sehen ist, und weist einen zum Eingangssignal proportionalen Quantisierungsfehler auf, ähnlich wie der idealisierte dual-slope Wandler.

Der dual-slope Wandler hingegen weist, abgesehen vom Offset und der höheren Frequenz, ein zur idealisierten Variante nahezu unverändertes Quantisierungsrauschen auf. Dieses ist in Abb. 5 dargestellt.



**Abbildung 4:** Single-slope RC4558 ADC,  $T \Rightarrow 1.6\mu s$ ,  $V_{in} \Rightarrow [5, 9]$ 



**Abbildung 5:** Dual-slope RC4558 ADC,  $T \Rightarrow 3.2\mu s$ ,  $V_{in} \Rightarrow [5, 9]$ 

#### 4 Fazit

Im Aufbau mit idealisierten Komponenten verhält sich der single-slope Wandler wesentlich besser als der dualslope Wandler: Das Quantisierungsrauschen ist niedriger, und die Abtastrate ist doppelt so hoch. Simuliert man allerdings mit Modellen realer Komponenten, so kehrt sich die Situation um. Daraus werden die Vorteile eines dualslope-ADC ersichtlich, nämlich die Toleranzkompensation durch einen Deintegrationsschritt.

Der Aufbau behandelt keine Überschreitung der Eingangsspannung. Dies hat ein undefiniertes Verhalten zur Folge. Denkbar wäre es, beim Überlauf des Zählers den Maximalwert ins Register zu übernehmen, falls der Komparator keine Überschneidung signalisiert hat.

Den Komparatorausgang direkt als Clock-Eingang für das Register zu verwenden kann gefährlich sein, da die zu vergleichenden Spannungen durchaus prellen können. Besser wäre es, den Komparator zum Schmitt-Trigger mit einer zur Abtastfrequenz passenden Hysterese umzuwandeln.

## 5 Anhang

#### 5.1 Analyse des LT1800 Modells

Der LT1800 ist ein Präzisionsverstärker, hat einen Rail-To-Rail Ein- und Ausgang, und ist insbesondere für Signalverarbeitung gedacht, dazu gehören auch A/D Wandler. Die zulässige Versorgungsspannung liegt zwischen  $2.3\,\mathrm{V}$  und  $12.6\,\mathrm{V}$ , jedoch werden nur 3 Bereiche empfohlen:  $0-3\,\mathrm{V}$ ,  $0-5\,\mathrm{V}$  und  $\pm 5\,\mathrm{V}$ . Die Simulation ergab vielversprechende Ergebnisse, diese entsprechen weitestgehend dem Datenblatt [1], wie in Tabelle 3 dargestellt.

#### 5.2 Messverfahren RC4558

Zur besseren Nachvollziehbarkeit der Ergebnisse folgt in diesem Kapitel eine Beschreibung der notwendigen Simulationsschritte.

	D. 11	Wert	
Eigenschaft 1	Bedingung	Simuliert	Datenblatt [1]
$\overline{V_{os}}$		$\approx 241.85  \mu V$	$150\mu\text{V}0.7\text{mV}$
$I_{bias}$	$V_{cm} = 1 \mathrm{V}$	$\approx -2.39$	$25350\mathrm{nA}$
$I_{bias}$	$V_{cm} = V_s$	$\approx 547.4$	$400 – 1500  \mathrm{nA}$
$V_{swinglow}$	I = 0mA	$\approx 13$	$1250\mathrm{mV}$
$V_{swinghigh}$	I = 0mA	$\approx 22$	$1660\mathrm{mV}$
$V_{swinglow}$	I = 5mA	$\approx 12.9$	$80160\mathrm{mV}$
$V_{swinghigh}$	I = 5mA	$\approx 80.1$	$120250\mathrm{mV}$
$V_{swinglow}$	I = 20mA	$\approx 12.9$	$225450\mathrm{mV}$
$V_{swinghigh}$	I = 20mA	$\approx 249$	$450850\mathrm{mV}$
$A_{VOL}$		$\approx 98.5$	$3585\mathrm{dB}$
CMRR		$\approx 85.8$	$85105\mathrm{dB}$
PSRR		$\approx 86.2$	$80–97\mathrm{dB}$
$\operatorname{SR}$		$\approx 24.3$	$13-25{ m V/\mu s}$
GBWP		$\approx 90.1$	40–80 MHz

Tabelle 3: LT1800 Parameter,  $V \Rightarrow 5 - 0V, T_A \Rightarrow 25$  °C

#### Slew rate

Datei: RC4558 - slew rate

- 1. Die Kurve "VOut" auswählen
- 2. Measure  $\rightarrow$  More Functions...  $\rightarrow$  Rise Time 10%-90% (auto)
- 3.  $SR = 500 \,\text{mV} \cdot 80\% \cdot \frac{1 \,\text{µs}}{t_{rise}}$

#### Input bias current

Datei: RC4558 - input bias current

- 1. Die Kurve "I(bias)" auswählen
- 2. Measure  $\rightarrow$  Mean

### Input offset voltage

Datei: RC4558 - voffset

Hier wurde ein erweitertes Messverfahren [3] verwendet.

- 1. Die Kurve "VOffset" auswählen
- 2. Measure  $\rightarrow$  Mean

#### CMRR

-Datei: RC4558 - cmrr

Hier wurde ein erweitertes Messverfahren [3] verwendet.

- 1. Die Kurven  $V_{cm}$  und  $V_{offset}$  auswählen.
- 2. Measure  $\rightarrow$  More Functions...  $\rightarrow$  Peak To Peak  $\Rightarrow$   $2\hat{V}_{cm}$
- 3.  $CMRR = 20 * log_{10} \frac{2\hat{V}_{cm}}{2\hat{V}_{offeat}}$

#### **PSRR**

Datei: RC4558 - psrr

Hier wurde ein erweitertes Messverfahren [3] verwendet.

- 1. Die Kurven  $V_{dd}$  und  $V_{offset}$  auswählen.
- 2. Measure  $\rightarrow$  More Functions...  $\rightarrow$  Peak To Peak  $\Rightarrow$   $2\hat{V}_{dd}$
- 3.  $PSRR = 20 * log_{10} \frac{2\hat{V}_{dd}}{2\hat{V}_{offset}}$

#### Open loop gain

Datei: RC4558 - olgain

Hier wurde ein erweitertes Messverfahren [3] verwendet.

- 1. Die Kurve Gain auswählen.
- 2. Measure  $\rightarrow$  Maximum

#### Gain bandwidth product

Datei: RC4558 - unity gain bandwidth

- 1. Die Kurve *Gain* auswählen
- 2. Measure  $\rightarrow$  More Functions...  $\rightarrow$  Lowpass  $-3\,\mathrm{dB}$  (db Plot, auto)  $\Rightarrow f_{3dB}$
- 3.  $GBP = A \cdot f_{3dB} = 10 \cdot f_{3dB}$

#### **Voltage swing**

Datei: RC4558 -  $voltage\ swing$ 

- 1. Die Kurven  $V_{outRL=100G},~V_{outRL=10k},~V_{outRL=2k}$  auswählen.  $R_L=100\,\mathrm{G}\Omega$  simuliert den Leerlauf.
- 2. Measure  $\rightarrow$  More Functions...  $\rightarrow$  Peak To Peak  $\Rightarrow$   $2\hat{V}$
- 3.  $V_{swing} = \pm \frac{2\hat{V}}{2}$

#### 5.3 Messverfahren LT1800

Zur besseren Nachvollziehbarkeit der Ergebnisse folgt in diesem Kapitel eine Beschreibung der notwendigen Simulationsschritte.

#### Slew rate

Datei: LT1800 -  $slew\ rate$ 

- 1. Die Kurve "VOut" auswählen
- 2. Measure  $\rightarrow$  More Functions...  $\rightarrow$  Rise Time 10%-90% (auto)
- 3.  $SR = 3 \text{ V} \cdot 80\% \cdot \frac{1 \text{ µs}}{t_{rise}}$

#### Input bias current

Datei: LT1800 - input bias current

- 1. Die Kurven "I(bias)" auswählen
- 2. Measure  $\rightarrow$  Mean

#### Input offset voltage

Datei: LT1800 - voffset

Hier wurde ein erweitertes Messverfahren [3] verwendet.

- 1. Die Kurve "VOffset" auswählen
- 2. Measure  $\rightarrow$  Mean

#### **CMRR**

Datei: LT1800 - cmrr

Hier wurde ein erweitertes Messverfahren [3] verwendet.

- 1. Die Kurven  $V_{cm}$  und  $V_{offset}$  auswählen.
- 2. Measure  $\rightarrow$  More Functions...  $\rightarrow$  Peak To Peak  $\Rightarrow$   $2\hat{V}_{cm}$
- 3.  $CMRR = 20 * log_{10} \frac{2\hat{V}_{cm}}{2\hat{V}_{offset}}$

#### **PSRR**

Datei: LT1800 - psrr

Hier wurde ein erweitertes Messverfahren [3] verwendet.

- 1. Die Kurven  $V_{dd}$  und  $V_{offset}$  auswählen.
- 2. Measure  $\rightarrow$  More Functions...  $\rightarrow$  Peak To Peak  $\Rightarrow$   $2\hat{V}_{dd}$
- 3.  $PSRR = 20 * log_{10} \frac{2\hat{V}_{dd}}{2\hat{V}_{offset}}$

#### Open loop gain

Datei: LT1800 - olgain

Hier wurde ein erweitertes Messverfahren [3] verwendet.

- 1. Die Kurve *Gain* auswählen.
- 2. Measure  $\rightarrow$  Maximum

#### Gain bandwidth product

Datei: LT1800 - unity gain bandwidth

- 1. Die Kurve Gain auswählen
- 2. Measure  $\rightarrow$  More Functions...  $\rightarrow$  Lowpass  $-3\,\mathrm{dB}$  (db Plot, auto)  $\Rightarrow f_{3dB}$
- 3.  $GBP = A \cdot f_{3dB} = 10 \cdot f_{3dB}$

#### Voltage swing

Datei: LT1800 - voltage swing

- 1. Die Kurven  $V_{outRL=100G}$ ,  $V_{outRL=10k}$ ,  $V_{outRL=2k}$  auswählen.  $R_L=100\,\mathrm{G}\Omega$  simuliert den Leerlauf.
- 2. Measure  $\rightarrow$  Minimum  $\Rightarrow V_{min}$
- 3. Measure  $\rightarrow$  Maximum  $\Rightarrow V_{max}$
- 4.  $V_{swina,lo} = |V_{ss} V_{min}|$
- 5.  $V_{swing,hi} = |V_{dd} V_{max}|$

#### Abbildungsverzeichnis

1	Single-slope ADC $(250 \mathrm{Hz}) \ldots \ldots$	3
2	Single-slope ADC (244.14 Hz)	3
3	Dual-slope ADC	4
4	Single-slope RC4558 ADC	5
5	Dual-slope RC4558 ADC	5

#### **Tabellenverzeichnis**

1	Ideale OPAMP Parameter	2
2	RC4558 Parameter	4
3	LT1800 Parameter	6

#### Literatur

- [1] (2009). LT1800, 80 MHz, 25 V/μs Low Power Rail-to-Rail Input and Output Precision Op Amp, Adresse: http://cds.linear.com/docs/en/datasheet/ 1800fa.pdf (besucht am 24.08.2017).
- [2] (Okt. 2014). RC4558, RC4558 Dual General-Purpose Operational Amplifier, Adresse: http://www.ti.com/lit/ds/symlink/rc4558.pdf (besucht am 25.08.2017).
- [3] (19. Feb. 2014). Measuring amplifier DC offset voltage, PSRR, CMRR, and open-loop gain, Adresse: http://www.edn.com/electronics-blogs/bakers-best/4428555/Measuring-amplifier-DC-offset-voltage--PSRR--CMRR--and-open-loop-gain (besucht am 25.08.2017).