AZ Processor Data Sheet Ver. 1.01

目 次

第1章	履歴	3
第2章	CPU	5
2.1	命令一覧	5
2.2	例外一覧	6
2.3	CPU 制御レジスタ	6
	2.3.1 アドレスマップ	7
	2.3.2 ビットマップ	7
第3章	Bus	11
3.1	仕様	11
3.2	バスマスタのマップ	11
3.3	バススレープのアドレスマップ	11
第4章	メモリ	13
4.1	Boot ROM (Read Only Memory)	13
	4.1.1 概要	13
	4.1.2 アドレスマップ	13
4.2	スクラッチパッド メモリ	13
	4.2.1 概要	13
	4.2.2 アドレスマップ	13
第5章	Timer	15
5.1	概要	15
5.2	制御レジスタ	15
	5.2.1 アドレスマップ	15
	5.2.2 ビットマップ	16
第6章	UART	17
6.1	概要	17
6.2	制御レジスタ	17
	6.2.1 アドレスマップ	17
	6.2.2 ビットマップ	18
第7章	General Purpose I/O	19
7.1	概要	19
7.2	制御レジスタ	19
	7.2.1 アドレスマップ	19
	799 ビットマップ	20

付錫	k A	Instru	uction	Set	Ar	chit	ect	tur	e	詳糹	Ħ														21
A	1.1	命令の	形式																				 		21
A	1.2	命令一	·覧																						22
A	1.3	命令セ	ットの	詳細																					24
		A.3.1	論理》	寅算命	令																				24
		A.3.2	算術	寅算命	令																				25
		A.3.3	シフ	一命令																					27
		A.3.4	分岐部	命令 .																					29
		A.3.5	メモリ	ノアク	セス	ス命	令																		30
		A.3.6	シス	テムコ	1 – JI	ん命	令																		31
		A.3.7	特権部	命令.																			 		32

履歴

Version: 1.00 **Date:** 2010/10/20

• 新規作成

Version: 1.01 Date: 2010/10/22

● 履歴を追加

- 例外ベクタに関する記述を修正
- ビットマップの誤りを修正
- アセンブリ言語による制御レジスタの記述方法を変更

$\overline{\text{CPU}}$

2.1 命令一覧

表 2.1: 命令一覧

		<u> 2.1: 叩マー見</u>
種類	命令	意味
	ANDR	AND Register
	ANDI	AND Immediate
論理演算	ORR	OR Register
命令	ORI	OR Immediate
	XORR	XOR Register
	XORI	XOR Immediate
	ADDSR	Add Signed Register
	ADDSI	Add Signed Immediate
算術演算	ADDUR	Add Unsigned Register
命令	ADDUI	Add Unsigned Immediate
	SUBSR	Subtract Signed Register
	SUBUR	Subtract Unsigned Register
	SHRLR	SHift Right Logical Register
シフト	SHRLI	SHift Right Logical Immediate
命令	SHLLR	SHift Left Logical Register
	SHLLI	SHift Left Logical Immediate

表 2.2: 命令一覧(つづき)

種類	命令	意味
	BE	Branch Equal
	BNE	Branch Not Equal
分岐	BSGT	Branch Signed Grater Than
命令	BUGT	Branch Unsigned Grater Than
	JMP	JuMP
	CALL	CALL
メモリ	LDW	LoaD Word
命令	STW	STore Word
特殊命令	TRAP	Trap
	RDCR	ReaD Control Register
特権命令	WRCR	WRite Control Register
	EXRT	EXception ReTurn

2.2 例外一覧

表 2.3: 例外一覧

4C 2.0. [/3/]	
例外	例外コード
例外なし	0x0
外部割り込み	0x1
未定義命令	0x2
算術オーバフロー	0x3
アドレスミスアライン	0x4
トラップ	0x5
特権違反	0x6

 ${
m CPU}$ は例外が発生すると ${
m Cause}$ レジスタに例外コードを格納し,例外ベクタにジャンプする.例外ベクタのアドレスは ${
m Exception}$ ${
m Vector}$ レジスタ(制御レジスタ $0{
m x}04$)で決定する.

2.3 **CPU** 制御レジスタ

CPU の制御レジスタの読み出しは RDCR (ReaD Control Register) 命令 , CPU の制御レジスタへの書き込みは WRCR (WRite Control Register) 命令を用いて行う .

2.3.1 アドレスマップ

表 2.4: 制御レジスタのアドレスマップ

名称	アドレス	アクセス	詳細
Status	0x00	R/W	ステータス
Previous Status	0x01	R/W	例外直前のステータス
Program Counter	0x02	R	プログラムカウンタ
Exception Program Counter	0x03	R/W	例外プログラムカウンタ
Exception Vector	0x04	R/W	例外ベクタ
Exception Code	0x05	R/W	例外コード
Interrupt Mask	0x06	R/W	割込みマスク
Interrupt Request	0x07	R	割込みリクエスト
ROM Size Information	0x1d	R	ROM サイズ情報
SPM Size Information	0x1e	R	SPM サイズ情報
CPU Information	0x1f	R	CPU 情報

2.3.2 ビットマップ

Status: ステータス

Access: Read/Write Register Address: 0x00

31	2	1	U	
Reserved		ΙE	EM	

1	Interrupt Enable (IE)	Default: 0x0	
外部割り	込み有効ビット.本ビットがセットされている場合	合外部割り込みが有効になる.	
0	Execution Mode (EM)	Default: 0x0	

現在実行モード.

設定値	意味
0	Kernel Mode
1	User Mode

TICCOS	: Read/Write	Register Address: 0x01	
B 1			2 1 (
	Rese	erved	IE E
	Interrupt Enable (IE)	Default: 0x0	
	Eした場合直前の Interrupt Enable が格納さ		
	Execution Mode (EM)	Default: 0x0	
例外が発生	Eした場合直前の実行モードが格納される.		
rogram (Counter:プログラムカウンタ		
_	: Read Only	Register Address: 0x02	
TICCCSS	. Itead Only	register reduces. 0x02	
3 1			2 1
	P	C	00
31:2	Program Counter (PC)	Default: 0x0	
現在実行し	Program Counter (PC) ている命令のアドレスが格納される. Program Counter: 例外プログラムカワ	I	
現在実行し Exception Access	ている命令のアドレスが格納される.	I	2 1
現在実行し Exception Access	ている命令のアドレスが格納される . Program Counter : 例外プログラムカワ : Read/Write	· シンタ	2 1 0
現在実行し Exception Access	ている命令のアドレスが格納される . Program Counter : 例外プログラムカワ : Read/Write	ウンタ Register Address: 0x03	
現在実行し Exception Access	ている命令のアドレスが格納される . Program Counter : 例外プログラムカワ : Read/Write	ウンタ Register Address: 0x03	
現在実行し Exception Access 31	ている命令のアドレスが格納される . Program Counter : 例外プログラムカワ : Read/Write	アC	
現在実行し Exception Access 31	ている命令のアドレスが格納される . Program Counter : 例外プログラムカロ: Read/Write El Exception Program Counter (EPC)	アC	
現在実行し Access 31 31:2 例外が発生	でいる命令のアドレスが格納される. Program Counter: 例外プログラムカウ: Read/Write El Exception Program Counter (EPC) Eした命令のアドレスが格納される.	アC	
現在実行し Access 31 31:2 例外が発生	でいる命令のアドレスが格納される. Program Counter: 例外プログラムカウ: Read/Write EXCEPTION Program Counter (EPC) Eした命令のアドレスが格納される. Vector: 例外ベクタ	Register Address: 0x03 PC Default: 0x0	
現在実行し Access 31 31:2 例外が発生	でいる命令のアドレスが格納される. Program Counter: 例外プログラムカウ: Read/Write El Exception Program Counter (EPC) Eした命令のアドレスが格納される.	アC	
現在実行し Access 31 31:2 例外が発生 Exception Access	でいる命令のアドレスが格納される. Program Counter: 例外プログラムカウ: Read/Write EXCEPTION Program Counter (EPC) Eした命令のアドレスが格納される. Vector: 例外ベクタ	Register Address: 0x03 PC Default: 0x0	00
現在実行し Access 31 31:2 例外が発生 Exception Access	でいる命令のアドレスが格納される. Program Counter: 例外プログラムカウ: Read/Write EXCEPTION Program Counter (EPC) こした命令のアドレスが格納される. Vector: 例外ベクタ : Read/Write	Register Address: 0x03 PC Default: 0x0 Register Address: 0x04	2 1
現在実行し Access 31 31:2 例外が発生	でいる命令のアドレスが格納される. Program Counter: 例外プログラムカウ: Read/Write EXCEPTION Program Counter (EPC) Eした命令のアドレスが格納される. Vector: 例外ベクタ	Register Address: 0x03 PC Default: 0x0 Register Address: 0x04	00
現在実行し Access 31 31:2 例外が発生 Exception Access	でいる命令のアドレスが格納される. Program Counter: 例外プログラムカウ: Read/Write EXCEPTION Program Counter (EPC) こした命令のアドレスが格納される. Vector: 例外ベクタ : Read/Write	Register Address: 0x03 PC Default: 0x0 Register Address: 0x04	2 1 (

Except	ion Code:例外コード							
Acc	cess : Read/Write	Register Address: 0x05	_					
31					4	1 3	2	0
	$R\epsilon$	eserved				D	CO	DE
3	Delay Slot Flag (D)	Default: 0x0						\neg
	.ロットで例外が起った場合このビットが1							
2:0	Exception Code (CODE)	Default: 0x0						_
191191701	を							
Interru	ıpt Mask:割込みマスク							
Acc	cess : Read/Write	Register Address: 0x06	_					
31			8	7				0
	Reserved				INT	MAS	SK	
に対応 Interru	マスク. 本ビットがセットされた場合該当 する. upt Request: 割込みリクエスト cess: Read Only	Register Address: 0x07					,, II F	1
31			8	7				0
31	Reserved			1]	RQ		
7:0	Interrupt ReQuest(IRQ)	Default: 0x00						
外部か	らの割込み要求信号 . IRQ の n ビット目	が IRQ の n 番に対応する .			•			
	Size: ROMのサイズ cess: Read Only	Register Address: 0x1d	_					0
		ROM Size						
31:0 実装さ	ROM Size れている ROM のサイズをバイト単位でā	Default: 合成時に決表す .	快定					

Scratch Pad Memory Size: スクラッチパッドメモリのサイズ Access: Read Only Register Address: 0x1e 31 0 Scratch Pad Memory Size Scratch Pad Memory Size Default: 合成時に決定 31:0 実装されているスクラッチパッドメモリのサイズをバイト単位で表す. Release Information: リリース情報 Access: Read Only Register Address: 0x1f 31 24 23 16 15 8 7 0 Year Month Version Revision 31:24 Year Default: -リリースされた年を表す.このレジスタ値に1970を足したものが西暦となる. 23:16 Month Default: -リリースされた月を表す. Version Default: -リリースされたバージョンを表す. Revision Default: -7:0リリースされたリビジョンを表す.

Bus

3.1 仕様

表 3.1: バスの仕様

DC 0.1. 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1				
バス幅	32bit			
バス形態	共有バス(マルチプレックス)			
転送方式	クロック同期式			
アービトレーション方式	ラウンドロビン			
マスターのチャネル数	4ch (内 2ch は CPU が使用)			
スレーブのチャネル数	8ch			

3.2 バスマスタのマップ

バスマスタは4チャネル接続可能である.以下にバスマスタのマップを示す.

表 3.2: バスマスタのマップ

チャネル	割り当て
CH 00	CPU 0 (命令フェッチ)
CH 01	CPU 0 (データアクセス)
CH 02	Reserved
CH 03	Reserved

3.3 バススレーブのアドレスマップ

バススレーブは8チャネル接続可能である以下にバススレーブのアドレスマップを示す.

表 3.3: バススレーブのアドレスマップ

チャネル	アドレス	割り当て
CH 00	$0x0000_0000 \sim 0x1fff_ffff$	ROM
CH 01	$0x2000_0000 \sim 0x3fff_ffff$	スクラッチパッドメモリ(注1)
CH 02	$0x4000_0000 \sim 0x5fff_ffff$	タイマ
CH 03	$0x6000_0000 \sim 0x7fff_ffff$	UART
CH 04	$0x8000_0000 \sim 0x9fff_ffff$	General Purpose I/O
CH 05	$0xa000_0000 \sim 0xbfff_ffff$	Reserved
CH 06	$0xc000_0000 \sim 0xdfff_ffff$	Reserved
CH 07	$0xe000_0000 \sim 0xffff_ffff$	Reserved

(注1)スクラッチパッド メモリは CPU 内部に実装されているため CPU 以外のバスマスタからのアクセスは不可能.

メモリ

4.1 Boot ROM (Read Only Memory)

4.1.1 概要

Boot 用 ROM.

4.1.2 アドレスマップ

ベースアドレス : 0x0000_0000 サイズ : 4KByte

4.2 スクラッチパッド メモリ

4.2.1 概要

 ${
m CPU}$ が高速にアクセス可能なメモリ . ${
m CPU}$ は専用バスを介して 1 クロックでアクセス可能 . スクラッチパッド メモリは $0{
m x}2000_0000$ 番地にアドレスマップされている . ${
m CPU}$ 以外から $0{
m x}2000_0000$ 番地へアクセスした際の動作は保証しない .

4.2.2 アドレスマップ

ベースアドレス : 0x2000_0000 サイズ : 32KByte

Timer

5.1 概要

タイマは一定時間毎に割り込みを発生させるユニットである.タイマは CPU と同じクロックで動作する.

5.2 制御レジスタ

5.2.1 アドレスマップ

ベースアドレス: 0x4000_0000

表 5.1: 制御レジスタのアドレスマップ

名称	オフセット	アクセス	詳細
Control	0x0	R/W	コントロール
Interrupt	0x4	R/W	割り込み
Expiration	0x8	R/W	満了値
Counter	0xC	R/W	カウンタ

5.2.2 ビットマップ

Control: コントロール			
Access: Read / Write	Offset: 0x0		
31		2	1 0
	Reserved		PS
1 Periodic (P)	Default: $0x0$		
	タイマとして動作し,この bit が 1 の場合タイマはピリオデ	イックタイ	1
マとして動作する.			
0 Start (S)	Default: 0x0		_
この bit に 1 がセットされた場合タイマが	動作する.		
Interrupt:割り込み			
Access: Read / Write	Offset: 0x4		
31			1 0
	Reserved		I
O Intermed (I)	D-flk- 00		
0 Interrupt (I)	Default: 0x0		\neg
ノイマが過しすると自動的にピットされる	J. COD Dit N. I の場合割り匹のN. 先生する.		
Expiration:満了値			
Access: Read / Write	Offset: 0x8		
31	TWDD		0
	EXPR		
31:0 Expiration (EXPR)	Default: 0x0		
カウンタがこの値に達した場合に割り込み			
ガラン 7万 この 間に建りた場合におり起の	, 2,1,2,0,0		
Counter: カウンタ			
Access: Read / Write	Offset: 0xC		
31			0
31	COUNTER		
	COUNTER		
31:0 Counter (COUNTER)	Default: 0x0		
カウンタが満了値に達した場合に割り込み			

UART

6.1 概要

Universal Asynchronous Receiver Transmitter (UART) は非同期シリアル通信を行う .

表 6.1: UART の仕様

		1 11
ボーレート	:	合成時に設定 (Default:38400)
フロー制御	:	なし
パリティビット	:	なし
ストップビット	:	1 bit

6.2 制御レジスタ

6.2.1 アドレスマップ

ベースアドレス: $0x6000_0000$

表 6.2: 制御レジスタのアドレスマップ

名称	オフセット	アクセス	詳細
Status	0x0	R/W	ステータス
Data	0x4	R/W	データ

6.2.2 ビットマップ

Status: ステータス

Access: Read / Write Offset: 0x0

Reserved

TxI RxI

1	Transmit Interrupt (TxI)	Default: 0x0			
データの	データの送信が完了した場合にセットされる.この bit が 1 の場合送信割り込みが発生する.				
0 Receive Interrupt (RxI) Default: 0x0					
データを受信した場合にセットされる.この bit が 1 の場合受信割り込みが発生する.					

Data:データ

Access: Read / Write Offset: 0x4

31:0 Data (DATA) Default: 0x0

このレジスタに書き込んだ場合データを送信する.このレジスタを読み出した場合受信データを読み出す.

General Purpose I/O

7.1 概要

General Purpose I/O (GPIO) はビット単位でのデジタル入出力を行う . GPIO には入力ポート , 出力ポート , 入出力 (双方向) ポートの 3 種類のポートがある . それぞれのポート数は合成時に決定する . デフォルトでは以下のようになっている .

表 7.1: デフォルトのポート数

ポートの種類		AZPR EvBoard
入力ポート	:	4ch (プッシュSW)
出力ポート	:	18ch (7セグ LED, LED)
入出力ポート	:	16ch (V-Port)

制御レジスタの各ビットが GPIO の各チャネルに対応している.

7.2 制御レジスタ

7.2.1 アドレスマップ

ベースアドレス: $0x8000_0000$

表 7.2: 制御レジスタのアドレスマップ

名称	オフセット	アクセス	詳細
Input Port	0x0	R/W	入力ポート
Output Port	0x4	R/W	出力ポート
Inout Port	0x8	R/W	入出力ポート
Inout Direction	0xc	R/W	入出力方向

7.2.2 ビットマップ

Input Port: 入力ポート

Access: Read / Write Offset: 0x0

31

IN_DATA

0

Input Port Data (IN_DATA) **Default:** 0x00000000 31:0

このアドレスを読み出すと入力ポートの値が読み出せる.

Output Port: 出力ポート

Access: Read / Write Offset: 0x4

31 0 OUT_DATA

Output Port Data (OUT_DATA) **Default:** 0x00000000

______ このアドレスに書き込むと出力ポートに値を出力する.このアドレスを読み出した場合は現在出力している値が 読み出せる.

Inout Port: 入出力ポート

31:0

Access: Read / Write Offset: 0x8

31 0 INOUT_DATA

Default: 0x00000000

Inout Port Data (INOUT_DATA) 入出力方向が出力の場合、このアドレスに書き込むと入出力ポートに値を出力する、入出力方向が出力の場合に このアドレスを読み出した場合は現在出力している値が読み出せる.入出力方向が入力の場合,このアドレスを 読み出すと入力ポートの値が読み出せる.

Inout Direction: 入出力方向

Access: Read / Write Offset: 0xc

0 31

 $INOUT_DIR$

31:0 Inout Direction (INOUT_DIR) **Default:** 0x00000000

入出力ポートの方向を設定する.この bit が 0 の場合対応する bit は入力になり, 1 の場合は出力になる.

A

Instruction Set Architecture 詳細

A.1 命令の形式

i

• R3(3 Register) 形式: 3 つのレジスタをオペランドに指定する形式

31	26	25 21	20 16	15 11	10 0
	OP	Ra	Rb	Rc	Reserved
	6bit	5bit	5bit	5bit	11bit

• R2(2 Register) 形式: 2 つのレジスタをオペランドに指定する形式

91	26 25 2	1 70 16	15 0
OP	Ra	Rb	Reserved
6bit	5bit	5bit	16bit

• R1(1 Register) 形式: 1 つのレジスタをオペランドに指定する形式

31	26	25 21	20 0
	OP	Ra	Reserved
	6bit	5bit	21bit

• R0(0 Register) 形式: オペランドの無い形式

٠	31 26	25
	OP	Reserved
	6bit	26bit

• R2I(2 Register & Immediate) 形式: 2 つのレジスタと 16bit の即値をオペランドに指定する形式

31	$26 \ 25$	21 20	16	15 0
OP	I	Ra	Rb	Immediate
6bit	51	nit	5bit	16bit

表 A.1: 命令のビットマップ

名前	位置	ビット幅	意味
OP (Opecode)	31:26	6bit	オペレーションコード
Ra (Register A)	25:21	5bit	レジスタ A のアドレス
Rb (Register B)	20:16	5bit	レジスタ B のアドレス
Rc (Register C)	15:11	5bit	レジスタ C のアドレス
Immediate	15:0	16bit	即値

A.2 命令一覧

表 A.2: 命令一覧

種類	命令	ОР	形式	
1277	1	000000 (0 00)		
	ANDR	000000 (0x00)	R3	AND Register
	ANDI	000001 (0x01)	R2I	AND Immediate
論理演算	ORR	000010 (0x02)	R3	OR Register
命令	ORI	000011 (0x03)	R2I	OR Immediate
	XORR	000100 (0x04)	R3	XOR Register
	XORI	000101 (0x05)	R2I	XOR Immediate
	ADDSR	000110 (0x06)	R3	Add Signed Register
	ADDSI	000111 (0x07)	R2I	Add Signed Immediate
算術演算	ADDUR	001000 (0x08)	R3	Add Unsigned Register
命令	ADDUI	001001 (0x09)	R2I	Add Unsigned Immediate
	SUBSR	001010 (0x0A)	R3	Subtract Signed Register
	SUBUR	001011 (0x0B)	R3	Subtract Unsigned Register

表 A.3: 命令一覧(つづき)

種類	命令	OP	形式	意味
	SHRLR	001100 (0x0C)	R3	SHift Right Logical Register
シフト	SHRLI	001101 (0x0D)	R2I	SHift Right Logical Immediate
命令	SHLLR	001110 (0x0E)	R3	SHift Left Logical Register
	SHLLI	001111 (0x0F)	R2I	SHift Left Logical Immediate
	BE	010000 (0x10)	R2I	Branch Equal
	BNE	010001 (0x11)	R2I	Branch Not Equal
分岐	BSGT	010010 (0x12)	R2I	Branch Signed Grater Than
命令	BUGT	010011 (0x13)	R2I	Branch Unsigned Grater Than
	JMP	010100 (0x14)	R1	JuMP
	CALL	010101 (0x15)	R1	CALL
メモリ	LDW	010110 (0x16)	R2I	LoaD Word
命令	STW	010111 (0x17)	R2I	STore Word
システムコール命令	TRAP	011000 (0x18)	R0	Trap
	RDCR	011001 (0x19)	R2	ReaD Control Register
特権命令	WRCR	011010 (0x1a)	R2	WRite Control Register
	EXRT	011011 (0x1b)	R0	EXception ReTurn

A.3 命令セットの詳細

A.3.1 論理演算命令

ANDR AND Register:レジスタ同士の論理積(R3形式)

 31
 26 25
 21 20
 16 15
 11 10
 0

 000000 (0x00)
 Ra
 Rb
 Rc
 000_0000_0000

 ANDR
 Register A
 Register B
 Register C
 Reserved

書式 : ANDR Ra, Rb, Rc

動作 : GPR[Rc] = GPR[Ra] AND GPR[Rb];

例外 : No Exception

説明 : 汎用レジスタ Ra と Rb の論理積を Rc に格納する。

『ANDR r0, r0, r0 (0x0000_0000)』を NOP 命令として代用可能である。

用例 : ANDR r1, r2, r3 // GPR[3] = GPR[1] AND GPR[2]

ANDI AND Immediate:レジスタと定数の論理積(R2I形式)

31 26 25 21 20 16 15 0 000001 (0x01) Ra Rb Immediate

ANDI Register A Register B

書式 : ANDI Ra, Rb, Immediate

動作 : GPR[Rb] = GPR[Ra] AND ZeroExtention(Immediate);

例外 : No Exception

説明 : 汎用レジスタ Ra とゼロ拡張した Immediate の論理積を Rb に格納する。 用例 : ANDI r1, r2, 0xFFFF // GPR[2] = GPR[1] AND 0x0000FFFF

ORR OR Register: レジスタ同士の論理和(R3形式)

26 25 0 31 21 20 16 15 11 10 000010 (0x02)Ra Rb Rc000_0000_0000 Register A Register B Register C ORR Reserved

書式 : ORR Ra, Rb, Rc

動作 : GPR[Rc] = GPR[Ra] OR GPR[Rb];

例外 : No Exception

説明 : 汎用レジスタ Ra と Rb の論理和を Rc に格納する。

用例 : ORR r1, r2, r3 // GPR[3] = GPR[1] OR GPR[2]

ORI OR Immediate: レジスタと定数の論理和(R2I形式)

31 26 25 21 20 16 15 0

000011 (0x03) Ra Rb Immediate

ORI Register A Register B

書式 : ORI Ra, Rb, Immediate

動作 : GPR[Rb] = GPR[Ra] OR ZeroExtention(Immediate);

例外 : No Exception

説明 : 汎用レジスタ Ra とゼロ拡張した $\mathrm{Immediate}$ の論理和を Rb に格納する。

用例 : ORI r1, r2, 0xFFFF // GPR[2] = GPR[1] OR 0x00000FFFF

| XORR | XOR Register:レジスタ同士の排他的論理和(R3形式)

31 $26 \ 25$ 21 20 16 15 11 10 0 000100 (0x04)Ra Rb Rc000_0000_0000 Register A Register B Register C XORR Reserved

書式 : XORR Ra, Rb, Rc

動作 : $GPR[Rc] = GPR[Ra] \times OR GPR[Rb];$

例外 : No Exception

説明 : 汎用レジスタ Ra と Rb の排他的論理和を Rc に格納する。 用例 : XORR r1, r2, r3 // GPR[3] = GPR[1] XOR GPR[2]

| XORI | XOR Immediate:レジスタと定数の排他的論理和(R2I形式)

31 26 25 21 20 16 15 0

000101 (0x05) Ra Rb Immediate

XORI Register A Register B

書式 : XORI Ra, Rb, Immediate

動作 : $GPR[Rb] = GPR[Ra] \times OR \times ZeroExtention(Immediate)$;

例外 : No Exception

説明 : 汎用レジスタ Ra とゼロ拡張した $\mathrm{Immediate}$ の排他的論理和を Rc に格納する。

用例 : XORI r1, r2, 0xFFFF // GPR[2] = GPR[1] XOR 0x00000FFFF

A.3.2 算術演算命令

| ADDSR | Add Signed Register:レジスタ同士の符号あり加算(R3形式)

 31
 26 25
 21 20
 16 15
 11 10
 0

 000110 (0x06)
 Ra
 Rb
 Rc
 000_0000_0000

 ADDSR
 Register A
 Register B
 Register C
 Reserved

```
書式
        ADDSR Ra, Rb, Rc
動作
     : SUM = GPR[Ra] + GPR[Rb];
        if \; (((GPR[Ra] >= 0) \;\; \textit{AND} \;\; (GPR[Rb] >= 0) \;\; \textit{AND} \;\; (SUM < 0)) \;\; \textit{OR} \\
           ((GPR[Ra] < 0) \text{ AND } (GPR[Rb] < 0) \text{ AND } (SUM >= 0)))
            Exception(ArithmeticOverflow);
        else
           GPR[Rc] = SUM;
        算術オーバフロー
例外
        汎用レジスタ Ra と Rb を足した値を Rc に格納する。
説明
        演算結果がオーバフローした場合算術オーバフロー例外を発生させる。
用例
     : ADDSR r1, r2, r3 // GPR[3] = GPR[1] + GPR[2]
ADDSI Add Signed Immediate: レジスタと定数の符号あり加算(R2I形式)
             26 25
                           21 20
                                                                                   0
                                        16 15
 000111 (0x07)
                     Ra
                                  Rb
                                                            Immediate
                 Register A
                               Register B
    ADDSI
     : ADDSI Ra, Rb, Immediate
書式
動作
     : SUM = GPR[Ra] + SignExtention(Immediate);
        if (((GPR[Ra] >= 0) AND (Immediate >= 0) AND (SUM < 0)) OR
           ((GPR[Ra] < 0) \text{ AND } (Immediate < 0) \text{ AND } (SUM >= 0)))
            Exception(ArithmeticOverflow);
        else
           GPR[Rb] = SUM;
例外
        算術オーバフロー
説明
        汎用レジスタ Ra と符号拡張した Immediate を足した値を Rb に格納する。
        演算結果がオーバフローした場合算術オーバフロー例外を発生させる。
用例
        ADDSI r1, r2, 1 // GPR[2] = GPR[1] + 1
        ADDSI r1, r2, -1 // GPR[2] = GPR[1] - 1
ADDUR Add Unsigned Register:レジスタ同士の符号なし加算(R3形式)
31
             26 \ 25
                           21 20
                                                                                   0
                                        16 15
                                                      11 10
 001000 (0x08)
                                  Rb
                                                                 000_0000_0000
                     Ra
                                                Rc
                 Register A
                               Register B
                                            Register C
    ADDUR
                                                                   Reserved
     : ADDUR Ra, Rb, Rc
        GPR[Rc] = GPR[Ra] + GPR[Rb];
動作
例外
        No Exception
説明
        汎用レジスタ Ra と Rb を足した値を Rc に格納する。
        演算結果がオーバフローした場合も例外は発生しない。
        ADDUR r1, r2, r3 // GPR[3] = GPR[1] + GPR[2]
用例
```

ADDUI Add Unsigned Immediate:レジスタと定数の符号なし加算(R2I形式)

31 26 25 21 20 16 15 0 001001 (0x09) Ra Rb Immediate

ADDUI I

Register A Register B

書式 : ADDUI Ra, Rb, Immediate

動作 : GPR[Rb] = GPR[Ra] + SignExtention(Immediate)

例外 : No Exception

説明: 汎用レジスタ Ra と符号拡張した Immediate を足した値を Rb に格納する。

演算結果がオーバフローした場合も例外は発生しない。

用例 : ADDUI r1, r2, 1 // GPR[2] = GPR[1] + 1

ADDUI r1, r2, -1 // GPR[2] = GPR[1] - 1

| SUBSR | Subtract Signed Register : レジスタ同士の符号あり減算(R3 形式)

 $21 \ 20$ 31 $26 \ 25$ 16 15 11 10 0 001010 (0x0A)000_0000_0000 Ra Rb RcRegister A Register B Register C **SUBSR** Reserved

書式 : SUBSR Ra, Rb, Rc

動作 : DIFF = GPR[Ra] - GPR[Rb];

 $\begin{array}{lll} \mbox{if } (((GPR[Ra]>=0) \ \ \mbox{\it AND} \ \ \ (GPR[Rb]<0) \ \ \mbox{\it AND} \ \ \ (DIFF<0)) \ \ \mbox{\it OR} \\ ((GPR[Ra]<0) \ \ \mbox{\it AND} \ \ \ (GPR[Rb]>=0) \ \ \mbox{\it AND} \ \ \ (DIFF>=0))) \end{array}$

Exception(ArithmeticOverflow);

else

GPR[Rc] = DIFF;

例外: 算術オーバフロー

説明 : 汎用レジスタ Ra から Rb を引いた値を Rc に格納する。

演算結果がオーバフローした場合算術オーバフロー例外を発生させる。

用例 : SUBSR r1, r2, r3 // GPR[3] = GPR[1] - GPR[2]

| SUBUR | Subtract Unsigned Register:レジスタ同士の符号なし減算(R3形式)

 $11 \ 10$ 31 26 25 $21 \ 20$ 16 15 0 001011 (0x0B)000_0000_0000 Ra Rb RcSUBUR. Register A Register B Register C Reserved

書式 : SUBUR Ra, Rb, Rc

動作 : GPR[Rc] = GPR[Ra] - GPR[Rb];

例外: No Exception

説明 : 汎用レジスタ Ra から Rb を引いた値を Rc に格納する。

演算結果がオーバフローした場合も例外は発生しない。

用例 : SUBUR r1, r2, r3 // GPR[3] = GPR[1] - GPR[2]

A.3.3 シフト命令

| SHRLR | SHift Right Logical Register: レジスタ同士の論理右シフト(R3形式)

0011111 (0x0F)

SHLLI

Ra

Register A

 $26 \ 25$ 21 20 16 15 11 10 0 001100 (0x0C)Ra Rb Rc000_0000_0000 Register A Register B Register C SHRLR ReservedSHRLR Ra, Rb, Rc $GPR[Rc] = GPR[Ra] >> GPR[Rb]_{4\sim 0};$ 動作 Shift In Value: 0 No Exception 例外 汎用レジスタ Ra を Rb の下位 5bit の値だけ右シフトし、Rc に格納する。 説明 : SHRLR r1, r2, r3 // GPR[3] = GPR[1] >> GPR[2]_{4 \sim 0} 用例 SHRLI SHift Right Logical Immediate: レジスタと定数の論理右シフト(R2I形式) 31 $26 \ 25$ 21 20 $16 \ 15$ 0 001101 (0x0D)Rb Immediate Ra **SHRLI** Register A Register B 書式 SHRLI Ra, Rb, Immediate 動作 $GPR[Rb] = GPR[Ra] >> Immediate_{4\sim 0};$ Shift In Value: 0 例外 : No Exception 説明 汎用レジスタ Ra を Immediate の下位 5bit の値だけ右シフトし、Rb に格納する。 用例 SHRLI r1, r2, 0xF // GPR[2] = GPR[1] >> 0xFSHLLR SHift Left Logical Register : レジスタ同士の論理左シフト(R3 形式) 21 20 $26 \ 25$ 16 15 11 10 001110 (0x0E)000_0000_0000 Ra Rb RcRegister A Register B Register C **SHLLR** Reserved書式 SHLLR Ra, Rb, Rc動作 $GPR[Rc] = GPR[Ra] \ll GPR[Rb]_{4\sim 0};$ Shift In Value: 0 例外 No Exception 説明 : 汎用レジスタ Ra を Rb の下位 5bit の値だけ左シフトし、Rc に格納する。 : SHLLR r1, r2, r3 // GPR[3] = GPR[1] << GPR[2]_{4 \sim 0} 用例 SHLLI SHift Left Logical Immediate: レジスタと定数の論理左シフト(R2I形式) 0 26 25 21 20 31 16 15

Rb

Register B

Immediate

SHLLI Ra, Rb, Immediate 書式

 $GPR[Rb] = GPR[Ra] \ll Immediate_{4\sim 0};$ 動作

Shift In Value: 0

例外 No Exception

汎用レジスタ Ra を Immediate の下位 5bit の値だけ左シフトし、Rb に格納する。 説明

SHLLI r1, r2, 0xF // GPR[2] = GPR[1] << 0xF用例

A.3.4 分岐命令

|BE │Branch Equal:レジスタ同士の符号あり比較(==)による条件分岐(R2I 形式)

21 20 $26 \ 25$ 16 15 0 010000 (0x10)Ra Rb Immediate Register B

BERegister A

書式 : BE Ra, Rb, Immediate動作 if (GPR[Ra] == GPR[Rb])

GOTO (NextPC + SignExtention(Immediate));

例外 No Exception

汎用レジスタ Ra と Rb を比較し、Ra == Rb の場合分岐する。 説明

用例 BE r1, r2, LABEL // if (GPR[1] == GPR[2]) GOTO LABEL

BNE Branch Not Equal: レジスタ同士の符号あり比較(!=)による条件分岐(R2I形式)

26 25 21 20 16 15 0 010001 (0x11)Ra Rb Immediate

BNERegister A Register B

BNE Ra, Rb, Immediate 書式 if (GPR[Ra] != GPR[Rb])動作

GOTO (NextPC + SignExtention(Immediate));

例外 No Exception

説明 汎用レジスタ Ra と Rb を比較し、Ra! = Rb の場合分岐する。

用例 BNE r1, r2, LABEL // if (GPR[1] != GPR[2]) GOTO LABEL

BSGT | Branch Signed Grater Than: レジスタ同士の符号あり比較 (<) による条件分岐 (R2I 形式)

31 $26 \ 25$ 21 20 16 15 0 010010 (0x12)Ra Rb Immediate

BSGT Register A Register B

BSGT Ra, Rb, Immediate 書式 $if \; (GPR[Ra] \; < \; \; GPR[Rb]) \\$ 動作

GOTO (NextPC + SignExtention(Immediate));

例外 No Exception

説明 汎用レジスタ Ra と Rb を符号ありで比較し、Ra < Rb の場合分岐する。 BSGT r1, r2, LABEL // if (GPR[1] < GPR[2]) GOTO LABEL 用例

BUGT Branch Unsigned Grater Than:レジスタ同士の符号なし比較(<)による条件分岐(R2I形式) 26 25 21 20 16 15 010011 (0x13)Ra Rb Immediate Register B Register A BUGT 書式: BUGT Ra, Rb, Immediate : if (GPR[Ra] < GPR[Rb])GOTO (NextPC + SignExtention(Immediate)); 例外 : No Exception 説明 汎用レジスタ Ra と Rb を符号なしで比較し、 $\mathrm{Ra} < \mathrm{Rb}$ の場合分岐する。 : BRU.GT r1, r2, LABEL // if (GPR[1] < GPR[2]) GOTO LABEL 用例 JMP | JuMP: レジスタ指定アドレスへの絶対分岐(R1形式) $26 \ 25$ $21 \ 20$ 0 010100 (0x14) $0_0000_0000_0000_0000_0000$ Register A \mathbf{JMP} Reserved書式 : JMP Ra 動作 : GOTO $GPR[Ra]_{31\sim2}$; 例外 : No Exception 説明 : 汎用レジスタ Ra で指定したアドレスへ絶対分岐する。 : JMP r1 // GOTO GPR[1] 用例 CALL CALL: レジスタ指定アドレスへのサブルーチンコール(R1形式) $26 \ 25$ 21 20 0 31 010101 (0x15)0_0000_0000_0000_0000_0000 Ra Register A CALLReserved書式 : CALL Ra : GOTO $GPR[Ra]_{31\sim2}$; GPR[31] = NextPC;例外 : No Exception 説明 : 汎用レジスタ Ra で指定したアドレスへ絶対分岐する。 呼び出し元の次のアドレスを汎用レジスタ31番に格納する。 用例 : CALL r1 // GOTO GPR[1], GPR[31] = NextPC A.3.5 メモリアクセス命令 |LDW | LoaD Word:ワード読み出し(R2I 形式) $26 \ 25$ 21 20 0 31 16 15 010110 (0x16)Ra Rb Immediate LDWRegister A Register B

書式 : LDW Ra, Rb, Immediate

動作 : ADDR = GPR[Ra] + SignExtention(Immediate)

if $(ADDR_{1\sim 0} = 00)$

 $GPR[Rb] = MEMORY[ADDR_{31\sim 2}]$

else

Exception(AddressMissAlign);

例外 : アドレスミスアライン

説明 : 汎用レジスタ Ra と符号拡張した Immediate を足したアドレスから 1 語(4 バイト)読み出し、

その値を汎用レジスタ Rb に格納する。

語(4バイト)境界を跨ぐアドレスへのアクセスは、アドレスミスアライン例外を発生させる。

用例 : LDW r1, r2, 0x4 // GPR[2] = MEMORY[GPR[1] + 0x4]

STW STore Word: ワード書き込み(R2I形式)

31 26 25 21 20 16 15 0 010111 (0x17) Ra Rb Immediate

 ${\bf STW} \qquad \qquad {\bf Register} \,\, {\bf A} \qquad {\bf Register} \,\, {\bf B}$

書式 : STB Ra, Rb, Immediate

動作 : ADDR = GPR[Ra] + SignExtention(Immediate)

if $(ADDR_{1\sim 0} == 00)$

 $MEMORY[ADDR_{31\sim 2}] = GPR[Rb]$

else

Exception(AddressMissAlign);

例外 : アドレスミスアライン

説明 : 汎用レジスタ Ra と符号拡張した Immediate を足したアドレスへ、

汎用レジスタ Rb の値を 1 語 (4 バイト) 書き込む。

語(4バイト)境界を跨ぐアドレスへのアクセスは、アドレスミスアライン例外を発生させる。

用例 : STB r1, r2, 0x4 // MEMORY[GPR[1] + 0x4] = GPR[2]

A.3.6 システムコール命令

TRAP Trap:トラップ(RR 形式)

TRAP Reserved

書式 : TRAP

動作 : Exception(Trap)

例外 : トラップ

説明: トラップ例外を発生させる。

用例 : TRAP // Invoke Trap Exception

A.3.7 特権命令

RDCR ReaD Control Register:制御レジスタの読み出し(R2形式)

31 26 25 21 20 16 15 0 011001 (0x19) Ra Rb 0000_0000_0000

RDCR Register A Register B Reserved

書式 : RDCR Ra, Rb

動作 : if (ExeMode != KernelMode)

Exception(PrivilegeViolation);

else

GPR[Rb] = CTRL[Ra];

例外 : 特権違反

説明: 制御レジスタ Ra の値を読み出し、汎用レジスタ Rb に格納する。

カーネルモード以外でこの命令を実行した場合特権違反例外が発生する。

用例 : RDCR c1, r2 //GPR[2] = CTRL[1]

WRCR | WRite Control Register:制御レジスタへの書き込み(R2形式)

31 26 25 21 20 16 15 0 011010(0x1a) Ra Rb 0000_0000_0000

WRCR Register A Register B Reserved

書式 : WRCR Ra, Rb

動作 : if (ExeMode != KernelMode)

Exception(PrivilegeViolation);

else

CTRL[Rb] = GPR[Ra];

例外 : 特権違反

説明: 汎用レジスタ Ra の値を、制御レジスタ Rb に書き込む。

カーネルモード以外でこの命令を実行した場合特権違反例外が発生する。

用例 : WRCR r1, c2 // CTRL[2] = GPR[1]

EXRT EXception ReTurn: 例外からの復帰(R0形式)

31 26 25 0

EXRT Reserved