悟净开发板硬件使用手册

上海复旦微电子集团股份有限公司

目录

1 开发板简介 4
2 开发板硬件配置 5
3 开发板实物图示 6
4 开发板功能描述 7
4.1 FMQL30TAI 芯片概述 7
4.2 配置加载模式 10
4.3 PS DDR3 13
4.4 PL DDR3 14
4.5 时钟管理 15
4.6 QSPI Flash 17
4.7 JTAG 接口 18
4.8 以太网接口 18
4.9 SD 卡 21
4.10 eMMC 22
4.11 串口 25
4.12 LED 27
4.13 按键 28
4.14 SMA 接口 29
4.15 CAN 接口 30
4.16 USB 接口 30
4.17 PS IIC 接口 33
4.18 EEPROM 34
4.19 SFP 接口 35
4.20 PCIE 接口 37
4.21 HDMI 输出接口 39
4.22 SDI 接口 40
4.23 HEADER 14X2 接口 41

用户须知—使用必看

开发板使用人员：

您好！感谢使用复旦微 悟净 FPAI 开发板，为避免在开发过程中遇到问题，请您在使用前阅读以下几点内容：

1. Fudan Micro 悟净开发板使用手册所有的参数说明来自于开发板原理图。
2. Fudan Micro 悟净开发板使用的是适配器 AC~220V 转 DC-12V 供电，使用过程中，防止触电。
3. 请不要对 Fudan Micro 悟净开发板上的元器件进行改动或者焊接，如有必要，请联系我司技术支持。
4. 未联系我司技术支持，对开发板进行改动，造成开发板损坏或者功能异常，须使用者自行承担，我司将不予赔付。

上海复旦微电子集团股份有限公司

1 开发板简介

悟净开发板是基于复旦微电子 FPAI 系列高端芯片 FMQL30TAI 开发的平台产品。

主要特色：

1） 国产化器件比例 90%以上

开发板上的主要芯片，其中包括电源模块、FPAI 芯片、DDR、Flash、eMMC 和外围接口芯片等，全部采购于国内芯片厂商。可以为客户的方案设计和项目开发提供了参考。

2）板卡设计紧凑

整板尺寸：233 (mm) x 139 (mm)

3）板上资源丰富

主芯片：FMQL30TAI

PS DDR：1GB DDR3 PL DDR：2GB DDR3

高性能接口：

- USB Uart
- USB2.0
- CAN
- 千兆以太网
- SFP+
- SMA
- HDMI
- PCIe x1
- SD Card
- eMMC
- SDI

4）Demo 丰富：

为用户提供 FPGA 开发、裸跑开发、Linux 开发、HLS 开发、Vxworks 开发等一系列教程，帮助客户加速产品设计开发。

2 开发板硬件配置


悟净开发板的主要配置列表如下：

名称	具体参数
FPAI	FMQL30TAI 4 核应用处理器 Programmable-Logic
PS 侧 DDR3	1GB DDR3
PL 侧 DDR3	2GB DDR3
FLASH	两片 256Mb QSPI FLASH
EMMC	32GB 8bit
时钟管理	PS 侧 50MHz、PL 侧 200MHz
以太网	2 路 10/100/1000Mbps 以太网
USB2.0	4 路 USB2.0
CAN	2 路 CAN
USB UART	2 路 USB UART
PCIe	1 路 PCIe x1
SFP	2 路 SFP 光纤通信
SDI	4 路 SDI 输入、一路 SDI 输出
HDMI	一路 HDMI 输出
TF-CARD	32GB TF-CARD
XADC	5 路 XADC 接口
RTC	1 路 RTC
EEPROM	1 片 512Kb EEPROM
LED	1 路 PS MIO LED、4 路 PL LED
KEY	1 路 PS MIO KEY、2 路 PL KEY
HEADER	PL 端 16 路通过 GPIO 接口
SMA	1 对 SMA 标准接口
JTAG	1 路 PS_JTAG、1 路 PL_JTAG

3 开发板实物图示

悟净开发板采用了单板设计模式，整板元器件密度高，外设种类多，应用功能丰富，客户可以根据项目需求，在开发板上验证所需功能，缩短开发周期，提升产品性能。

开发板实物图示如图 3-1 所示：



4 开发板功能描述

4.1 FMQL30TAI 芯片概述

FPAI 悟净开发板搭载了一颗复旦微的 FPAI 片上可编程系列芯片 FMQL30TAI




图 4-1

FMQL30TAI 集成了 4 核处理器系统（Processing System，PS），负责系统级控制与通用浮点计算；集成了全新一代诸葛架构神经网络处理器（Neural Processing Unit，NPU），原生支持 Transformer，负责高效 AI 计算；集成 125K 的可编程逻辑（Programmable Logic，PL），负责传感器数据预处理和定制化功能扩展。通过异构协同机制，30TAI 单芯片即可满足端侧智能应用全流程计算需求，包括预处理、AI 推理和后处理三个阶段，具备集成度高、小型化、高能效、高可靠性等优势，搭配全自主设计软件工具链 Icraft，可应用于智能传感器、智能算力子卡、可穿戴设备、多模态信息处理等场景，30TAI 详细技术指标如下图所示。

处理器系统性能	具体描述
处理器系统	四核处理器，最高工作频率可达 1GHz
一级缓存	单核独立拥有 32KB 指令缓存和 32KB 数据缓存
二级缓存	1024 KB
片上存储	256 KB
图像处理单元（GPU）	支持 OpenGL ES1.1, OpenGL ES2.0, OpenGL ES3.2, Vulkan 1.1 以及 OpenCL 2.0
	最高频率 667Mhz 下图像处理能力可达 1.3Gpixel/s, 浮点运算性能为 46.8GFLOPs
视频处理单元（VPU）	最高工作频率为 600Mhz
	支持 3840x2160@30 视频数据的编码和解码
	支持 H.264, HEVC(H.265), VP8, VP9 等编码标准
	支持 YUV422, YUV420 等图像格式
	支持 AFBC 解码输出格式，编解码输出支持直角旋转
DDR	支持 DDR3, DDR3L, LPDDR2 协议
	DDR3 速率 1600Mb/s
通用存储器接口	2x Quad-SPI, NAND, NOR
DMA 通道	8
通用外设	2x UART, 2x CAN2.0, 2x I2C, 2x SPI, 4x32b GPIO, 2xSD/SDIO
高速外设（内置 DMA）	2x USB , 2x 10/100/1000M 以太网
PS-PL 接口	2x 主 AXI 32-bit/64-bit
	2x 从 AXI 32-bit/64-bit
	4x 高速接口 AXI 64-bit
	16x 中断
Security	PUF，RSA+SHA，AES,SM4，安全启动（详细说明参考 UG601）

可编程逻辑单元	125K
块 RAM(36 Kb Blocks)	9.3Mb
DSP 单元(18x25 MACs)	400
PCI Express 硬核	Gen2 x4
高速串行收发器	4
ADC	2x 1 MSPS ADCs

AI 性能	具体描述
算力	8TOPS@INT8 ， 4TFLOPS@FP16/BF16，2TFLOPS@TF32


主频	1GHz
矩阵引擎数量	2x4
加速软核	支持解析可扩展的专用指令集，指令长度为 64bit；
	支持灵活配置计算顺序，匹配 MAC 数量、存储与数据带宽

产品的封装信息和 IO 信息如下表所示

封装形式		FCBGA676
封装尺寸		27 x 27 mm
高速串行收发器最高频率		12.5Gbps
高速串行收发器数目		4
处理器系统 I/O		128
可编程 I/O	HR	100
	HP	150

4.2 配置加载模式

FPAI 悟净开发板上支持多种加载启动设备，其中包括 JTAG 启动加载、QSPI Flash 加载加载和 SD 卡加载，加载方式的选择通过跳线帽来选，如下图所示：



MIO2 的上下拉配置决定了 FMQL30TAI 开发模式是级联模式还是独立模式；MIO3~MIO5 的组合配置决定了 FMQL30TAI 的启动加载模式；MIO6 的上下拉配置决定了 PLL 是否 Bypass；MIO7/MIO8 的上下拉配置决定了 Bank500 和 Bank501 的电压配置；

具体的模式配置和选型如下表所示：

All bootstrap pin status can be read in the SLCR BOOTMODE register(0x404)
MIO2 MIO3 MIO4 MIO5上下拉必须要能动态切换

BOOT MODE	MIO5	MIO4	MIO3	MIO2
JTAG	0	0	0	JTAG Chain Routing 0:Cascade Mode 1:Independent Mode
QSPI	1	0	0	
SD CARD	1	1	0	


MIO6	Mode for all 3 PLLs
0	PLL Enabled
1	PLL Bypassed

MIO Bank Voltage			
MIO Bank Voltage Setting	MIO8	MIO7	
	BANK1	BANK0	
2.5V or 3.3V	0	0	BANK0: MIO 0 - 15
1.8V	1	1	BANK1: MIO 16 - 53

PCB 和实物的跳线帽配置选择如下图所示：








R1
VCC
GND
U17
R135

4.3 PS DDR3


FPAI 悟净开发板 PS 侧内存接口搭载了复旦微（Fudan Micro）的 DDR3 内存颗粒，单片 DDR 颗粒大小是 4Gb，数据接口是 16bit，开发板采用了 Fly-By 的拓扑结构，部署了共 1GB 空间大小的 PS 内存空间，内存颗粒主频高达 1600MHz，数据带宽可达 1600MHz*32bit，DDR3 接口原理图如下图所示：






4.4 PL DDR3

FPAI 悟净开发板 PL 侧内存接口搭载了复旦微（Fudan Micro）的 DDR3 内存颗粒，单片 DDR 颗粒大小是 4Gb，数据接口是 16bit，开发板采用了 Fly-By 的拓扑结构，部署了共 2GB 空间大小的 PL 内存空间，内存颗粒主频高达 1600MHz，数据带宽可达 1600MHz*64bit，DDR3 接口原理图如下图所示：







4.5 时钟管理

FPAI 悟净开发板搭载了不同频率的时钟源，包括 PS 主时钟、用于 GT 的可编程时钟、固定频率 125MHz 的晶振、固定频率 100MHz 的晶振、DDR 的外部 200MHz 时钟、预留的 SMA 时钟接口等。注意 PS 的时钟需要 50M 时钟，不能使用 33.333M 的时钟。

时钟原理图如下图所示：





注意：由于 GT 模块只有 2 路时钟，故采用片选的方式确定进入 GT 时钟的频率。通过 J26、J27 两个跳线选择。具体参考原理图的标注。J26 选择 PCIE 的 100M 时钟还是 SI570 的时钟进入 bank112 的 CLK0。J27 选择 SDI 使用的 148.5M 还是 SMA 的时钟进入 bank112 的 CLK1。


4.6 QSPI Flash

FPAI 悟净开发板 PS 侧搭载了复旦微（Fudan Micro）的两颗 QSPI Flash，型号为 EFM25QL256-E16。QSPI 控制器外接的两颗 Flash 可用来存储 Boot 加载的代码镜像和用户数据。

EFM25QL256-E16 主要技术参数：

1. 容量 256Mbit
2. x1/x2/x4 支持
3. 工作电压 3V~3.6V
4. 温度范围：-55℃~ 125℃

QSPI 原理图如下图所示：




4.7 JTAG 接口

悟净 Demo 板的 JTAG 接口用于下载 FPGA 程序或者固化程序到 FLASH。为了方便用户调试，Demo 板上共留有 2 个 JTAG 接口,其中 PS 端的 EMIO_JTAG 接口是一个 20pin 的插座 U18，PL 端 JTAG 接口也是一个 20pin 的插座 U19。采用相同的接口,方便使用 ijet 进行级联模式下的调试。在独立模式下，开发板都配备了一个转接板。PS 端 JTAG 接口的原理图如图所示， PL 端 JTAG 接口的原理图如图所示。

EMIO 引出的 PJTAG 接口连接如下表所示：

信号名称	FMQL30TAI 引脚名	FMQL30TAI 引脚号
Z7_PS_TDO	IO_L15P_T2_DQS_12	AD16
Z7_PS_TCK	IO_L14P_T2_SRCC_12	AB15
Z7_PS_TMS	IO_L14N_T2_SRCC_12	AB14
Z7_PS_TDI	IO_L15N_T2_DQS_12	AD15




为了方便调试 PL，板载了一个 TYPEC 接口的仿真器，可以通过 TYPE-C 接口调试 PL 的程序。注意，防止 TYPE-C 接口跟 14pin 的 PL_JTAG 接口信号冲突，只有在短接 J35 的跳线后，才可以使用 TYPE-C 接口调试 PL，同时不能将仿真器插到 PL_JTAG 接口上。

4.8 以太网接口

Demo 板采用两片 PHY 芯片，它们为裕太微的 YT8521 以太网 PHY 芯片，可以实现 2 路 10/100/1000Mpbs 自适应以太网接口。其中一片以太网 PHY 芯片为 YT8521 连接至 FMQL30TAI 的 PS 端，一片以太网 PHY 芯片连接至 FMQL30TAI 的 PL 端。


PS 端以太网 PHY 芯片与 FMQL30TAI 的连接关系如下表所示:

信号名称	FMQL30TAI 引脚名	FMQL30TAI 引脚号	备注
PHY_TX_CLK	PS_MIO16_501	G21	RGMII 发送时钟
PHY_TX_CTRL	PS_MIO21_501	F22	发送使能信号
PHY_TXD0	PS_MIO17_501	G17	发送数据 bit0
PHY_TXD1	PS_MIO18_501	G20	发送数据 bit1
PHY_TXD2	PS_MIO19_501	G19	发送数据 bit2
PHY_TXD3	PS_MIO20_501	H19	发送数据 bit3
PHY_RX_CLK	PS_MIO22_501	G22	RGMII 接收时钟
PHY_RX_CTRL	PS_MIO27_501	F18	接收数据有效信号
PHY_RXD0	PS_MIO23_501	F20	接收数据 bit0
PHY_RXD1	PS_MIO24_501	J19	接收数据 bit1
PHY_RXD2	PS_MIO25_501	F19	接收数据 bit2
PHY_RXD3	PS_MIO26_501	H17	接收数据 bit3
PHY_MDC	PS_MIO52_501	A20	MDIO 管理时钟
PHY_MDIO	PS_MIO53_501	A19	MDIO 管理数据
PHY_RESET	IO_0_ 12	W14	复位信号



PL 端以太网 PHY 芯片与 FMQL30TAI 的连接关系如下表所示：

信号名称	FMQL30TAI 引脚号	备注
PL_PHY_TX_CLK	AD23	RGMII 发送时钟
PL_PHY_TX_CTRL	AD26	发送使能信号
PL_PHY_TXD0	AF24	发送数据 bit0
PL_PHY_TXD1	AF25	发送数据 bit1
PL_PHY_TXD2	AA24	发送数据 bit2
PL_PHY_TXD3	AB24	发送数据 bit3
PL_PHY_RX_CLK	AC23	RGMII 接收时钟
PL_PHY_RX_CTRL	AA25	接收数据有效信号
PL_PHY_RXD0	AB26	接收数据 bit0
PL_PHY_RXD1	AC26	接收数据 bit1
PL_PHY_RXD2	AE25	接收数据 bit2
PL_PHY_RXD3	AE26	接收数据 bit3
PL_PHY_MDC	AE22	MDIO 管理时钟
PL_PHY_MDIO	AF22	MDIO 管理数据
PL_PHY_RESET	AA13	复位信号




4.9 SD卡

悟净开发板包含了一个Micro型的SD卡接口，以提供用户访问SD卡存储器，用于存储FPAI芯片的BOOT程序，Linux操作系统内核，文件系统以及其它的用户数据文件。SDIO信号与FPAI的PS的BANK501的IO信号相连，因为该BANK的VCCIO设置为1.8V，但SD卡的数据电平为3.3V，我们这里通过TXS02612电平转换器来连接。特别注意CD信号的电平也为3.3V，如果跟FPAI的CD信号相连时，也需要经过电平转换。本开发板没有连接，而是将CD引脚常置低电平了。

信号名称	FMQL30TAI引脚名	FMQL30TAI引脚号	备注
SD_CLK	PS_MIO40	C22	SD时钟信号
SD_CMD	PS_MIO41	C19	SD命令信号

SD_D0	PS_MIO42	F17	SD 数据 Data0
SD_D1	PS_MIO43	D18	SD 数据 Data1
SD_D2	PS_MIO44	E18	SD 数据 Data2
SD_D3	PS_MIO45	C18	SD 数据 Data3
SD_CD	PS_MIO46	E17	SD 卡插入信号

SD 卡的原理图如下：




4.10 eMMC


FPAI 悟净开发板搭载了珠海秒存的 eMMC 颗粒，型号为 AT70B32G，挂在了 PL Bank11 的 IO 上，SD 控制器可通过外扩 EMIO 的方式进行访问 eMMC。


AT70B32G 主要技术参数：

1. 容量 32GB
2. x1/x4/x8 支持
3. 规范：eMMC 5.1 往下兼容 eMMC 4.41/4.51/5.0
4. 温度范围：-40℃~ 85℃

eMMC 的原理图如下图所示：


除时钟引脚外，所有引脚均可成对更换位置。时钟引脚可以在时钟引脚间更换
U1B
IO_0_13
IO_L1P_T0_13
IO_L1N_T0_13
IO_L2P_T0_13
IO_L2N_T0_13
IO_L3P_T0_DQS_13
IO_L3N_T0_DQS_13
IO_L4P_T0_13
IO_L4N_T0_13
IO_L5P_T0_13
IO_L5N_T0_13
IO_L6P_T0_13
IO_L6N_T0_VREF_13
IO_L7P_T1_13
IO_L7N_T1_13
IO_L8P_T1_13
IO_L8N_T1_13
IO_L9P_T1_DQS_13
IO_L9N_T1_DQS_13
IO_L10P_T1_13
IO_L10N_T1_13
IO_L11P_T1_SRCC_13
IO_L11N_T1_SRCC_13
IO_L12P_T1_MRCC_13
IO_L12N_T1_MRCC_13
IO_L13P_T2_MRCC_13
IO_L13N_T2_MRCC_13
IO_L14P_T2_SRCC_13
IO_L14N_T2_SRCC_13
IO_L15P_T2_DQS_13
IO_L15N_T2_DQS_13
IO_L16P_T2_13
IO_L16N_T2_13
IO_L17P_T2_13
IO_L17N_T2_13
IO_L18P_T2_13
IO_L18N_T2_13
IO_L19P_T3_13
IO_L19N_T3_VREF_13
IO_L20P_T3_13
IO_L20N_T3_13
IO_L21P_T3_DQS_13
IO_L21N_T3_DQS_13
IO_L22P_T3_13
IO_L22N_T3_13
IO_L23P_T3_13
IO_L23N_T3_13
IO_L24P_T3_13
IO_L24N_T3_13
IO_25_13
V19
AA25
AB25
AB26
AC26
AE25
AE26
AD25
AD26
AF24
AF25
AA24
AB24
AE22
AF22
AE23
AF23
AB21
AB22
AA22
AA23
AD23
AD24
AC23
AC24
AD20
AD21
AC21
AC22
AF19
AF20
AE20
AE21
AD18
AD19
AE18
AF18
W20
Y20
AA20
AB20
AC18
AC19
AA19
AB19
W18
W19
Y18
AA18
V18
PL_PHY_RX_CTRL
PL_PHY_RXD0
PL_PHY_RXD1
PL_PHY_RXD2
PL_PHY_RXD3
PL_PHY_TX_CTRL
PL_PHY_TXD0
PL_PHY_TXD1
PL_PHY_TXD2
PL_PHY_TXD3
PL_PHY_MDC
PL_PHY_MDIO
PL_UART_RXD0
PL_UART_TXD0
PL_UART_RTS0
PL_UART_CTS0
PL_UART_RXD1
PL_UART_TXD1
PL_PHY_TX_CLK
PL_PHY_RX_CLK
时钟引脚不可更换
HR_IO13_5P
HR_IO13_5N
HR_IO12_1P
HR_IO12_1N
HR_IO13_6P
HR_IO13_6N
HR_IO12_2P
HR_IO12_2N
HR_IO13_3P
HR_IO13_3N
HR_IO13_4P
HR_IO13_4N
eMMC_D7
eMMC_CLK
eMMC_D6
eMMC_D1
eMMC_D5
eMMC_CMD
eMMC_RESET
eMMC_D3
eMMC_D2
eMMC_D4
eMMC_D0
VCC1V8
Y19
AA26
AB23
AC20
AE24
AF21
VCCO_13
VCCO_13
VCCO_13
VCCO_13
VCCO_13
VCCO_13
C158
47uF
C1206
VCC1V8
C166
C167
C168
C169
C170
C171
C172
0.1uF
C0402
0.1uF
C0402
0.1uF
C0402
0.1uF
C0402
0.1uF
C0402
0.1uF
C0402
0.1uF
C0402_bga
Title


US1A
VCC3V3
VCCQ_eM
eMMC_D0
eMMC_D1
eMMC_D2
eMMC_D3
eMMC_D4
eMMC_D5
eMMC_D6
eMMC_D7
eMMC_CLK
eMMC_CMD
eMMC_DS
eMMC_RESET
R341
22
C533
1uF
C0603
C534
0.1uF
C0402_bga
R342
R343
0
0
C2
J5
A6
E8
E9
E10
F10
G10
K10
DAT0
DAT1
DAT2
DAT3
DAT4
DAT5
DAT6
DAT7
CMD
CLK
RFU/DATA STROBE
RESET
VDDI
RFU/VSS4
RFU/VSS5
JTDO
JTDI
JTMS_SWD
JTCK_SCK
UR_TX
NC
VCC1
VCC2
VCC3
VCC4
VCCQ1
VCCQ2
VCCQ3
VCCQ4
VCCQ5
VSS1
VSS2
VSS3
VSS6
VSSQ1
VSSQ2
VSSQ3
VSSQ4
VSSQ5
E6
F5
J10
K9
C6
M4
N4
P3
P5
E7
G5
H10
K8
C4
N2
N5
P4
P6
if use eMMC is not V5.0/V5.1, then NC this resitor
AT70B32G3S10F


VCC3V3
VCCQ_eM
C535
C536
C537
C538
C539
C540
4.7uF
C0805
0.1uF
C0402_bga



VCC1V8
VCCQ_eM
L33
2A
FERRITE-220

4.11 串口

悟净开发板上配备了两个个 Uart 转 USB 接口，分别连接了 FPAI 的 PL 端和 PS 端。PS 端的转换芯片采用 Silicon Labs CP2103GM 的 USB-UAR 芯片，USB 接口采用 MINI USB 接口，可以用一根 USB 线将它连接到上 PC 的 USB 口进行串口数据通信 。PL 端采用 TYPE-C 接口，它跟 PL 端的 JTAG 共用 TYPE-C 接口。


PS 端的引脚连接关系如下：

信号名称	FMQL30TAI 引脚名	FMQL30TAI 引脚号	备注
USB_UART_PS_RX	PS_MIO50_501	B22	UART 数据输入
USB_UART_PS_TX	PS_MIO51_500	B20	UART 数据输出



PL 端的引脚连接关系如下：


信号名称	FMQL30TAI 引脚名	FMQL30TAI 引脚号	备注
PL_UART_RXD0	IO_L8P_T1_13	AE23	UART 数据输入
PL_UART_TXD0	IO_L8N_T1_13	AF23	UART 数据输出



USB TO JTAG/UART
USB_JTAG_VCORE
USB_VCC3V3
U44
FT4232HL
USB_VBUS
X4
TPD4S012DRYR
ESD Transient Voltage Suppressor
GND_USBC
USB_JTAG_VPLL
USB_JTAG_VPHY
USB_JTAG_D_N
USB_JTAG_D_P
R440 1K
RESET#
R441 10K r0402
R439 10K r0402
R442 10K r0402
U46
93LC56B-I/SN
VCC
NC
ORG_NC
VSS
CS
CLK
DI
DO
EECS
EECLK
EEDATA
R443 2K
OSCI
OSCO
TEST
REF
R444 12K
X5
12.00MHz
C601 27pF
C602 27pF
PWREN#
SUSPEND#
JTAG1_TCK_3V3
JTAG1_TDI_3V3
JTAG1_TDO_3V3
JTAG1_TMS_3V3
VCCO_JTAG_ON
U45
TXS0108EPWR
VCCB
VCCA
UART X2
VCC1V8
C598 0.1uF
C599 0.1uF
C597 0.1uF
C600 0.1uF
C608 4.7uF
C609 0.1uF
C610 0.1uF
C611 0.1uF
C603 0.1uF
C604 0.1uF
C605 0.1uF
C606 0.1uF
C607 0.1uF
GND

4.12 LED

悟净开发板上有 5 个 LED， 1 路 PS 端 LED，4 路 PL 端 LED。

信号名称	FMQL30TAI 引脚号
PS_MIO7	E23
PL_LED1	J1
PL_LED2	M6
PL_LED3	H7
PL_LED4	J8






4.13 按键


在功能底板上有 4 个按键， 1 路复位按键， 1 路 MIO 按键， 2 路 PL 按键。

信号名称	FMQL30TAI 引脚名	FMQL30TAI 引脚号
PS_KEY	PS_MIO47_501	B19
PL_KEY1	IO_L11P_T1_SRCC_34	F8
PL_KEY2	IO_L11N_T1_SRCC_34	E7



4.14 SMA 接口


悟净开发板的 GTX 接口有一对收发的 SMA 接口，同时有一路对应的时钟 SMA 接口。由于 JFMQL30TAI 的芯片只有一个 bank 的 GT，故通过一个 MUX 进行片选切换。PCIE 接口、SFP 接口、SDI 接口、SMA 接口同用同一个 bank 的 GT。各个接口的选择通过 J12 进行片选。当 J12 的 GTX_LANE_SEL3 接低电平时，选择使能 SMA 接口连接 Bank112.




4.15 CAN 接口

悟净开发板上有 2 路 CAN 通信接口，一路连接到 PS 端 BANK500 的 IO 上，CAN 收发芯片选用了 TI 公司的 SN65HVD232DR 芯片，工作在 3.3V。另外一路 CAN 接口连接到 PL 端，

信号名称	FMQL30TAI 引脚名	FMQL30TAI 引脚号	备注
PS_CAN_R	PS_MIO14_500	D23	CAN 接口接收
PS_CAN_D	PS_MIO15_500	C24	CAN 接口发送



信号名称	FMQL30TAI 引脚名	FMQL30TAI 引脚号	备注
PL_CAN_R	IO_L16P_T2_12	AF15	CAN 接口接收
PS_CAN_D	IO_L16N_T2_12	AF14	CAN 接口发送




4.16 USB 接口

悟净开发板上有 4 个 USB2.0 HOST 接口，USB2.0 收发器采用的是一个 1.8V 的，高速的

支持 ULPI 标准接口的 USB3320C-EZK 芯片，再通过一个 USB HUB 芯片 USB2514 扩展出 4 路 USB HOST 接口。FPAI 的 USB 总线接口和 USB3320C-EZK 收发器相连接，实现高速的 USB2.0Host 模式的数据通信。USB3320C 的 USB 的数据和控制信号连接到 FPAI 芯片 PS 端的 BANK501 的 IO 口上， USB 接口差分信号(DP/DM)连接到 USB2514 芯片扩展出 4 个 USB 接口。2 个 24MHz 的晶振为分别为 USB3320C 和 USB2514 芯片提供时钟。4 个 USB 接口为扁型 USB 接口(USB Type A)， 方便用户同时连接不同的 USB Slave 外设(比如 USB 鼠标和 USB 键盘)，每个 USB 接口提供了+5V 的电源。


USB2.0 引脚分配：

信号名称	JFMQL100TAI 引脚名	备注
OTG_DATA4	PS_MIO28_501	USB 数据 Bit4
OTG_DIR	PS_MIO29_501	USB 数据方向信号
OTG_STP	PS_MIO30_501	USB 停止信号
OTG_NXT	PS_MIO31_501	USB 下一数据信号
OTG_DATA0	PS_MIO32_501	USB 数据 Bit0
OTG_DATA1	PS_MIO33_501	USB 数据 Bit1
OTG_DATA2	PS_MIO34_501	USB 数据 Bit2
OTG_DATA3	PS_MIO35_501	USB 数据 Bit3
OTG_CLK	PS_MIO36_501	USB 时钟信号
OTG_DATA5	PS_MIO37_501	USB 数据 Bit5
OTG_DATA6	PS_MIO38_501	USB 数据 Bit6
OTG_DATA7	PS_MIO39_501	USB 数据 Bit7
OTG_RESETN	PS_MIO8_500	USB 复位信号


ps_mio8 作为usb的复位，同时复位两个芯片
PS_MIO8
D5
BAS16XV2T1G
D6
VCC1V8
VCC3V3
R117
1.5K
R118
R120
10K
C133
10uF
C0805
C123
C131
0.1uF
C0402_bga
U15
USB3320C-EZK
VDDIO
RESETB
VBAT
VDD33
VDD18_1
VDD18_2
STP
NXT
DIR
CLKOUT
DATA0
DATA1
DATA2
DATA3
DATA4
DATA5
DATA6
DATA7
RBIAS
NC
GND
VBUS
CPEN
DM
DP
ID
SPK_L
SPK_R
REFCLK
XO
REFSEL0
REFSEL1
REFSEL2
OTG_STP
OTG_NXT
OTG_DIR
OTG_CLK
OTG_DATA0
OTG_DATA1
OTG_DATA2
OTG_DATA3
OTG_DATA4
OTG_DATA5
OTG_DATA6
OTG_DATA7
R119
15R
R130
8.06K
R121
1K
USB2_5V
VUSB_V_EN
R124
15R
R125
15R
USB_DM
USB_DP
R128
10K
R129
1M
Y2
24.000MHz
C135
4.7uF
C0805
C132
2.2uF
C0603
C134
C136
C137
C138
C139
18pF
C0402_bga
VCC1V8
U16
USB2514
RESET_N
VBUS_DET
DM_UP
DP_UP
USB_DM
USB_DP
SUSP_IND/LOCAL_PWR/NON_REM0
SDA/SMBDATA/NON_REM1
SCL/SMBCLK/CFG_SEL0
HS_IND/CFG_SELT
R122
R123
R125
R127
10K
VDD33_1
VDD33_2
VDD33_3
VDD33_4
VDD33_5
VDD33_6
PLLFILT
CRFILT
XTALOUT
XTALIN/CLKIN
VBUS_DET
DN1
DP1
DN2
DP2
DN3
DP3
DN4
DP4
TEST
RBIAS
OCSn1
OCSn2
OCSn3
OCSn4
PRTPWR1/BC_EN1
PRTPWR2/BC_EN2
PRTPWR3/BC_EN3
PRTPWR4/BC_EN4
R131
12K
VSS_PAD
C140
C141
C142
C143
4.7uF
0.1uF
C0805
C0402_bga
R133
1M
Y3
24.000MHz
C149
C150
18pF
C144
1nF/250V
R132
1M
VCC5V0
C145
U17
TPS2051BDBV
IN
OUT
EN
GND /OC
VUSB_V_EN
R135
10K
C146
C147
C148
100uF
7343
22uF
C1206
4.7uF
C0805
R134
100K
USB2_5V
VCC3V3
C124
C125
C126
C127
C128
C129
C130
2.2uF
C0603
C0402_bga
L7
L8
BLM18SG121TN1
C121
C122
VBUS3
VBUS4
J10
J11
DUAL USB
VBUS1
VBUS2
VBUS3
VBUS4
D1-
D1+
D2-
D2+
GND1
GND2
SHIELD

4.17 PS IIC 接口


FPAI 悟净开发板的 PS 端也集成了 IIC 接口，通过 IIC 控制 PCF8563T，生成可编程时钟频率和中断信号，具体电路原理图如下图所示。



信号名称	引脚号	备注
PS_RTC_SCL	B21	IIC 的 SCL 信号
PS_RTC_SDA	A18	IIC 的 SDA 信号

4.18 EEPROM


FPAI 悟净开发板集成了 EEPROM 功能，通过 PL 端 IIC 接口进行访问，EEPROM 设备没有直接与主芯片 FMQL30TAI 连接。电路原理图如下图所示。




4.19 SFP 接口

Demo 板提供了两个 SFP 光接口，用户可插入 SFP 光模块实现光纤通信。 SFP 光模块接口的原理图如下图所示。由于 FPAI 的引脚受限，光模块的 SDA、SCL 并没有连接到 FPAI 上，而是通过一个排针引出。后续如果需要使用，可以连接到 CON40 芯上进行调试。SFP 模块默认配置为全速率（Full BW）模式。同样，SFP 接口通过 MUX 接口连接到 bank112 上。

当 J12 的 GTX_LANE_SEL1 为低电平时，选择将 SFP0 连接到 bank112 上。




当 J12 的 GTX_LANE_SEL2 为低电平时，选择将 SFP1 连接到 bank112 上。



模块内部集成AC耦合电容，差分阻抗100欧姆，发射输入信号摆幅500~2400MV，接收输出摆幅370~2000MV


3.3V±5%，I≥300mA，电感阻抗小于1欧姆，滤波网络保证热插拔时浪涌小于30mA




4.20 PCIE 接口

FPAI 悟净开发板集成了高速 PCIE x1 接口，接口形式采用金手指。同样，PCIE 接口也是通过 MUX 连接到 bank112 上。


当 J12 的 GTX_LANE_SEL0 连接低电平时，选择 PCIE 接口连接到 bank112 上。



同时，注意时钟同样通过跳线进行选择，当 J26 的 1、2 脚短接时，选择 CLK0，即 PCIE 的时钟进入 bank112 的 CLK0.




电路原理图如下图所示。


J36
VCC12_PCIE
VCC12_PCIE
B1
B2
B3
B4
B5
B6
B7
B8
B9
B10
B11
+12V_2
+12V_3
+12V_4
GND4
SMCLK
SMDAT
GND5
+3.3V_2
JTAG_TRST#
+3.3Vaux
WAKE#
PRSNT#_1
+12V_0
+12V_1
GND0
JTAG_TCK
JTAG_TDI
JTAG_TDO
JTAG_TMS
+3.3V_0
+3.3V_1
PERST
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
PCIE_PRSNTX1
VCC12_PCIE
PCIE_WAKE
R447
15
PCIE_RST
B12
B13
B14
B15
B16
B17
B18
CLKREQ#
GND6
PETP0
PETN0
GND7
PRSNT#_2_N1
GND8
GND1
REFCLK+
REFCLK-
GND2
PERP0
PERN0
GND3
A12
A13
A14
A15
A16
A17
A18
PCIE_RX0_P
PCIE_RX0_N
PCIE_RX0_P
PCIE_RX0_N
PCIE_PRSNTX1
C612
C613
C614
C615
0.01uF
0.01uF
0.22uF
0.22uF
PCIE_CLK_P
PCIE_CLK_N
PCIE_TX0_P
PCIE_TX0_N
PCIE_CLK_Q0_P
PCIE_CLK_Q0_N
PCIE_TX0_P
PCIE_TX0_N
PCIE GFX1
VCC3V3
R445
NC
PCIE_RST
R446
NC
PCIE_RST
PCIE_RST

4.21　HDMI 输出接口


HDMI 输出采用了 IO 模 HDMI 信号，输出可以达到 720P@60HZ 高清传输。实测 1080P@60HZ 的信号输出，有的显示器会存在闪屏的情况。因为在运行 1080P@60HZ 的时候，HR 的 bank 的时钟运行在 748.5M 的 TMDS 速率，超出了手册 HR 的 bank 的 IO 的最高 710M 的速率要求。




4.22 SDI 接口

悟净开发板支持 SDI 的输入和输出接口，具有 4 路的 SDI 的输入接口，一路 SDI 的输出接口。同样通过 MUX 进行选择，当 J26 的 GTX_LANE_SEL0~3 连接高电平时，选择 SDI 的接口。SDI 的输入采用自适应电缆均衡器 LMH0344，SDI 的输出采用自适应电缆驱动器 LMH0302。

LMH0344 自适应电缆均衡器设计用于均衡通过电缆（或具有类似色散损耗特性的任何介质）传输的 3-Gbps、HD-SD 的 SDI 数据。均衡器工作在从 125 Mbps 到 2.97 Gbps 的宽数据速率范围内，支持 ST424、ST292、ST344 和 ST259。



LMH0302 3Gbps HD/SD SDI 电缆驱动器设计用于 ST424、ST292、ST344 和 ST259 串行数字视频应用。LMH0302 以高达 2.97Gbps 的数据速率驱动 75 欧姆传输线路(Belden 1694A、Belden 8281 或等效电缆)。LMH0302 提供有两种可选转换率，以符合 ST259 和 ST424/292。输出驱动器可通过输出驱动器使能引脚实现掉电。



4.23 HEADER 14X2 接口

FPAI 悟净开发板集成了可测试接口，接口形式采用 2.54MM 的插针接口。其中包含了 4 根 3.3V 的 GPIO 接口，12 根 1.8V 的 GPIO 接口，用户可以根据自己的需求进行测试。

电路原理图如下图所示。

