



Ch.5 Synchronous Sequential Logic - part B

introduce

- · latch's problem
 - 1. when to enable a latch
 - 2. need to quickly diable a latch
 - difficult to control the timing of latches in a large circuit.
- ⇒ clocks, and filp-flops 해결!
 - 1. clock : 언제 memory에 쓸 지 알려줌
 - 2. ff: 정해진 시간 내에 정확히 memory에 빨리 wirte 할 수 있도록 해줌
 - example -(ALU)
 - · latch = ALU의 memory로 사용 , 0000은 최상사 기사하는 4기시의 (atch + 000) 로 면사!
 - 1. latch가 disable되어 원치 않는 data가 저장되는 것을 막아야 함
 - → ALU가 새로운 값을 계산할 동안 latch가 disable ⇒ 저장될 수 x




2. ALU의 계산이 끝나면 latch가 enable 되어 새로운 값이 저장되어야 함




3. latch가 계속 빠르게 disable되어야

ALU가 새로운 값을 읽고 새로운 결과 값을 낼 시간이 생김



- 。 latch를 사용하기 위해 꼭 필요한 것
 - 1. 새로운 값이 저장될 준비가 될 때까지 latch가 disable
 - ready 되었는지 어떻게? → add another signal to our circuit. → (clock)사용
 - \circ signal = 1 \rightarrow latch가 ALU 계산 끝 + data가 저장될 준비 완료로 판단 (clock)

* clack petTod क्रेक्स प्रमिन्ति। 그 되사 끝나는 시간에 앗게 · जन श्रेव्य विधासमा स्वा write पर युक् क सम्बर्ध result के ब्रेट्स प्र





oolog disable

- 2. latch가 새로운 값이 update 될 동안 적당히 enable
 - 어떻게 enable, 또 얼마나 빠르게 disable? → ff 사용으로 해결!

Odtrect input: 0000

D bozuna Epteanor Aing





Clock

a special device that whose output continuously alternates btwo and 1)

- clock period(clock cycle time) : clock이 바뀌는데 걸리는 시간
- **clock frequency**: clock period의 역수 (**=hertz**)

clock period





/nchronize cirucits에 주로 사용!

- 1. generate a repeating,
- pattern of 0s and 1s
- → can trigger certain events in a circuit.


ex. writing to latch

2. 만약 여러 circuits이 같은 clock signal을 사용 → 서로 동작 조정 가능

Filp-Flops

latch를 어떻게 잠깐 enable 시킬 지 → ff가 해결!





• C=0

- 。 D latch(master) : enable → D input이 바뀌면 output도 바뀜
- D
 Q(t+1)
 Operation

 0
 0
 Reset o

 1
 1
 Set |

INDUCTION DEFENDING

- 。 SR latch(slave) : disable → D의 output이 바뀌어도 영향 x, 현재 값 유지
- ⇒ No change

• C=1

- D latch(master): disable → C=1이 되기 전의 마지막 D input 유지, no change
- o SR latch(slave): enable → D의 output 영향 o
- JOHPUT HLAPPO E
- ⇒ C가 0에서 1로 바뀌는 순간에만 ff output이 바뀜(new input이 반영 됨)
- ⇒ positive edge-tirggered flip-flop (D latch와 다른 점)




Fig. 5-8 Clock Response in Latch and Flip-Flop

=> धीसा data = thot =outer atth Latch = रे रीवा!





Fig. 5-10 D-Type Positive-Edge-Triggered Flip-Flop

明别的

Direct Inputs

- Q의 starting value → direct(asynchronous) input
 - ff 초기화하기 위해 set을 초기값으로 줌 (synchronously도 가능은 하지만 너무 네겨움)
 - next Q부터는 synchronous하게 동작



	5'	R'	С	D	Q	
ſ	0	0	×	x	Avoid!	١,
1	0	1	×	×	1 (set)	l
L	1	0	×	×	0 (reset)	ŀ
ı	1	1	0	×	No change	ľ
	1	1	1	0	0 (reset)	l
L	1	1	1	1	1 (set)	

Direct inputs to set or reset the flip-flop S'R' = 11 for "normal" operation of the D flip-flop

JK flip-flop


SR latch와 비슷하지만,

















T flip-flop

current를 유지하거나 current의 complement만 출력








Timing diagrams

"present", "next" → relative (인제을 늉제도 보다이 따라 다음 → 당에게)



POSITIVE Edgest oruge QUI NEGX