regimentation → external fragmentation

paging → memory 212 79.06. (page table 212.640=66)

=(TLB) 95.121215 9211 6476 → cacheot 2126



10. Translation Lookaside Buffer

▼ Paging ⇒ Leach!! at Cooks ...

address space → 작고 고정된 사이즈로 chopped into(잘게 나눠짐)

- → 많은 양의 information mapping 필요로 함
- · stored in physical memory → register かた (page table은 memory on えなける)
- 각 virtual address에 대한 추가적인 memory lookup 필요로 함 (더 않은 이정들도 필요 2 참) CVPN →PTN 약정)
- → 어떻게 address translation 속도를 높일 수 있을까?
 - 어떤 hw support 필요로 하는가?
 - OS의 간섭 필요로 하는가?

▼ Translation-Lookside Buffer(TLB)

- MMV: address space를 지원하기 위해 hw가 지원하는 것들 ex) address translation preudo code 등...
 - → 메모리와 관련해서 cpu가 지원해야 하는 일을 뜻함.
 - ⇒ OS: MMU와 관련된 것들을 잘 설정해줘야 함

大TLB! MMV 3 製料

▼ TLB

CPU에 구현되어 있는 MMU(memory management unit)의 한 부분


- → address-translation cache address translation 3012
- 자주 접근하는 아이들을 cache memory에 저장해 놓음 → 메모리 데이터 접근
 - TLB에 hold 되었던 desired +tanslation이 있다면
 - page table에 대한 접근 없이 빠르게 translation 수행 가능
- · Basic algorithm

SUCCESSMEMORY SPETSFILL

```
(VPN)= (VirtualAddress & VPN MASK) >> SHIFT
         (Success, T1bEntry) = TLB Lookup(VPN) → TLB entry>ナ 있는지 안전 라인
        - if (Success == True) // TLB(hit)☆
           if (CanAccess(TlbEntry.ProtectBits) == True) ⇒ 다양한 b근 정생적인지
TLB
                                                                           address
             offset = VirtualAddress & OFFSET MASK
htt
                                                                           ttonslotton
             PhysAddr = (TlbEntry.PFN << SHIFT) | offset
            Register = AccessMemory(PhysAddr) //접근하고자 하는 메모리 영역
                                                         LIPTE SECURE MEMORY 25%
           else
                                                                     9+3H5-Stc+!1
             RaiseException(PROTECTION_FAULT)
        else // TLB miss
           PTEAddr = PTBR + (VPN * sizeof(PTE))
           PTE = AccessMemory(PTEAddr)
 TLB
           if (PTE.Valid == False)
 miss
            RaiseException(SEGMENTATION_FAULT)
           else if (CanAccess(PTE.ProtectBits) == False)
             RaiseException(PROTECTION_FAULT)
             TLB_Insert(VPN, PTE.PFN, PTE.ProtectBits) 州企 UPN entty
             RetryInstruction()
                  > TLB htt an ME!!
```

가정 : a simple linear page table 🐆 , h/w managed TLB

▼ example



```
o 8-bit addressing ⇒ offset: 467+, VPN: 467+
o 16-byte pages ⇒ 24
```

- an array of 10 → 4byte integers : M+D07
 - o starting at virtual address 100 → 2^4 * 6 + 4 → VPN 6번지에 4번부터
- simple loop

```
int sum = 0;
for (i = 0; i < 10; i++){
    sum += a[i];
}
//sum -> register로 해결 -> address translation과 무관한 아이라고 보자
```

- ∘ hit rate 70% →
- o spatial and temporal locality (এটা, ইনুস্ব e হে ১৮৯৮ শুরা)
 - 프로그램 실행 시 접근하는 메모리 영역의 경향
 → 이미 접근이 이루어진 것의 근처에만 접근하거나 접근이 한 번 이루어진 주소는 자주 접함

▼ Translation-Lookside Buffer(TLB) - 2

누가 TLB MTSS을 제2 ?

- ▼ who handles the TLB Miss
 - CQU)
 - 1. hw managed TLB
 - CISC (ex. x86)
 - hw는 PTBR을 통해 page table이 memory 어디에 위치해 있는지 + 정확 한 format을 완전히 알아야 함
 - In x86 → CR3, multi-level page table

```
hw → 자체적으로 page table 접근할 수 있는 능력이 필요(TLB miss 대비)

OS: PTBR 값을 잘 넣어줘야 함

(multa-(evol Page table)

CR3 register → page table base 주소를 잘 가지고 있어야 함

2. sw managed TLB
```

• RISC (example, MIPS): CPU가 해결하지 않고 linux에게 책임을 넘김

```
VPN = (VirtualAddress & VPN_MASK) >> SHIFT
            (Success, TlbEntry) = TLB Lookup(VPN)
           if (Success == True) // TLB hit
              if (CanAccess(TlbEntry.ProtectBits) == True)
                offset = VirtualAddress & OFFSET_MASK
                PhysAddr = (TlbEntry.PFN << SHIFT) | offset
                Register = AccessMemory(PhysAddr)
                RaiseException(PROTECTION_FAULT)
TLB MISS
              RaiseException(TLB_MISS) //exception 발생 -> OS가 알아서 처리
```

- trap handler: TLB update하기 위해 privileged instructions 사용함
 - trap을 일으키는 instruction에 따라 실행을 재개해야 함
 - TLB misses의 infinite chain 일으키지 않기 위해 조심해야 함
- OS: page table을 implement하기 위해 어떤 data structure든 쓸 수 있음 (MUHT, linear 25 28371) 15)

▼ TLB contents


- Fully associative
 - 。 어떤 주소에 대한 translation이든 모두 TLB 빈 공간에 들어갈 수 있음
 - o hw desired translation 찾기 위해 전체 TLB를 병렬로 search ↔
- entry가 가지고 있는 정보
 - O∘ VPN
- ② o PFN
 - other bits o other bits (유한 VPN (PFN 않는 가지고 있는지!) ③ ■ Vaild bit : entry가 vaild transition을 가지고 있는지 여부를 나타냄

 - Protection bits: page가 page table에 접근 할 수 있는지 나타냄
 - Address space identifier, dirty bit, etc.

La miche statol states!

▼ Context Switches

• TLB: 현재 실행 중인 procee에만 vaild한 virtual-to-physical transaltion 포함



- context switch할 때 TLB contents 어떻게 관리?
 - o flush the TLB on context switches > volta またらり つとえがしまり

b1172! (

- Addres space identifier (ASID)

			C	overhead 해결=>address ID(ASID)
VPN	PFN	valid	prot	ASID
10	100	1	rwx	07
-	-	0	-	- 学红 UPN 社
10	170	1	rwx	2 -
-	-	0	-	-
				중복되는 VPNID 가지고 잇어도 갠찬음

▼ Sharing of pages pyee ? Ele ase!

- 사용 중인 physical page의 수를 줄이면 memory overhead 줄일 수 있음
 - process의 address space 너무 큼 → 쓸 때만 copy하기
 - 。 방법 예시 : binaries, shared libraries, fork() ⇒ 공유가능
- shared memory IPC


나는 process 중 write operation of others overhed = # # # # Overhed

				ラ生ない Upy Me M			
	VPN	PFN	valid	prot	ASID		
	10	101	1	r-x	1		
	-	-	0	-	-		
	50	101	1	r-x	2		
	\-	-	0	-	-		

vpn → 다름, pfn → 같음
→ Shated me mony 쓰는 경우

▼ Replacement Policy → TLB가 ९% world प्रायम्हला (माउटे pageon) दिशे क्यांत्र मार्गिक मार्गिक क्यांत्र क्या

- TLB replacement policy 어떻게 design?
 - 우리가 새로운 TLB entry 추가하려고 할 때 어떤 TLB entry가 교체됨?
 ⇒ 이것에 대한 법칙!!
 - miss rate 줄이기를 목표로 함▲
- basic polices (대문적인 Algorathm → 모든용 4w에게 광당인것은 K)
 - OLRU(Least-Recently-Used)
 - 최근에 안 쓰인 놈은 앟으う도 안 쓸 거라고 가정
 - eviction의 우선 순위가 됨
 - 크기가 n인 TLB로 n+1 page를 loop할 때 unreasonable 」 되게 多り 能力ない ※ QC 1 → のは以来 パスからし パス



6

• 하나 더 더해서 가장 접근한 지 오래 된 놈 빼버림

②Random → 咽性化!

■ 랜덤으로 eviction

▼ 모든 법칙 적용한 example

- 실제 예시 → MIPS TLB entry
- $=2^{2} \times 2^{10} = 2^{10}$
- 32-bit address space with 4KB page
 - (2) bit offset
 - 20-bit VPN

0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31

VPN G			ASID				
PFN			С	[V		
 -> 224 ×4KB=	224 x 22 x 2	1° B	= 26	x2901	3 =	= 64	- † C-

- PFN : 24bits → 64GB main memory
- Global bit(G): process 사이에 globally shared인 page 표시 위해 사용

 → (이라면 Process에 생활동이 모두 응규 → ASID 우시
- · ASID bits Ly Context Switch 针HHH 型L Ly ex) bestel address space
 - address space 사이를 구별하기 위해 사용
 - PID 보다 더 적은 bit 사용 (운영제제 process 개선 > TLB entry AsID 카(누)
- ASID 개수보다 더 많은 process 생성할 수 없고 나 사건 등 .

 ASID가 지원되지 않는 것처럼 행동 (원 + Mble entry) (Hushed)

 process에게 ASID는 동적으로 할당 수 하가 일반적인 쓰는 방법 .
- Coherence bits(C): page가 hw에 의해 어떻게 cached 되는 지 표시
- Dirty bit(D)
- Vaild bit(V)

=> multi level page tableoute TLB 3/3/4 P