

11. Multi-Level Page Tables

) page table युत्रा सिंधिका शिक्षाल सार्धि भिष्ठी

- ▼ Paging ⇒ page table 37/ 74/45/45/
 - ▼ Linear page table (৮৮৮৭ ২ বুল্লের ইুমা)
 - page table : 너무 커서 메모리 소모량이 많음
 - o abstraction을 적용하기 위한 memory 낭비도 큼 → cpu에 있기 어려움
 - · example
 - o 32-bit address space with 4KB pages


 o 4byte PTE

 VPN: 20 bit -> page 14th 2²⁵

 o 4MB per page table

 Page table 27: 2²⁰ x 4B = 4MB

 Lyte page 37
 - → 메모리에 계속 있어야 하는데.. 더 작게 관리할 순 없을까? +) 작에 유자하네는 생기는 좋지 않은 명하도 있지 않는거나?
 - page table 어떻게 작게 만들까?
 - 새로운 data structure는 없을까?
 - 。 새로운 걸 사용하게 되면 어떤 비효율성 발생?



example: 16KB address space with 1KB pages

- bigger pages > thistan 41th Page 4172er 71848xt!!
 - page 사이즈 커짐 → page table entry의 정보는 작아짐 → cache, heap
 (Poste 개사 → entry으
 - example

4KB -> (6KB (44H)

- 32-bit address space with 16KB pages → 24 × 210 = 219
- 1MB per page table

ffset: 1467+

VPW: 1867+

Big page → 각 page 내에 낭비되는 놈 존재
 → ભ્યુ은 ઉચ્ટ → 사상속 등에 생각수

Page table =11: 218 ×4 = 220 = 1MB

internal fragmentation page પાળામ લક્ષ્મેર રાષ્ટ્ર ગાંક

Page 744 Page 3-7

- process가 필요한 양보다 더 큰 메모리가 할당되어 공간 낭비 발생 (Page 내어(Ke(나어지 부분이 거ろ...)
- process : 실제로 사용하지 않는 메모리 영역 가지고 있게 됨
- ↔ external fragmentaion : 메모리는 남는데 너무 쪼개져서 사용 불가한 경우
- ➡ 대부분의 system : 보통 상대적으로 작은 page size 사용
 - 4KB in x86, 8KB in SPARCv9

② ▼ Hybrid approach > Mating, cogment shoul Hebutyt!

· paging and segments

where apaceul page table 274


각 segment 마다 하나의 page table

(code, heap, stack)

- · 3개의 base/bound pair → 4egment를 기결적으로 3기내고 나누겠다는 뜻
 - base register : segement마다 page table의 물리적인 주소를 가지고 있음
 - segment 스스로 point x
 - bounds register : segement 내부 최대 vaild page의 않을 가지고 있음

willinear page table에 비해 memory saving 효과가 큼

- stack, heap 사이에 할당되지 않은 page : 더 이상 page table 공간 차지 x 나 있다. 나는 생긴 아나는 생 !
- example



buse address?

11. Multi-Level Page Tables

2

- 32-bit address space with 4KB pages vpv : (8bt+ 4 segments
 - 00: Unused → but's example out the CPU>F of 23711 7/2
 - 01: Code
 - 10 : Heap
 - 11 : Stack
- <u>단점</u>

- U → MULOC 산독 쓩 → 앤 마지막 ffee K . ①크지만 부족하게 사용되는 heap : 낭비되는 page가 많음 U 나 나는 free C

- heap에 대해서는 linear한 page table로 관리해야 함 ⇒ 그만큼인 (Next-한 entry)들을
- but, page table이 가변적으로 변해버림 ⇒ 성
- free → waste 발생 / allocate → 더 큰 공간 필요
- ⇒ memory copy overhead가 발생할 수 있음
- Dexternal fragmentation => segment 2714 page table 4 -> memory
 - page table은 이제 arbitary size로 사용 가능하다고 하자.
 - → memory 내부의 free space 찾는 것이 더 복잡할 수도 있음.
- → Big page, Gegmentation 35 573 324
- → 단점극복방법 ?

- ▼ Multi-Level Page tables > page table 44th > >>>>> The
 - ▼ page table

pase-sized unit에 꽉 맞게 들어가도록 page table 조각냄

• 만약 PTE의 전체 page가 invaild할 경우 page table의 모든 page가 할당되지 않음

▼ page directory


page table의 page가 어디에 있는지 or page table의 전체 page 중 no vaild page를 포함하고 있는 지에 대해 알려줌

*100ge वेदानास ठाया ये के.

		P	age Tabl	e		
	PFN	valid	prot	present	dirty	
1	10	1	r-x	1	0	76
1	•	0	r-x	Ð	ı	1 code
ı	1	0	-	ı	J	2
	1	0	1	1	,	2 3 4 5
	23	1	rw-	1	1	5
	•	0	•	-	1	heap
	-	0	-	-	•	1
	•	0	•	•	'	۱ ل
	•	0	•	-	1	
	1	0	1	1	1	
	•	0	•	•	ı	
	•	0	-	ı	1	7
	1	0	1	1	1	
	•	0	•	•	ı	stack
	28	1	rw-	1	1	1,100
	4	1	rw-	1	1 -	H

page table 내부에서 일정 공간을 heap 공간으로 지정하는 방식

▼ Multi-level page tables > ted agatemorate olyget a zot 가는



· address +translation => preudo code

```
VPN = (VirtualAddress & VPN_MASK) >> SHIFT
                     (Success, TlbEntry) = TLB_Lookup(VPN) → 水と VPN에 대하여 TU3
                     if (Success == True) // TLB Hit
                       if (CanAccess(TlbEntry.ProtectBits) == True)
                         Offset = VirtualAddress & OFFSET_MASK
                         PhysAddr = (TlbEntry.PFN << SHIFT) | Offset
                         Register = AccessMemory(PhysAddr)
  ÷ગબ્રબ( <del>ટ</del>
   bengo cogeet
                         RaiseException(PROTECTION FAULT)
                     else // TLB Miss -> TLB linear와 다른 코드임
                       //first, get page directory entry
                       //Vpn -> page dir index, page table index 두 가지로 구성
page dir
                       PDIndex = (VPN & PD_MASK) >> PD_SHIFT
                       PDEAddr = PDBR + (PDIndex * sizeof(PDE))
enthy 家川
                       PDE = AccessMemory(PDEAddr) => Page dt entry
                       if (PDE.Valid == False)
                         RaiseException(SEGMENTATION_FAULT) → Page to
                       else
                        // PDE is valid: now fetch PTE from page table
                         PTIndex = (VPN & PT_MASK) >> PT_SHIFT
                         PTEAddr = (PDE.PFN << SHIFT) + (PTINdex * size of (PTE))

Lynge tablee (PFN ) base address
                         PTE = AccessMemory (PTEAddr)
Page table entry
                         if (PTE.Valid == False)
                           RaiseException(SEGMENTATION_FAULT)
                         else if (CanAccess(PTE.ProtectBits) == False)
                           RaiseException(PROTECTION_FAULT)
                                 1-) address translation -> TCB Not.
                           TLB_Insert(VPN, PTE.PFN, PTE.ProtectBits)
                           RetryInstruction()
```

- o Time-space trade-off: Not Good → そと Bad, ヌと Good → Nと Bad...
 - TLB miss → memory로의 load 명령어 두 번이 있어야 함 (Accessmemory ett)
 - multi page table로부터 정확한 translation 정보를 얻기 위함
 - 하나는 page dir, 하나는 PTE 자체 → 어입기 access 두 번
- · Complexity CTLB mT49일 조너 커ZHH야될거 너무 않음)
 - page-table 검색을 처리하는 hw, OS 모두 linear page table보다는 더 많은 작업이 소요됨.
 - ⇒ OS 입장에서 복잡함

▼ example


- address space


 24 x 2 10 = 211


 16KB address space with 64-byte pages

 14 bit addressing: Bbits → VPN, 6 bits → offset


 각 PTE: 4bytes (64/4), 1/2 page Uton (67Hel PTE 7+5)
- · page table
 - 1. Linear page table
 - 2^{9} (=256) tables $2^{8} \times 2^{2} = 2^{19}$
 - 256 X 4byte = 1KB
 - 2. Multi-level page table
 - 각 page → 16 PTE (or (6 PDE) ⇒ 4 bit 필인








▼ x86-64 (4-level paging) 이번에 64 5元! (371261B) ★





address space

