

segmentation → external fragmentation

paging → memory 접근 편함. (page table 접근해야함)

⇒ TLB 속도 느려지는 문제 해결 → cache에 저장



10. Translation-Lookaside Buffer

▼ Paging → 느리다!! 라는 단점...

address space → 작고 고정된 사이즈로 chopped into(잘게 나눠짐)

→ 많은 양의 information mapping 필요로 함

- stored in physical memory → register로 불러. (page table은 memory에 존재함)
- 각 virtual address에 대한 추가적인 memory lookup 필요로 함 (더 많은 과정들도 필요로 함)
(VPN → PPN 과정)

→ 어떻게 address translation 속도를 높일 수 있을까?

- 어떤 hw support 필요로 하는가?
- OS의 간섭 필요로 하는가?



▼ Translation-Lookaside Buffer(TLB)

- **MMU** : address space를 지원하기 위해 hw가 지원하는 것들 ex) address translation pseudo code 등...

→ 메모리와 관련해서 cpu가 지원해야 하는 일을 뜻함.

⇒ OS : MMU와 관련된 것들을 잘 설정해줘야 함

→ TLB! MMU 중 일부만

▼ TLB

CPU에 구현되어 있는 MMU(memory management unit)의 한 부분

→ address-translation cache

↖ address translation 결과를

- 자주 접근하는 아이들을 cache memory에 저장해 놓음 → 메모리 데이터 접근
 - TLB에 hold 되었던 desired translation이 있다면
 - page table에 대한 접근 없이 빠르게 translation 수행 가능
- Basic algorithm

⇒ access memory 한번만!!

↓ INPUT

VPN 비트 수

```

VPN = (VirtualAddress & VPN_MASK) >> SHIFT
(Success, TlbEntry) = TLB_Lookup(VPN) → TLB 엔트리가 있는지 먼저 확인
if (Success == True) // TLB hit ★
    if (CanAccess(TlbEntry.ProtectBits) == True) ⇒ 다양한 비트 정보적인지
        offset = VirtualAddress & OFFSET_MASK
        PhysAddr = (TlbEntry.PFN << SHIFT) | offset
        Register = AccessMemory(PhysAddr) // 접근하고자 하는 메모리 영역
    else
        RaiseException(PROTECTION_FAULT)
else // TLB miss ★
    PTEAddr = PTBR + (VPN * sizeof(PTE))
    PTE = AccessMemory(PTEAddr)
    if (PTE.Valid == False)
        RaiseException(SEGMENTATION_FAULT)
    else if (CanAccess(PTE.ProtectBits) == False)
        RaiseException(PROTECTION_FAULT)
    else
        TLB_Insert(VPN, PTE.PFN, PTE.ProtectBits)
        RetryInstruction()

```

TLB hit

address translation

→ PTE 옆을 따라 memory 접근 안 해도 된다!!

TLB miss

새로운 VPN 엔트리를 TLB에 넣음

→ TLB hit 다시 시도!!

가정 : a simple linear page table ★, h/w managed TLB

▼ example

→ 16 byte

	00	04	08	12
VPN: 00	0	4	8	12
VPN: 01	16	20	24	28
VPN: 02				
VPN: 03				
VPN: 04				
VPN: 05				
VPN: 06	96	100	104	108
VPN: 07	112	116	120	124
VPN: 08	128	132	136	140
VPN: 09				
VPN: 10				
VPN: 11				
VPN: 12				
VPN: 13				
VPN: 14				
VPN: 15				

16th page

① TLB miss → VPN 06 : TLB에 등록!

② TLB hit → VPN 6이 이미 접근한

③ TLB miss → VPN 7 처음 접근

→ physical memory : 뒤죽박죽 But, 잘 mapping

- a simple virtual address space

- 8-bit addressing \Rightarrow offset: 4bit, VPN: 4bit
- 16-byte pages $\Rightarrow 2^4$
- an array of 10 \rightarrow 4byte integers : `arr[10]`
 - starting at virtual address 100 $\Rightarrow 2^4 * 6 + 4 \Rightarrow$ VPN 6번지에 4번부터
- simple loop

```
int sum = 0;
for (i = 0; i < 10; i++){
    sum += a[i];
}
//sum -> register로 해결 -> address translation과 무관한 아이라고 보자
```

- hit rate 70% ★
- spatial and temporal locality (시간, 공간적으로도 비슷한 원치)
 - 프로그램 실행 시 접근하는 메모리 영역의 경향
 - \rightarrow 이미 접근이 이루어진 것의 근처에만 접근하거나 접근이 한 번 이루어진 주소는 자주 접근

▼ Translation-Lookaside Buffer(TLB) - 2

누가 TLB MISS를 처리?

▼ who handles the TLB Miss

(CPU)

1. hw managed TLB

- CISC (ex. x86)
 - hw는 PTBR을 통해 page table이 memory 어디에 위치해 있는지 + 정확한 format을 완전히 알아야 함
- In x86 \rightarrow CR3, multi-level page table

hw \rightarrow 자체적으로 page table 접근할 수 있는 능력이 필요(TLB miss 대비)

- OS: PTBR 값을 잘 넣어줘야 함

- CR3 register \rightarrow page table base 주소를 잘 가지고 있어야 함

(multi-level page table)

(OS)

2. sw managed TLB

- RISC (example, MIPS) : CPU가 해결하지 않고 linux에게 책임을 넘김 (OS)

```

VPN = (VirtualAddress & VPN_MASK) >> SHIFT
(Success, TlbEntry) = TLB_Lookup(VPN)
if (Success == True) // TLB hit
    if (CanAccess(TlbEntry.ProtectBits) == True)
        offset = VirtualAddress & OFFSET_MASK
        PhysAddr = (TlbEntry.PFN << SHIFT) | offset
        Register = AccessMemory(PhysAddr)
    else
        RaiseException(PROTECTION_FAULT)
else // TLB miss
    RaiseException(TLB_MISS) //exception 발생 -> OS가 알아서 처리

```

TLB HIT

TLB MISS

→ OS가 처리

- trap handler : TLB update하기 위해 privileged instructions 사용함
 - trap을 일으키는 instruction에 따라 실행을 재개해야 함
 - TLB misses의 infinite chain 일으키지 않기 위해 조심해야 함
- OS: page table을 implement하기 위해 어떤 data structure든 쓸 수 있음 (multi, linear 모두 자유롭게 가능)

▼ TLB contents

- Fully associative
 - 어떤 주소에 대한 translation이든 모두 TLB 빈 공간에 들어갈 수 있음
 - hw desired translation 찾기 위해 전체 TLB를 병렬로 search ★
 - 찾으면 hit, 못 찾으면 miss
- entry가 가지고 있는 정보
 - ① VPN
 - ② PFN
 - other bits (유효한 VPN, PFN 값을 가지고 있는지!)
 - ③ Valid bit : entry가 valid transition을 가지고 있는지 여부를 나타냄
 - ④ Protection bits : page가 page table에 접근 할 수 있는지 나타냄
 - Address space identifier, dirty bit, etc.
 - write 작업이 있었는지

▼ Context Switches

- TLB : 현재 실행 중인 process에만 valid한 virtual-to-physical translation 포함

Hardware can't distinguish

⇒ 100번? 170번?
무엇을 주어야하지?

	VPN	PFN	valid	prot
P1 →	10	100	1	rwX
	-	-	0	-
P2 →	10	170	1	rwX
	-	-	0	-

→ 찾아서 address translation
→ 유효 X

- context switch할 때 TLB contents 어떻게 관리?

- flush the TLB on context switches ⇒ valid 값을 모두 0으로 초기화!

- 해결!
- OS : process 사이에서 switch 자주 한다면 cost 매우 비쌈 ⇒ TLB를 관리하기 위한 overhead만 늘어남
 - Address space identifier (ASID)

overhead 해결 ⇒ address ID(ASID)

VPN	PFN	valid	prot	ASID
10	100	1	rwX	①
-	-	0	-	-
10	170	1	rwX	②
-	-	0	-	-

중복되는 VPN 구분

중복되는 VPNID 가지고 있어도 괜찮음

▼ Sharing of pages page 공유되는 case!

- 사용 중인 physical page의 수를 줄이면 memory overhead 줄일 수 있음

- process의 address space 너무 큼 → 쓸 때만 copy하기

- 방법 예시 : binaries, shared libraries, fork() ⇒ 공유 가능

- shared memory IPC

→ 두 process 중 write operation할 때까지 계속 공유 ⇒ address space 커징. fork() overhead ↑
⇒ 쓸 때만 copy 하는 system call (copy) 사용.

VPN	PFN	valid	prot	ASID
10	101	1	r-x	1
-	-	0	-	-
50	101	1	r-x	2
-	-	0	-	-

vpn → 다름, pfn → 같음

⇒ shared memory 쓰는 경우

▼ Replacement Policy → TLB가 모두 valid되었는데 새로운 page에 대한 address translation이 발생했을 때 어떻게?

- TLB replacement policy 어떻게 design?
 - 우리가 새로운 TLB entry 추가하려고 할 때 어떤 TLB entry가 교체됨?
 - ⇒ 이것에 대한 법칙!!
 - miss rate 줄이기를 목표로 함
- basic policies (대표적인 Algorithm → 모든 응용 프로그램에게 적용된 것은 X)
 - ① LRU (Least-Recently-Used)

- 최근에 안 쓰인 놈은 앞으로 안 쓸 거라고 가정
 - eviction의 우선 순위가 됨
- 크기가 n인 TLB로 n+1 page를 loop할 때 unreasonable
 - ↳ 되게 좋지 않은 경우!!

※ a[1] → 0번부터 시작한다고 가정

	00	04	08	12
VPN: 00				
VPN: 01				
VPN: 02				
VPN: 03	①	②	③	
VPN: 04				
VPN: 05				
VPN: 06	a[0]	a[1]	a[2]	a[3]
VPN: 07	a[4]	a[5]	a[6]	a[7]
VPN: 08	a[8]	a[9]	a[10]	a[11]
VPN: 09	a[12]	a[13]	a[14]	a[15]
VPN: 10				
VPN: 11				
VPN: 12				
VPN: 13				
VPN: 14				
VPN: 15				

TLB entry → 3개, column으로 접근한다고 해보자.

96

LRU 최악의 버전
→ 세로로 접근하게 됨

→ 계속 다음에 접근한 놈을 TLB에서 뺌
→ TLB miss ⇒ 100%

- 하나 더 더해서 가장 접근한 지 오래 된 놈 빼버림

② Random → 평타는 킴!

- 랜덤으로 eviction


▼ 모든 법칙 적용한 example

- 실제 예시 → MIPS TLB entry

– 32-bit address space ~~with~~ 4KB page

- 12 bit offset
- 20 bit VPN

$$= 2^2 \times 2^{10} = 2^{12} \rightarrow \text{offset}$$



$$\rightarrow 2^4 \times 4KB = 2^4 \times 2^2 \times 2^{10} B = 2^6 \times 2^{10} B = 64GB$$

- PFN : 24bits → 64GB main memory
 - Global bit(G) : process 사이에 globally shared인 page 표시 위해 사용
 \rightarrow 0이면 process에 상관없이 모두 공유 \Rightarrow ASID 무시
 \rightarrow context switch 위해서 필요 \rightarrow ex) kernel address space
 - ASID bits
 - address space 사이를 구별하기 위해 사용
 - PID 보다 더 적은 bit 사용 (운영체제 process 개수 > TLB entry ASID 개수)
- 어떻게 해결?
- ASID 개수보다 더 많은 process 생성할 수 ~~있도록~~ \Rightarrow 2중 제한되게 함.
 - ASID가 지원되지 않는 것처럼 행동 (entry flushed)
 - process에게 ASID는 동적으로 할당 $\star \Rightarrow$ OS가 일반적으로 쓰는 방법.
- Coherence bits(C) : page가 hw에 의해 어떻게 cached 되는 지 표시
 - Dirty bit(D)
 - Valid bit(V)

\Rightarrow multi level page table에는 TLB 장점 ↑