




Ch.5 Synchronous Sequential Logic - part A

Sequential circuits



Sequential circuits : the output → inputs, state (or the current contents of some memory)에 영향을 받는 회로 ⇒ 같은 input이더라도 메모리의 상태에 따라 출력이 달라질 수 있음 (같은 입력 → 다른 출력)

→ **Combinational circuits** : output이 input에만 영향을 받음 (같은 입력 → 같은 출력)

- example : 자물쇠, 엘리베이터, 신호등

enter number

button이
무엇을?

→ 현재 신호

→ functional programs

memory

1. **hold** a value ⇒ data 유지 (change X)
2. **read** the value that was saved.
3. **change** the value that's saved.


a 1-bit memory

- the basic idea of storage → loop

1. **hold** a value → 0 or 1
2. **read** the bit that was saved
3. **change** the value

① Set the bit to 1

② Reset (clear) the bit to 0



→ prove 2가지

③ change 는 ?


↓ change : "read"의 inverter를 NOR gate로 하는

SR latch

S, R 두 가지의 input을 받아 Q와 Q' 두 개의 output을 control

→ current output과 next output 시점이 차이 남.

→ $Q_{next} = (R + Q'_{current})'$
 $Q'_{next} = (S + Q_{current})'$ ⇒ output을 input으로 feedback



| S | R | Q |
|---|---|-----------|
| 0 | 0 | No change |
| 0 | 1 | 0 (reset) |
| 1 | 0 | 1 (set) |

• truth table

| Inputs | | Current | | Next | |
|--------|---|---------|----|------|----|
| S | R | Q | Q' | Q | Q' |
| 0 | 0 | 0 | 1 | 0 | 1 |
| 0 | 0 | 1 | 0 | 1 | 0 |
| 0 | 1 | 0 | 1 | 0 | 1 |
| 0 | 1 | 1 | 0 | 0 | 1 |
| 1 | 0 | 0 | 1 | 1 | 0 |
| 1 | 0 | 1 | 0 | 1 | 0 |

• state table

→ 현재의 memory도 input으로서 영향

- ① ② ③ • **memory** : set, reset, no change 모두 구현 가능
- **Q** : the data stored in latch → state of the latch ★

현재의 상태값도 input으로
 ⇒ 상태나 클럭값이 동일한 경우가 대부분

1. SR = 00 → no change

- $Q_{next} = (0 + Q'_{current})' = Q_{current}$
- $Q'_{next} = (0 + Q_{current})' = Q'_{current}$

→ $Q_{next} = Q_{current}$

→ **hold** 구현 (no change)

(sequential circuits이라는 점을 알 수 있음,

같은 input이어도 현재 상태에 따라 다른 output)

2. SR = 10 → set

- $Q'_{next} = (1 + Q_{current})' = 0$
- $Q_{next} = (0 + 0)' = 1$

→ **$Q_{next} = 1$** , $Q'_{next} = 0$


→ **set** 구현

- **two gate delay** 통과해야 정확한 값이 출력 됨

- Q_{next} 가 한 번 1이 되면 output은 바뀌지 않고 계속 1임

⇒ stable state

- latch delay example



- ① $Q=0, Q'=1$ 이라고 가정
- ② $S=1 \rightarrow Q'$ 은 one gate delay 후에 1에서 0으로 바뀜
- ③ $R=0$, Q' 가 바뀌고 난 후, 즉 two gate delay 후 Q 가 1이 됨,
- ④ 이후 S, R 이 바뀔 때까지 stable ⇒ 유지됨

3. $SR = 01 \rightarrow \text{reset}$

- $Q_{next} = (1 + Q'_{current})' = 0$ ($Q_{current}$ 에 상관 x)
 - $Q'_{next} = (0 + 0)' = 1$
- **$Q_{next} = 0$** **$Q'_{next} = 1$**
- **reset(clear)** 구현


- two gate delay 통과해야 정확한 값이 출력 됨

4. $SR = 11$

- Q_{next}, Q'_{next} 모두 0이 됨 → complement 성립 x ⇒ 다시 1이 각각 들어오면 Q_{next} 과 Q'_{next} 모두 1이 됨
- Q 와 Q' 가 0과 1을 infinite loop forever.

⇒ **$SR=11$ input 설정은 worst case!**


S'R' latch



- NOR → NAND gate + input → invert input인 SR latch
- ⇒ SR latch의 반대기능 수행


| Input | | Current | | next | |
|-------|----|---------|----|------|----|
| S' | R' | Q | Q' | Q | Q' |
| 1 | 1 | 0 | 0 | 0 | 0 |
| 1 | 0 | 0 | 1 | 0 | 1 |
| 0 | 1 | 1 | 0 | 1 | 0 |
| 0 | 0 | 1 | 1 | 1 | 1 |

- SR latch with a control input



- control input C acts like an enable. ⇒ 0이 들어오면 S,R이 무엇이든 Enable

D latch



- C=0 → S,R에 상관 없이 state Q는 no change
- C=1 → input D = state Q ⇒ S,R이 no change가 되기 때문에 D 그대로 출력

⇒ set, reset input이 따로 없음


⇒ SR latch와 다르게 bad input이 없음. 모두 valid

State diagram

sequential circuits 표현을 위해 state diagram 사용

→ arrow : (input) / (output)

node : (state)



Using latches in real life



- **ALU : 산술논리연산장치**
 - $G = X+1$ operation 적용 가능
 - 증가된 value가 latch에 들어옴, 연산을 중단하고 값을 때는 latch를 disable
 - **(But)** disable the latches에서 ALU가 output을 만들 동안 충분히 기다리지 못 함.
 - ALU operation은 dealy 발생 가능(adder gate) , carry도 delay에 영향
 - 연산이 얼마나 오래 걸리는지, latch가 얼마나 enable할 지 알아야 함.