検索報告書

書誌事項

| | |
|---|---|
| 登録調査機関名 | 株式会社　ＡＩＲＩ |
| 登録調査機関コード | 005 |

| | | | |
|---|---|---|---|
| 指導者名 | - | 指導者コード | MGXT |
| 検索者名 | - | 検索者コード | MG2P |
| レコード種別 | 161 | | |
| テーマコード | 5J070 | | |
| 特許出願の番号 | 特願2023-540528 | | |
| 外注管理番号 | 2025066337 | | |
| 納品種別 | 01U0A30000 | | |
| 対話実施日 | 2025年10月 8日 | | |
| 初期評価指定 | 1 | １：通常　２：初期評価 | |
| 検索日 | 2025年 9月25日 | | |
| 検索報告書作成日 | 2025年10月15日 | | |
| まとめ種別 | | | |

１．本願発明の特徴

【本願発明の特徴を表す図面番号】：3図

<<本願発明の特徴>>

『技術分野』

周波数変調連続波（ＦＭＣＷ）レーダに関し、より詳細には、ＦＭＣＷチャープ波形の正確な生成に関する

『請求項毎のポイント』

【請求項１】

ａ．周波数変調連続波（ＦＭＣＷ）シンセサイザであって、

ｂ．位相ロックループ（ＰＬＬ）であって、

制御入力と分周器入力と分周器出力とを含む分周器と、

前記分周器出力に結合される制御電圧生成器（ＣＶＧ）入力を含む制御電圧生成器（ＣＶＧ）であって、前記ＣＶＧ入力に応答して制御電圧を生成するように構成される、前記ＣＶＧと、

前記ＣＶＧに結合される電圧制御発振器（ＶＣＯ）入力と前記分周器入力に結合されるＶＣＯ出力とを含む電圧制御発振器（ＶＣＯ）であって、前記ＶＣＯ入力に応答してＦＭＣＷ出力周波数を有するＦＭＣＷ出力信号を出力するように構成される、前記ＶＣＯと、

を含む、前記ＰＬＬと、

ｃ．前記分周器の制御入力に結合される第１の制御出力を含む制御エンジンであって、前記ＦＭＣＷ出力周波数が、

第１の時間から第２の時間まで第１のアイドル周波数であり、

前記第２の時間から第３の時間まで特定される第１のレートで変化し、

前記第３の時間から第４の時間まで前記特定される第１のレートと異なる特定される第２のレートで変化し、

前記第４の時間から第５の時間まで前記第１のアイドル周波数と異なる第２のアイドル周波数である、

ように、前記ＰＬＬを制御するように構成される、前記制御エンジンと、

を含む、ＦＭＣＷシンセサイザ。

【請求項２】

請求項１に記載のＦＭＣＷシンセサイザであって、

ｄ．反射されるＦＭＣＷチャープを受信するように適合される受信機であって、受信機出力を含む、前記受信機と、

ｅ．前記受信機出力に結合されるアナログ・デジタル変換器（ＡＤＣ）入力とＡＤＣ出力とを含むアナログ・デジタル変換器（ＡＤＣ）であって、前記ＡＤＣ入力によって受信される信号をサンプリングし、前記サンプリングされた信号を出力する、ように構成される、前記ＡＤＣと、

ｆ．前記ＡＤＣ出力に結合されるプロセッサ入力を含むプロセッサであって、前記サンプリングされた信号が前記第２の時間と前記第３の時間との間にサンプリングされることに応答してターゲットオブジェクトの存在と距離と速度との少なくとも１つを判定するように構成され、前記第３の時間と前記第４の時間との間に判定動作を行わないように構成される、前記プロセッサと、

ｇ．前記ＶＣＯ出力に結合される送信機入力を含む送信機であって、前記送信機入力によって受信される信号を送信するように構成される、前記送信機と、

を更に含む、ＦＭＣＷシンセサイザ。

【請求項３】

請求項２に記載のＦＭＣＷシンセサイザであって、

ｈ．前記特定される第２のレートの絶対値が、前記特定される第１のレートの絶対値よりも大きい、ＦＭＣＷシンセサイザ。

【請求項４】

請求項１に記載のＦＭＣＷシンセサイザであって、

ｉ．前記制御エンジンが、第２の制御出力と第３の制御出力とを更に含み、

前記ＣＶＧが、

前記第２の制御出力に結合されるチャージポンプ（ＣＰ）制御入力とＣＰ出力とを含むチャージポンプ（ＣＰ）であって、前記ＣＰ出力の電流が前記ＣＰ制御入力に応答して変化するように構成される、前記ＣＰと、

前記ＣＰ出力に結合されるフィルタ信号入力と前記第３の制御出力に結合されるフィルタ制御入力とフィルタ出力とを含むフィルタであって、前記フィルタの帯域幅が前記フィルタ制御入力に応答して変化するように構成される、前記フィルタと、

を更に含む、ＦＭＣＷシンセサイザ。

【請求項５】

請求項４に記載のＦＭＣＷシンセサイザであって、

ｊ．前記制御エンジンが、

前記第２の時間と前記第３の時間との間に前記フィルタの帯域幅を相対的に低くなるように制御し、

前記第３の時間と前記第４の時間との間に前記フィルタの帯域幅を相対的に高くなるように制御する、

ように更に構成される、ＦＭＣＷシンセサイザ。

【請求項６】

請求項５に記載のＦＭＣＷシンセサイザであって、

ｋ．前記フィルタが、前記フィルタの１つ又は複数のインピーダンスを変更することによって前記フィルタの帯域幅を変更するように構成される、ＦＭＣＷシンセサイザ。

【請求項７】

請求項４に記載のＦＭＣＷシンセサイザであって、

ｌ．前記制御エンジンが、

前記第２の時間と前記第３の時間との間に前記ＣＰ出力の電流を相対的に低くなるように制御し、

前記第３の時間と前記第４の時間との間に前記ＣＰ出力の電流を相対的に高くなるように制御する、

ように更に構成される、ＦＭＣＷシンセサイザ。

【請求項８】

請求項１に記載のＦＭＣＷシンセサイザであって、

ｍ．前記特定される第１のレートが一定であり、前記特定される第２のレートが一定である、ＦＭＣＷシンセサイザ。

【請求項９】

請求項１に記載のＦＭＣＷシンセサイザであって、

ｎ．前記制御エンジンが、第２の制御出力を更に含み、

前記ＣＶＧが、前記第２の制御出力に結合されるＣＶＧ制御入力を更に含み、前記ＣＶＧが、前記ＣＶＧ制御入力に応答して前記制御電圧出力の電流を変化させるように更に構成され、

前記制御エンジンが、

前記第２の時間と前記第３の時間との間に前記制御電圧出力の電流を相対的に低くなるように制御し、

前記第３の時間と前記第４の時間との間に前記制御電圧出力の電流を相対的に高くなるように制御する、

ように更に構成される、ＦＭＣＷシンセサイザ。

【請求項１０】

請求項１に記載のＦＭＣＷシンセサイザであって、

ｏ．前記制御エンジンが、

前記ＦＭＣＷの出力周波数が、

前記第５の時間から第６の時間まで、又はその逆で、特定される第３のレートで変化し、

前記第６の時間から第７の時間まで、又はその逆で、前記特定される第３のレートと異なる特定される第４のレートで変化し、

前記第７の時間から第８の時間まで、又はその逆で、第３のアイドル周波数である、

ように前記ＰＬＬを制御する、ように更に構成される、ＦＭＣＷシンセサイザ。

【請求項１１】

請求項１に記載のＦＭＣＷシンセサイザであって、

ｐ．前記制御エンジンが、ＦＣＭＷチャープを生成するときとＦＭＣＷチャープの生成の間のアイドル時間中との両方で位相ロックを維持するように前記ＰＬＬを制御するように更に構成される、ＦＭＣＷシンセサイザ。

【請求項１２】

請求項１に記載のＦＭＣＷシンセサイザであって、

ｑ．時間順序が、前記第１の時間から始まり、次いで、前記第２の時間、次いで、前記第３の時間、次いで、前記第４の時間、次いで、前記第５の時間に続き、又は、前記第５の時間から始まり、次いで、前記第４の時間、次いで、前記第３の時間、次いで、前記第２の時間、次いで、前記第１の時間に続く、ＦＭＣＷシンセサイザ。

【請求項１３】

請求項１に記載のＦＭＣＷシンセサイザであって、

ｒ．前記制御エンジンが、前記分周器出力に結合される前記フィードバック入力を更に含み、前記制御エンジンが、前記フィードバック入力に応答して前記ＰＬＬを制御するように更に構成される、ＦＭＣＷシンセサイザ。

【請求項１４】

周波数変調連続波（ＦＭＣＷ）データシステムであって、

ｄ１．反射されるＦＭＣＷチャープを受け取るように適合される受信機であって、受信機出力を含む、前記受信機と、

ａ１．ＦＭＣＷシンセサイザであって、

ｂ１．ＦＭＣＷシンセサイザ出力と、

制御入力と前記ＦＭＣＷシンセサイザ出力に結合される位相ロックループ（ＰＬＬ）出力とを含む位相ロックループ（ＰＬＬ）であって、前記制御入力に応答して或るＦＭＣＷ出力周波数を有するＦＭＣＷ信号を出力するように構成される、前記位相ロックループ（ＰＬＬ）と、

ｃ１．前記ＦＭＣＷシンセサイザ出力に結合されるフィードバック入力と前記制御入力に結合される制御出力とを含む制御エンジンであって、前記ＦＭＣＷ出力周波数が、

第１の時間から第２の時間まで第１のＦＭＣＷアイドル周波数であり、

前記第２の時間から第３の時間まで特定される第１のレートで変化し、

前記第３の時間から第４の時間まで前記特定される第１のレートと異なる特定される第２のレートで変化し、

前記第４の時間から第５の時間まで前記第１のＦＭＣＷアイドル周波数と異なる第２のＦＭＣＷアイドル周波数である、

ように、前記フィードバック入力に応答して前記ＰＬＬを制御するように構成される、前記制御エンジンと、

を含む、前記ＦＭＣＷシンセサイザと、

ｓ．前記受信機出力に結合される第１のミキサ入力と前記前記周波数シンセサイザ出力に結合される第２のミキサ入力とミキサ出力とを含むミキサであって、前記第１のミキサ入力と前記第２のミキサ入力とに応答してミキサ出力信号を生成するように構成される、前記ミキサと、

ｅ１．前記ミキサ出力に結合されるアナログ・デジタル変換器（ＡＤＣ）入力とＡＤＣ出力とを含むアナログ・デジタル変換器（ＡＤＣ）であって、前記ＡＤＣ入力によって受信される信

号をサンプリングし、前記サンプリングされた信号を出力する、ように構成される、前記ＡＤＣと、

ｆ１．前記ＡＤＣ出力に結合されるプロセッサ入力を含むプロセッサであって、前記第２の時間と前記第３の時間との間にサンプリングされる前記サンプリングされた信号に応答してターゲットオブジェクトの存在と距離と速度との少なくとも１つを判定するように構成され、前記第３の時間と前記第４の時間との間に判定動作を行わないように構成される、前記プロセッサと、

ｇ１．前記ＦＭＣＷシンセサイザ出力に結合される送信機入力を含む送信機であって、前記送信機入力によって受信される信号を送信するように構成される、前記信機と、

を含む、ＦＭＣＷデータシステム。

【請求項１５】

請求項１４に記載のＦＭＣＷレーダシステムであって、

前記特定される第２のレートの絶対値が、前記特定される第１のレートの絶対値よりも大きい、ＦＭＣＷレーダシステム。

【請求項１６】

請求項１４に記載のＦＭＣＷレーダシステムであって、

ｈ１．前記制御エンジンが、ＦＣＭＷチャープを生成するときとＦＭＣＷチャープの生成の間のアイドル時間中との両方で位相ロックを維持するように、前記ＰＬＬを制御するように更に構成される、ＦＭＣＷレーダシステム。

【請求項１７】

請求項１４に記載のＦＭＣＷレーダシステムであって、

前記制御エンジンが、

ｊ１．ＦＭＣＷチャープの生成の間のアイドル時間中の前記ＰＬＬのフィルタのフィルタ帯域幅を増大させ、

ＦＭＣＷチャープの生成の間に前記ＰＬＬのフィルタのフィルタ帯域幅を低くし、

ｌ１．ＦＭＣＷチャープの生成の間のアイドル時間の間に前記ＰＬＬの電圧制御発振器（ＶＣＯ）の制御電圧の電流を増大させ、

ＦＭＣＷチャープの生成の間に前記ＰＬＬのＶＣＯの制御電圧の電流を低くする、

ように、前記ＰＬＬを制御するように更に構成される、ＦＭＣＷレーダシステム。

【請求項１８】

周波数変調連続波（ＦＭＣＷ）レーダを動作させるための方法であって、

ｄ２．受信機によりＦＭＣＷチャープ反射信号を受信することと、

ａ２．ＦＭＣＷシンセサイザを用いてＦＭＣＷシンセサイザ出力周波数でＦＭＣＷシンセサイ

ザ信号を生成することであって、

ｃ２．前記ＦＭＣＷシンセサイザ出力周波数が、

第１の時間から第２の時間まで第１のＦＭＣＷアイドル周波数であり、

前記第２の時間から第３の時間まで特定される第１のレートで変化し、

前記第３の時間から第４の時間まで前記特定される第１のレートと異なる特定される第２のレートで変化し、

前記第４の時間から第５の時間まで前記第１のＦＭＣＷアイドル周波数と異なる第２のＦＭＣＷアイドル周波数である、

前記ＦＭＣＷシンセサイザ信号を生成することと、

ｓ１．ミキサを用いて前記ＦＭＣＷチャープ反射信号と前記ＦＭＣＷシンセサイザ信号とを混合してミキサ出力を生成することと、

ｅ２．アナログ・デジタルコンバータ（ＡＤＣ）を用いて前記ミキサ出力をサンプリングすることと、

ｇ２．送信機を用いて前記ＦＭＣＷシンセサイザ信号を送信することと、

を含む、方法。

【請求項１９】

請求項１８に記載の方法であって、

ｊ２．前記第２の時間と前記第３の時間との間に前記ＦＭＣＷシンセサイザの位相ロックループ（ＰＬＬ）のフィルタの帯域幅を相対的に低くすることと、

前記第３の時間と前記第４の時間の間に前記ＦＭＣＷシンセサイザのＰＬＬのフィルタの帯域幅を相対的に高くすることと、

を更に含む、方法。

【請求項２０】

請求項１８に記載の方法であって、

ｌ１．前記第２の時間と前記第３の時間の間に前記ＦＭＣＷシンセサイザの位相ロックループ（ＰＬＬ）のチャージポンプの出力の電流を相対的に低くすることと、

前記第３の時間と前記第４の時間との間に前記ＦＭＣＷシンセサイザのＰＬＬのチャージポンプの出力の電流を相対的に高くすることと、

を更に含む、方法。

【請求項２１】

請求項１８に記載の方法であって、

ｏ１．前記ＦＭＣＷシンセサイザを用いて前記ＦＭＣＷシンセサイザ信号を生成することであって、

前記ＦＭＣＷシンセサイザ出力周波数が、

前記第５の時間と第６の時間との間に特定される第３のレートで変化し、

前記第６の時間と第７の時間との間に前記特定される第３のレートと異なる特定される第４のレートで変化し、

前記第７の時間と第８の時間との間に第３のＦＭＣＷアイドル周波数である、

前記ＦＦＭＣＷシンセサイザ信号を生成することを更に含む、方法。

【請求項２２】

請求項１８に記載の方法であって、

ｐ２．前記ＦＭＣＷシンセサイザの位相ロックループ（ＰＬＬ）を用いて、前記ＦＣＭＷチャープを生成するときとＦＭＣＷチャープの生成の間のアイドル時間の間との両方で位相同期を維持することを更に含む、方法。

【請求項２３】

請求項１８に記載の方法であって、

ｑ１．時間順序が前記第１の時間から始まり、次いで、前記第２の時間に続き、次いで、前記第３の時間、次いで、前記第４の時間、次いで、前記第５の時間となるか、或いは、前記第５の時間から始まり、次いで、前記第４の時間、次いで、前記第３の時間、次いで、前記第２の時間、次いで、前記第１の時間となる、方法。

２．検索論理式

年月範囲：　　年　月　日～2021年12月28日

| 【No.】 | 【クレームNo.】 | 【テーマコード】 | 【検索論理式】 | 【件数】 |
|---|---|---|---|---|
| 1 | 1-23 | 5J070 | {(ＦＭＣＷ+周波数変調連続波),(ＰＬＬ+位相同期ループ+位相ロックループ+位相ロックドループ),(制御+調整+調節+コントロール)},99N/TX | 51 |
| 2 | 1-23 | 5J070 | G01S13/34*(ＰＬＬ+位相同期ループ+位相ロックループ+位相ロックドループ),99N,(制御+調整+調節+コントロール)/TX-\1 | 103 |
| 3 | 1-23 | 5J070 | [AB17+(ＦＭＣＷ+周波数変調連続波)/TX]*(ＰＬＬ+位相同期ループ+位相ロックループ+位相ロックドループ),99N,(制御+調整+調節+コントロール)/TX-\1-\2 | 84 |
| 4 | 1-23 | 5J070 | G01S13/34*{周波数,(時間+期間+タイミング),(制御+調整+調節+コントロール)},30N/TX*(ＰＬＬ+位相同期ループ+位相ロックループ+位相ロックドループ)/TX-\1-\2-\3 | 11 |
| 5 | 1-23 | 5J070 | [AB17+(ＦＭＣＷ+周波数変調連続波)/TX]*{周波数,(時間+期間+タイミング),(制御+調整+調節+コントロール)},30N/TX*(ＰＬＬ+位相同期ループ+位相ロックループ+位相ロックドループ)/TX-\1-\2-\3-\4 | 5 |
| 6 | 1-23 | 5J070 | G01S13/34*周波数,30N,(時間+期間+タイミング)/TX*(ＰＬＬ+位相同期ループ+位相ロックループ+位相ロックドループ)/TX-\1-\2-\3-\4-\5 | 18 |
| 7 | 1-23 | 5J070 | [AB17+(ＦＭＣＷ+周波数変調連続波)/TX]*周波数,30N,(時間+期間+タイミング)/TX*(ＰＬＬ+位相同期ループ+位相ロックループ+位相ロックドループ)/TX-\1-\2-\3-\4-\5-\6 | 19 |
| 8 | 1-23 | 5J070 | G01S13/34*(ＰＬＬ+位相同期ループ+位相ロックループ+位相ロックドループ)/TX-\1-\2-\3-\4-\5-\6-\7 | 2 |
| 9 | 1-23 | 5J070 | [AB17+(ＦＭＣＷ+周波数変調連続波)/TX]*(ＰＬＬ+位相同期ループ+位相ロックループ+位相ロックドループ)/TX-\1-\2-\3-\4-\5-\6-\7-\8 | 18 |
| 10 | 1-23 | 5J070 | G01S13/34*{(ＦＭＣＷ+周波数変調連続波),(チャープ+ランプ),(生成+発生+形成+設定)},20N/TX-\1-\2-\3-\4-\5-\6-\7-\8-\9 | 45 |
| 11 | 1-23 | 5J070 | {(ＦＭＣＷ+周波数変調連続波),(チャープ+ランプ),(生成+発生+形成+設定)},20N/TX-\1-\2-\3-\4-\5-\6-\7-\8-\9-\10 | 45 |
| 12 | 1-23 | 5J070 | G01S13/34*(ＦＭＣＷ+周波数変調連続波),20N,(チャープ+ランプ)/TX-\1-\2-\3-\4-\5-\6-\7-\8-\9-\10-\11 | 180 |
| 13 | 1-23 | 5J070 | (ＦＭＣＷ+周波数変調連続波),20N,(チャープ+ランプ)/TX-\1-\2-\3-\4-\5-\6-\7-\8-\9-\10-\11-\12 | 124 |
| 14 | 1-23 | 外国 | (G01S7/02+G01S13/00)/CP*{(FMCW+frequency_modulated_continuous_wave),(PLL+phase_locked_loop),(control+adjust)},99N/TX | 190 |

| | | | | |
|---|---|---|---|---|
| 15 | 1-23 | 外国 | G01S13/34/CP*(PLL+phase_locked_loop),99N,(control+adjust)/TX-\14 | 217 |
| 16 | 1-23 | 外国 | (G01S7/02+G01S13/00)/CP*(FMCW+frequency_modulated_continuous_wave)/TX*(PLL+phase_locked_loop),99N,(control+adjust)/TX-\14-\15 | 129 |
| 17 | 1-23 | 外国 | G01S13/34/CP*{frequency,(time+period+timing),(control+adjust)},30N/TX*(PLL+phase_locked_loop)/TX-\14-\15-\16 | 40 |
| 18 | 1-23 | 外国 | (G01S7/02+G01S13/00)/CP*(FMCW+frequency_modulated_continuous_wave)/TX*{frequency,(time+period+timing),(control+adjust)},30N/TX*(PLL+phase_locked_loop)/TX-\14-\15-\16-\17 | 24 |
| 19 | 1-23 | 外国 | G01S13/34/CP*frequency,30N,(time+period+timing)/TX*(PLL+phase_locked_loop)/TX-\14-\15-\16-\17-\18 | 65 |
| 20 | 1-23 | 外国 | (G01S7/02+G01S13/00)/CP*(FMCW+frequency_modulated_continuous_wave)/TX*frequency,30N,(time+period+timing)/TX*(PLL+phase_locked_loop)/TX-\14-\15-\16-\17-\18-\19 | 43 |
| 21 | 1-23 | 外国 | G01S13/34/CP*(PLL+phase_locked_loop)/TX-\14-\15-\16-\17-\18-\19-\20 | 28 |
| 22 | 1-23 | 外国 | (G01S7/02+G01S13/00)/CP*(FMCW+frequency_modulated_continuous_wave)/TX*(PLL+phase_locked_loop)/TX-\14-\15-\16-\17-\18-\19-\20-\21 | 41 |
| 23 | 1-23 | 外国 | G01S13/34/CP*{(FMCW+frequency_modulated_continuous_wave),(charp+ramp),(generate+form+set)},20N/TX-\14-\15-\16-\17-\18-\19-\20-\21-\22 | 100 |
| 24 | 1-23 | 外国 | (G01S7/02+G01S13/00)/CP*{(FMCW+frequency_modulated_continuous_wave),(charp+ramp),(generate+form+set)},20N/TX-\14-\15-\16-\17-\18-\19-\20-\21-\22-\23 | 46 |
| 25 | 1-23 | 外国 | G01S13/34/CP*(FMCW+frequency_modulated_continuous_wave),20N,(charp+ramp)/TX-\14-\15-\16-\17-\18-\19-\20-\21-\22-\23-\24 | 157 |
| 26 | 1-23 | 外国 | (G01S7/02+G01S13/00)/CP*(FMCW+frequency_modulated_continuous_wave),20N,(charp+ramp)/TX-\14-\15-\16-\17-\18-\19-\20-\21-\22-\23-\24-\25 | 94 |
| 27 | 1-23 | CSDB | {(ＦＭＣＷ+周波数変調連続波),(ＰＬＬ+位相同期ループ+位相ロックループ+位相ロックドループ),(制御+調整+調節+コントロール)},99N/TX | 9 |
| 28 | 1-23 | CSDB | レーダ,99N,(ＰＬＬ+位相同期ループ+位相ロックループ+位相ロックドループ),99N,(制御+調整+調節+コントロール)/TX-\27 | 6 |
| 29 | 1-23 | CSDB | レーダ,99N,(ＰＬＬ+位相同期ループ+位相ロックループ+位相ロックドループ)/TX*{周波数,(時間+期間+タイミング),(制御+調整+調節+コントロール)},30N/TX-\27-\28 | 7 |
| 30 | 1-23 | CSDB | レーダ,99N,(ＰＬＬ+位相同期ループ+位相ロックループ+位相ロックドループ)/TX*周波数,30N,(時間+期間+タイミング)/TX-\27-\28-\29 | 25 |

| | | | | |
|---|---|---|---|---|
| 31 | 1-23 | CSDB | レーダ,99N,(ＰＬＬ+位相同期ループ+位相ロックループ+位相ロックドループ)/TX-\27-\28-\29-\30 | 26 |
| 32 | 1-23 | CSDB | レーダ,99N,(ＦＭＣＷ+周波数変調連続波),20N,(チャープ+ランプ)/TX-\27-\28-\29-\30-\31 | 127 |

スクリーニング件数合計：2079

３．スクリーニングサーチの結果（提示文献毎の表示）

| 【No.】 | 【提示文献の種別】 | 【対話型追加文献の種別】 | 【提示文献】 | 【代表カテゴリ】 | 【式No.】 |
|---|---|---|---|---|---|
| 1 | 特許文献 | | 特開２０１８-１２９６７０号公報 | Y | 1 |
| 2 | 特許文献 | | 特開２０１７-０２６６０４号公報 | Y | 1 |
| 3 | 特許文献 | | 特表２０１８-５１４７７６号公報 | A | 10 |
| 4 | 特許文献 | | 特開２０１９-２０１３４３号公報 | A | ２ |
| 5 | 特許文献 | | 米国特許出願公開第２０１８／０１９１３０２号明細書 | A | 14 |
| 6 | 非特許文献 | | 鈴木　大輔　他，ＦＭＣＷレーダにおけるチャープ信号のランダム化，２０１８年　暗号と情報セキュリティシンポジウム予稿集，JP，電子情報通信学会，２０１８年　１月２６日，1-8， | A | 27 |

【提示文献数：6】

４．スクリーニングサーチの結果（クレーム別形式）

| 【クレームNo.】 | 【文献No.】 | 【カテゴリー】 | 【関連個所】 | 【本願発明との対比相違点及び発見できなかった構成について】 |
|---|---|---|---|---|
| 1 | 本願 | - | | ａ　ｂ　ｃ |

| | | | | |
|---|---|---|---|---|
| 1 | 1 | Y1 | 【0016】【0017】【0025】-【0027】【0036】【0037】【0052】-【0059】F1,2,10 | ａ○　ｂ○　ｃ△ａ：ＦＭＣＷ波を生成するランプ波生成器、及び、ＰＬＬ回路ｂ：分周器、位相比較器、ローパスフィルタ、ＶＣＯを含むＰＬＬ回路（CPの記載はないが機能は位相比較器に含まれていると推測できる）ｃ：スタート周波数からチャープパタンで周波数単調増加。最終周波数（ストップ周波数）からランプを立ち下げスタート周波数より高い周波数で維持。この周波数を次ステップのスタート周波数とする（図１０）。ただしランプの立ち下げ時間・レートが規定されていない |
| 1 | 2 | Y2 | 【0029】【0056】-【0060】F1,3 | ａ○　ｂ△　ｃ○ａ：高周波チャープ発生器をもつｂ：高周波チャープ発生器の発振器はＰＬＬを含む。PLLの詳細は記載がないｃ：送信レーダ信号の周波数が時間とともにΔｆ増加し、その後時間とともに減少し、その後周波数がほぼ一定に維持（図３参照）。周波数の上昇レートと下降レートは図より明らかに異なっている |
| 1 | 3 | A | 【0017】【0038】【0039】F11 | ａ○　ｂ×　ｃ△ａ：FMCWレーダシステムがシンセサイザを持ちチャープ信号を発生ｂ：ＰＬＬの記載はないｃ：図１１のタイミング制御にあるように、チャープ信号がＴ４に達するまで上昇しＴ５からランプバックを開始し初期状態に戻る。アイドル周波数は同一である |
| 1 | 5 | A | [0056]-[0062] F1,2a,3a | ａ○　ｂ○　ｃ△ａ：ＦＭＣＷ発生器をもつ（図１）ｂ：分周器、位相比較器、チャージポンプ、ローパスフィルタ、ＶＣＯを含むＰＬＬ回路ｃ：スタート周波数からチャープは上昇しストップ周波数に達すると所定時間でスタート周波数まで下降。アイドル周波数がチャープごとに異なることは記載がない |
| 2 | 本願 | - | | ｄ　ｅ　ｆ　ｇ |
| 2 | 1 | Y1 | 【0019】【0022】【0023】F1 | ｄ○　ｅ○　ｆ○　ｇ○ｄ：受信部は、受信アンテナを通じて信号を受信するｅ：Ａ／Ｄ変換器は、増幅されたアナログ信号をデジタル変換し制御器に出力ｆ：制御器は、例えばＣＰＵ、ＲＯＭ、ＲＡＭ等を有するマイクロコンピュータによりデジタルデータを取得ｇ：送信部は、増幅器の増幅信号を出力する |
| 3 | 本願 | - | | ｈ |
| 3 | 2 | Y2 | 【0060】F3 | h○ｈ：図３より下降レートは上昇レートより絶対値大きいことは明らか |
| 4 | 本願 | - | | ｉ |
| 4 | 4 | A | 【0074】F12 | ｉ△ｉ：位相比較器につながるフィルタの帯域幅を変化させている |
| 5 | 本願 | - | | ｊ |
| 5 | 4 | A | 【0074】F12 | ｊ△ｊ：ランプ波生成においてランプは発生時はループフィルタ帯域幅に対し周波数を戻すときは帯域幅を拡大する |
| 6 | 本願 | - | | ｋ |
| 6 | 1 | A | | k×ｋ：関連する記載はない |
| 7 | 本願 | - | | ｌ |

| | | | | |
|---|---|---|---|---|
| 7 | 1 | A | | ｌ×ｌ：関連する記載はない |
| 8 | 本願 | - | | ｍ |
| 8 | 2 | Y2 | 【0060】F3 | ｍ○ｍ：周波数上昇時は時間とともに増加、周波数下降時は時間とともに減少。よってレートは一定である |
| 9 | 本願 | - | | ｎ |
| 9 | 1 | A | | ｎ×ｎ：関連する記載はない |
| 10 | 本願 | - | | ｏ |
| 10 | 1 | A | | ｏ×ｏ：関連する記載はない |
| 11 | 本願 | - | | ｐ |
| 11 | 1 | A | | ｐ×ｐ：関連する記載はない |
| 12 | 本願 | - | | ｑ |
| 12 | 1 | A | | ｑ×ｑ：関連する記載はない |
| 13 | 本願 | - | | ｒ |
| 13 | 1 | A | | ｒ×ｒ：関連する記載はない |
| 14 | 本願 | - | | ａ１　ｂ１　ｃ１　ｄ１　ｅ１　ｆ１　ｇ１　ｓ |
| 14 | 1 | Y1 | 【0016】【0017】【0025】-【0027】【0036】【0037】【0052】-【0059】【0029】【0056】-【0060】F1,2,10 | ａ１○　ｂ１○　ｃ１△　ｄ１○　ｅ１○　ｆ１○　ｇ１○　ｓ○ａ１：ＦＭＣＷ波を生成するランプ波生成器、及び、ＰＬＬ回路ｂ１：分周器、位相比較器、ローパスフィルタ、ＶＣＯを含むＰＬＬ回路（CPの記載はないが機能は位相比較器に含まれていると推測できる）ｃ１：スタート周波数からチャープパタンで周波数単調増加。最終周波数（ストップ周波数）からランプを立ち下げスタート周波数より高い周波数で維持。この周波数を次ステップのスタート周波数とする（図１０）。ただしランプの立ち下げ時間・レートが規定されていないｄ１：受信部は、受信アンテナを通じて信号を受信するｅ１：Ａ／Ｄ変換器は、増幅されたアナログ信号をデジタル変換し制御器に出力ｆ１：制御器は、例えばＣＰＵ、ＲＯＭ、ＲＡＭ等を有するマイクロコンピュータによりデジタルデータを取得ｇ１：送信部は、増幅器の増幅信号を出力するｓ：混合器は周波数変換部として構成され、低雑音増幅器の出力信号とＮ逓倍器が出力する変調信号とを混合 |
| 14 | 2 | Y2 | 【0029】【0056】-【0060】F1,3 | ａ１○　ｂ１△　ｃ１○ａ１：高周波チャープ発生器をもつｂ１：高周波チャープ発生器の発振器はＰＬＬを含む。PLLの詳細は記載がないｃ１：送信レーダ信号の周波数が時間とともにΔｆ増加し、その後時間とともに減少し、その後周波数がほぼ一定に維持（図３参照）。周波数の上昇レートと下降レートは図より明らかに異なっている |
| 15 | 本願 | - | | ｈ１ |
| 15 | 2 | Y2 | 【0060】F3 | ｈ１○ｈ１：図３より下降レートは上昇レートより絶対値大きいことは明らか |
| 16 | 本願 | - | | ｐ１ |
| 16 | 1 | A | | ｐ１×ｐ１：関連する記載はない |

| | | | | |
|---|---|---|---|---|
| 17 | 本願 | - | | ｊ１　ｌ１ |
| 17 | 4 | A | 【0074】F12 | ｊ１△　ｌ１×ｊ１：ランプ波生成においてランプは発生時はループフィルタ帯域幅に対し周波数を戻すときは帯域幅を拡大するｌ１：関連する記載はない |
| 18 | 本願 | - | | ａ２　ｃ２　ｄ２　ｅ２　ｇ２　ｓ１ |
| 18 | 1 | Y1 | 【0016】【0017】【0025】-【0027】【0036】【0037】【0052】-【0059】【0029】【0056】-【0060】F1,2,10 | ａ２○　ｃ２△　ｄ２○　ｅ２○　ｇ２○　ｓ１○ａ２：ＦＭＣＷ波を生成するランプ波生成器、及び、ＰＬＬ回路ｃ２：スタート周波数からチャープパタンで周波数単調増加。最終周波数（ストップ周波数）からランプを立ち下げスタート周波数より高い周波数で維持。この周波数を次ステップのスタート周波数とする（図１０）。ただしランプの立ち下げ時間・レートが規定されていないｄ２：受信部は、受信アンテナを通じて信号を受信するｅ２：Ａ／Ｄ変換器は、増幅されたアナログ信号をデジタル変換し制御器に出力ｇ２：送信部は、増幅器の増幅信号を出力するｓ２：混合器は周波数変換部として構成され、低雑音増幅器の出力信号とＮ逓倍器が出力する変調信号とを混合 |
| 18 | 2 | Y2 | 【0029】【0056】-【0060】F1,3 | ａ２○　ｃ２○ａ２：高周波チャープ発生器をもつｃ２：送信レーダ信号の周波数が時間とともにΔｆ増加し、その後時間とともに減少し、その後周波数がほぼ一定に維持（図３参照）。周波数の上昇レートと下降レートは図より明らかに異なっている |
| 19 | 本願 | - | | ｊ２ |
| 19 | 4 | A | 【0074】F12 | ｊ２△ｊ２：ランプ波生成においてランプは発生時はループフィルタ帯域幅に対し周波数を戻すときは帯域幅を拡大する |
| 20 | 本願 | - | | ｌ２ |
| 20 | 1 | A | | ｌ２×ｌ２：関連する記載はない |
| 21 | 本願 | - | | ｏ１ |
| 21 | 1 | A | | ｏ１×ｏ１：関連する記載はない |
| 22 | 本願 | - | | ｐ２ |
| 22 | 1 | A | | ｐ２×ｐ２：関連する記載はない |
| 23 | 本願 | - | | ｑ１ |
| 23 | 1 | A | | ｑ１×ｑ１：関連する記載はない |

５．備考（検索者用）