컴퓨터 공학 기초 실험2 보고서

실험제목: Simple Memory & Bus

실험일자: 2023년 11월 20일 (월)

제출일자: 2023년 11월 29일 (수)

학 과: 컴퓨터공학과

담당교수: 이준환 교수님

실습분반: 월요일 0, 1, 2

학 번: 2022202064

성 명: 최봉규

1. 제목 및 목적

A. 제목

Simple Memory & Bus


B. 목적

Memory는 address에 기반하여 데이터를 저장하는 hardware임을 이해한다. 또한 bus는 여러 component들 간에 데이터를 전송할 수 있도록 연결해주는 component임을 이해한다. 이처럼 Memory와 bus의 특성에 대해 이해하고, 이를 바탕으로 설계한다.

2. 원리(배경지식)


Simple memory

RAM(random access memory)은 임의의 address에 대해 data를 읽고 쓰는 memory를 의미한다. 이 프로젝트에서 지칭하는 memory는 모두 RAM을 의미한다. Memory는 Software를 hardware와 communicate를 하게 해주는 매개체 역할을 한다. 아래는 memory(ram)의 schematic symbol이다.



Bus

Bus는 여러 component들 간에 data를 전송(transfer)할 수 있도록 연결해주는 component이다. BUS는 새로운 component 들을 추가하기가 쉬우며, 가격이 저렴한 특징을 갖고 있다. 하나 이상의 IP components가 연결된 wire 덩어리이다. 오직 한 쌍의 IP component만 data를 bus를 통해 주고받을 수 있다. 한 쌍이 communicate를 할 때, 하나는 master, 또 다른 하나는 slave이다. 오직 master만이 bus를 통해 data transfer를 request 혹은 initiate가 가능하다. Slave는 단지 master에 의해 request된 data transfer를 주는 데이터를 받거나 혹은 데이터를 주는 역할을 한다. 아래는 BUS의 schematic symbol이다.




Bus가 master로부터 요청을 받으면, 내부에 있는 arbiter를 통해 slave0와 slave1 중 어떤 slave와 communicate할 지 결정한다. 이 때 어느 slave와 communicate할지는 address를 통해 결정한다. 결정한 slave에는 m_dout과 m_addr을 건넨다. Slave에 연결된 컴포넌트로부터 output이 나오는데 이를 각 연결하여 그로부터 S0_dout과 S1_dout을 입력 받는다. Mux를 통해 m_din에 S0_dout과 S1_dout 둘 중 하나의 값을셀렉하여 받게 된다. 이와 함께 선택된 값에는 m_grant는 1의 값을 갖게 되어 해당마스터의 요청이 허가되었음을 알려준다. Master가 grant signal을 받은 후에는 request signal이 1인 동안에는 bus의 소유권을 빼앗기지 않고 data 전송을 계속 할수 있다. 만약 두 개의 master 모두 request를 하고 있지 않다면 grant는 master0이받는다.

3. 설계 세부사항

Simple memory			
Direction	Port name	Description	
Input	clk	Clock	
	cen	Chip enable	
	wen	Write enable	
	addr[4:0]	Address	
Output	din[31:0]	Data in	
	dout[31:0]	Data out	

cen과 wen의 값이 모두 1'b1이 되면 address가 가리키는 memory에 din을 write한다. 이 때의 dout 은 0을 출력하도록 한다. 만약 cen = 1'b1이고, wen = 1'b0이면, address가 가리키는 memory의 값을 dout에 write한다. cen = 1'b0이면 dout은 0이 된다. 이로써, cen이 wen보다 우선순위를 갖는 것을 확인할 수 있다. 다음은 memory의 fsm이다.





Bus		
Direction	Port name	Description
Input	clk	Clock
	reset_n	Active low reset
	m0_req	Master 0 request
	m0_wr	Master 0 write / read
	m0_address[7:0]	Master 0 address
	m0_dout[31:0]	Master 0 data output
	m1_req	Master 1 request
	m1_wr	Master 1 write / read
	m1_address[7:0]	Master 1 address
	m1_dout[31:0]	Master 1 data output
	s0_dout[31:0]	Slave 0 data out
	s1_dout[31:0]	Slave 1 data out
Output	m0_grant	Master 0 grant
	m1_grant	Master 1 grant
	m_din[31:0]	Master data input
	s0_sel	Slave 0 select
	s1_sel	Slave 1 select
	s_address[7:0]	Slave address
	s_wr	Slave write / read
	s_din[31:0]	Slave data input

2개의 master와 2개의 slave를 가지고 있다. Address의 bandwidth는 8bits이다. Data의 bandwidth는 32bit이다. 각 slave가 가지는 주소 범위는 다음과 같다.

Memory map		
Slave 0	0x00 ~ 0x1F	
Slave 1	0x20 ~ 0x3F	

해당 주소들을 binary로 확대한다면, slave 0의 경우 8'b0000_0000 ~ 8'b0001_1111이고, slave 1의 경우 8'b0010_0000 ~ 8'b0011_1111으로 상위 3bit에 대해서 slave 0은 3'b000을 가지고, slave 1의 경우 3'b001을 갖게 된다. 다음은 bus의 design과 abitrator의 fsm을 보여주고 있다.







(M0_req == 1'b0 && M1_req == 1'b0) || (M0_req == 1'b1)

4. 설계 검증 및 실험 결과


A. 시뮬레이션 결과



해당 waveform은 ram의 testbench로 cen = 1'b0일 때에는 wen과 addr가 아무리 바뀌어도 dout은 0의 값을 갖는 것을 확인할 수 있다. cen = 1'b1일 때에는 wen = 1'b1이 된순간 addr을 바꾸면서 d_in으로 넣은 값들을 해당 인덱스에 저장을 한다. wen = 1'b0의 값을 갖게 하고, 주소를 변경한 결과 이전에 d_in으로 넣은 것들을 가지고 있음을 확인할수 있다.




해당 waveform은 bus의 testbench이다. m0와 m1의 address를 동일 시 하고, 서로 다른 dout의 값을 줌으로 써, s_din으로 들어오는 값들이 어떤 것인지 확인했다. m0_req = 1'b1를 가지면서 s_din은 m0_dout의 값을 가지게 된다. 또한 s_address역시 m0의 것을 따라간다. Address를 8'h20이 되면서 s1을 선택하게 된다. m_din에는 s_dout의 값을 가져가게 되었다. 이후 address를 8'ha0을 주면서 s0, s1 둘 모두 선택하지 않고, m_din은 32'h0000_0000의 값을 갖게 된다. 이와 같이 의도대로 잘 작동함을 알 수 있다.




해당 waveform은 bus_addr의 testbench이다. 입력 address에 따라 s0와 s1이 선택되는 것을 확인할 수 있다. 앞서 설계한 대로 address가 $0x00 \sim 0x1f$ 인 경우 s0를 선택하고, $0x20 \sim 0x3f$ 인 경우 s1을 택하게 한다. 이 외의 값에 대해서는 둘 모두 선택하지 않는데, 테스트 벤치를 보면 설계한 대로 잘 작동함을 확인할 수 있다.


해당 waveform은 m0_req와 m1_req에 따라 m0_grant, m1_grant가 변하는 것을 확인할수 있다. m0_req = 1'b1인 경우 m0_grant = 1'b1의 값을 갖는다. 이 후 m1_req = 1'b1이 되어도 m0_req = 1'b0이 되기 전에는 m0_grant를 택했다. 이후 m1_grant = 1'b1의 값을 갖는 것을 볼 수 있다. m1_grant가 1'b1이 되면서 m0_grant = 1'b0의 값으로 내려간다. 이후의 값들을 보더라도 의도대로 잘 동작하는 것을 확인할 수 있다.




해당 waveform은 s에 따라 a, b, c의 값을 y로 이어준다. s=2'b00인 경우 y=a의 값을 갖게 되고, s=2'b01인 경우 y=b의 값을, s=2'b10인 경우 y=c의 값을 갖도록 설계했다. 해당 결과를 잘 갖는 것을 testbench를 통해 확인할 수 있다.



해당 waveform은 입력 s에 따라 a, b의 값을 y로 이어준다. s = 1'b0인 경우 y = a의 값을 갖게 되고, s = 1'b1인 경우에는 y = b의 값을 갖도록 한다. 의도한대로 잘 작동하는 것을 이 testbench를 통해 확인할 수 있다.





이 waveform은 위와 마찬가지로 입력 s에 따라 a, b의 값을 y로 이어준다. s=1'b0인 경우 y=a의 값을 갖게 되고, s=1'b1인 경우에는 y=b의 값을 갖도록 한다. 앞과 다른 것은 이번엔 8bit에 대해서 진행하기 때문이다. 잘 작동하는 것을 이 testbench를 통해확인할 수 있다.



이 waveform은 위와 마찬가지로 입력 s에 따라 a, b의 값을 y로 이어준다. s=1'b0인 경우 y=a의 값을 갖게 되고, s=1'b1인 경우에는 y=b의 값을 갖도록 한다. 앞과 다른 것은 이번엔 1bit에 대해서 진행하기 때문이다. 잘 작동하는 것을 이 testbench를 통해확인할 수 있다.

B. 합성(synthesis) 결과





5. 고찰 및 결론

A. 고찰

bus에서 사용하는 I/O port가 많아서 자료를 좀 꼼꼼히 봐야 어디에 연결할지 감이 잡히는 것이 힘들었다. testbench를 만들면서 port를 잘 instance를 못해 몇몇의 포트 결과가 로로 되는 걸 보면서 무슨 port를 빠뜨렸는지 확인하면서 top module을 정의할 때, 옆에 있는 것으로 쓰면 빠지는 port 없이 잘 연결할 수 있겠다는 생각이 들었다. 해당 방법을 이용하여 일일이 testbench에서 top module을 instance할 때 걸리는 시간을 줄이고 헷갈리지 않게 잘 연결할 수 있었다.

B. 결론

이번 실습을 진행하면서 Verilog 에서의 for 반복문을 처음 써보았다. c/c++과 다를 것은 크게 없었는데, for문 증감식에서 ++, -- 같은 표현을 사용하지 않는 것이 조금 불편하게 다가왔다. 해당 과제를 진행하면서 bus에 대해, 그리고도 memory를 만드는 법에 대해 알아가면서 프로젝트에서 사용할 bus와 memory에 대해서 크게 어려움 없이 만들수 있을 것 같다는 생각이 들었다. 또한 loop문을 사용하면서 이를 testbench를 만드는데에 적용하면 많은 경우의 수에 대해 간결하게 확인할 수 있지 않을까 생각이 들었다.

6. 참고문헌

이준환 교수님/디지털논리회로2/광운대학교(컴퓨터정보공학부)/2023 이준환 교수님/컴퓨터공학기초실험2/광운대학교(컴퓨터정보공학부)/2023