CPU 设计文档

一、 模块规格

1. GRF 寄存器堆

A 端口定义

信号名	方向	描述
ins_r[31:0]	Ι	当前 E 级取数指令
ins_w[31:0]	I	当前 W 级回写指令
pc4_add[31:0	I	输入W级指令pc+4的值
]		
C1k	I	时钟信号
Clr	Ι	清零信号,将32个寄存器中的值全部清零,高电平 有效
RegWrite	Ι	寄存器写使能信号,高电平有效
Regdata[31:0]	Ι	要回写入寄存器的数据
RegAddr[4:0]	Ι	要回写入寄存器的地址
RD1	0	输出rs指定寄存器的32位数据
RD2	0	输出rt指定寄存器的32位数据

序	功能	描述
号	名称	
1	复位	当clk上升沿,clr信号有效时,清空存储器的值
2	读数	读A1(rs), A2(rt)对应寄存器的值到RD1, RD2
	据	
3	写数	当写使能信号RegWrite有效时,将的RegData的值写入选择后R
	据	egAddr对应的寄存器中

2. ALU

算术逻辑部件运算器

A 端口定义

信号名	方	描述	
	向		
rs_out	Ι	ALU的第一个备选运算数	
[31:0]			
rt_out	Ι	ALU的第二个备选运算数	
[31:0]			
imm_ext[3	Ι	ALU的第三个备选运算数	
1:0]			
sa[4:0]	Ι	ALU的第三个运算数,用于特殊指令当中的位移	
s11_s1t	Ι	运算数选择,1: 第一个运算数A选择rt_out,1: 第一个	
		运算数A选择rs_out	
ALUSrc	I	运算数选择,1: 第二个运算数B选择imm_ext,1: 第二个	
		运算数B选择rt_out	
ALU0[2:0]	Ι	ALU信号控制器。控制ALU做什么运算	
Result[31	0	ALU的运算结果	
:0]			
Ztag	0	零标志位,为0时代表运算结果不为0,为1时代表运算结	
		果为0	

B 功能描述 ALUop[4:0]

TH		meop[1:0]	世法 Dagult-
划	能名称		描述 Result=
0	00000	加	A+B
1	00001	减	A-B
2	00010	与	A&&B
3	00011	或	A B
4	00100	非	~A
5	00101	逻辑左移	A≪sa
6	00110	逻辑右移	A≫sa
7	00111	算术右移	\$signed(A)>>>sa
8	01000	可变逻辑左移	B< <a[4:0]< td=""></a[4:0]<>
9	01001	可变算术右移	B>>A[4:0]
10	01010	可变逻辑右移	\$signed(B)>>>A[4:0]
11	01011	逻辑与	A&B
12	01100	逻辑或	B A
13	01101	逻辑或非	~(B A)
14	01110	异或	B^A
15	01111	有符号小于置1	(\$signed(A)<\$signed(B))?1:0
16	10000	无符号小于置1	(A <b)?1:0< td=""></b)?1:0<>

3. PC

A 端口定义

信号名	方向	描述
C1k	I	时钟信号
Reset	I	CP复位信号
Immediate[15:0]	I	输入的16位立即数
branch	I	是否进行branch信号,高电平有效
Ztag	I	零标志位
add26[25:0]	I	26位立即数
Jump	I	J指令信号,高电平有效
jr_alures	I	输入jr指令要跳转的PC值
jr_sel	I	是否要进行jr跳转
pc[31:0]	0	输出32位当前pc
pc_4add[31:0]	0	输出32位当前pc+4

	为形油	~
序	功能	描述
号	名称	
1	PC自	在每个时钟上升沿到达时,若reset、PCsel、jump信号均无效,
	增 4	PC=PC+4
2	Bran	在时钟上升沿到达时,若PCsel与ztag同时有效,且reset信号无
	ch if	效,PC=PC+4+sign_extend(immediate 0²)
	equa	
	1	
3	Jump	在时钟上升沿到达时,若jump信号有效,且reset信号无效,PC=P
		C3128 $ 26add 0^2$
4	jr	在时钟上升沿到达时,若jr_sel信号有效,且reset信号无效,
		则pc=jr_alures
5	同步	当clk上升沿, clr信号有效时, cp=0x00003000
	复位	

4. IM 指令存储器

A端口定义

信号名	方向	描述
pc[31:0]	I	输入32位pc值
add26[25:0]	0	机器码0-25位
Immediate[15:0]	0	机器码0-15位
Func[5:0]	0	机器码位0-5位
Sa[5:0]	0	机器码6-10位
Rd[5:0]	0	机器码11-15位
Rt[5:0]	0	机器码16-20位
Rs[5:0]	0	机器码21-25位
Ocode[5:0]	0	机器码26-31位

序号	功能名称	描述
1	取指令	取出IM中pc所指地址的指令
2	分割指令	将取出的指令进行分割,变为输出中的各个字段

5. EXT

16 位立即数扩展器

A 端口定义

信号名	方向	描述
Imm[15:0]	I	16位立即数
EXTs1t[1:0]	I	扩展器功能选择信号
Imm_ext[31:0]	0	输出拓展后的32位数

序号	功能名称	描述
EXTs1t[1:0]	00 无符号	对立即数进行无符号拓展
	01 符号	对立即数进行符号拓展
	10 加载到高位	将立即数加载到高16位

6. DM

数据存储器

A 端口定义

信号名	方向	描述
Address[31:0]	I	输入32位地址
Data in[31:0]	I	要写入数据存储器的32位数据
pc[31:0]	I	输入当前的pc值
MemWrite	I	数据存储器写使能,高电平有效
op[1:0]	I	选择存储指令类型
BE[3:0]	I	各个字节写使能
C1k	I	时钟信号
Clr	I	复位信号, 高电平有效
Data out[31:0]	0	输出32位数据

В

ор	指令
0 00	SW
1 01	sh
2 10	sb

C 功能描述

, , , , , ,		
序号	功能名称	描述
1	写数据	在每个时钟上升沿到达时,若MemWrite有效,将data
		in中的数据写入到address11-6位对应的存储区域
2	读数据	在时钟上升沿到达时,将address2-
		11位对应的存储区域的数据读出到data out
3	同步复位	当clk上升沿,clr信号有效时,清空存储器的值

7.BE_EXT && MEM_EXT

信号名	方向	描述
AO[1:0]	I	输入低两位地址
op[1:0]	I	输入指令类型, op 码与 DM 相同
BE[4:0]	0	输出字节写使能

信号名	方向	描述
AO[1:0]	I	输入低两位地址
mem_op[2:0]	I	输入指令类型
Din[31:0]	I	输入 DM 读取数据
Dout[31:0]	0	输出最终写入寄存器的数据

mem_op	指令
0 000	1w
1 001	1bu
2 010	1b
3 011	1hu
4 100	1u

8. MULT_DIV 乘除运算模块

信号名	方向	描述
c1k	I	时钟信号
D1[31:0]	I	输入指令类型
D2[31:0]	I	输入 DM 读取数据
op[3:0]	I	输出最终写入寄存器的数据
busy	0	输出繁忙暂停信号
HI[31:0]	0	hi 寄存器输出
LO[31:0]	0	lo 寄存器输出

mult_div_op	指令
0 0000	none
1 0001	mult
2 0010	div
3 0011	multu
4 0100	divu
5 0101	mfhi
6 0110	mf1o
7 0111	mthi
8 1000	mtlo

9. 信号控制器

A 端口定义

信号名	方向	描述
0code[5:0]]	六位指令操作码输入
]	1	
Func[5:0]	I	六位指令函数码输入
Jump	0	是否执行.j指令
RegDst	0	决定运算结果写入rt还是rd,若为0,写入rt,若
Кедрус		为1,写入rd
ALUSrc	0	决定ALU的第二个操作数,若为0,则为rt,若为1
		,则为立即数
MemtoReg	0	决定要写入GRF的数据,若为0,写入ALU的运算结
		果,若为1,写入DM中的输出数据
RegWrite	0	寄存器堆写使能信号,高电平有效
MemWrite	0	数据存储器写使能信号,高电平有效
PC_sel	0	决定PC是否进行branch跳转,高电平有效
EXTo[1:0]	0	决定EXT进行何种拓展
ALUo[2:0]	0	决定ALU进行何种运算
S11_s1t	0	选择ALU的第一个操作数,若为0,为rs,若为1,
		为rt
jr_slt	0	是否执行jr指令的选择信号
jal_slt	0	是否执行jal指令的选择信号
jalr_slt	0	是否执行 jalr 指令的选择信号
is_load	0	是否为取数型指令
is_save	0	是否为存储型指令
is_cal_r	0	是否为 R 类运算型指令
is_cal_i	0	是否为 I 类运算型指令
is_mu_di	0	是否为乘除型指令
is_branch	0	是否为b类跳转使用rs型指令
_rs		
is_branch	0	是否为 b 类跳转使用 rs、rt 型指令
_rsrt		
is_jalr	0	是否为 jalr 指令
is_mt	0	是否为写 hi lo 指令
is_mf	0	是否为读 hi lo 指令
is_jr	0	是否为读 jr 指令

B各指令的控制信号

指	Ju	RegD	ALUS	Memt	RegW	MemW	PC_s	EX	AL	S11_	jr_s	jal_
令	mp	st	rc	oReg	rite	rite	e1	То	Uo	slt	1t	s1t
Ad	0	1	0	0	1	0	0	00	00	0	0	0
du									0			
Su	0	1	0	0	1	0	0	00	00	0	0	0
bu									1			
S1	0	1	0	0	1	0	0	00	10	1	0	0
1									1			
0r	0	0	1	0	1	0	0	00	01	0	0	0
i									1			
Lu	0	0	1	0	1	0	0	10	00	0	0	0
i									0			
Ве	0	0	0	0	0	0	1	00	00	0	0	0
q									1			
Lw	0	0	1	1	1	0	0	01	00	0	0	0
									0			
Sw	0	0	1	0	0	1	0	01	00	0	0	0
									0			
J	1	0	0	0	0	0	0	00	00	0	0	0
									0			
ja	1	0	0	0	1	0	0	00	00	0	0	1
1									0			
jr	0	0	0	0	0	0	0	00	00	0	1	0
									0			

指令分类:

					branch
save	cal_r	cal_i	mult/div	branch/rs	rs/rt
SB	ADD	ADDI	MULT	BLEZ	BEQ
SH	ADDU	ADDIU	MULTU	BGTZ	BNE
SW	SUB	ANDI	DIV	BLTZ	
	SUBU	XORI	DIVU	BGEZ	
	SRL	ORI			
	SRA	SLTI			
	SLLV	SLTIU			
	SRLV	LUI			
	SLL				
	SRAV				
	AND				
	OR				
	NOR				
	XOR				
	SLT				
	SLTU				
	SB SH	SB ADD SH ADDU SW SUB SUBU SRL SRA SLLV SRLV SLL SRAV AND OR NOR XOR SLT	SB ADD ADDI SH ADDU ADDIU SW SUB ANDI SUBU XORI SRL ORI SRA SLTI SLLV SLTIU SRLV LUI SLL SRAV AND OR NOR XOR SLT	SB ADD ADDI MULT SH ADDU ADDIU MULTU SW SUB ANDI DIV SUBU XORI DIVU SRL ORI SRA SLTI SLLV SLTIU SRLV LUI SLL SRAV AND OR NOR XOR SLT	SB ADD ADDI MULT BLEZ SH ADDU ADDIU MULTU BGTZ SW SUB ANDI DIV BLTZ SUBU XORI DIVU BGEZ SRL ORI SRA SLTI SLLV SLTIU SRLV LUI SLL SRAV AND OR NOR XOR SLT

8. 暂停控制器

A 暂停表

D (IF / ID) 当前指令				M (EX/MEM) Tnew			
指令类型	源寄存器	Tuse	cal_r 1/rd	mf 1/rd	cal_i 1/rt	load 2/rt	load 1/rt
branch1	rs	0					
jr	rs	0					
jalr	rs	0					
cal_r	rs/rt	1					
mu_div	rs/rt	1					
load	rs	1					
save	rs	1					
cal_i	rs	1					
mt	rs	1					
branch2	rs/rt	0					

B 输入输出

信号名	方向	描述
IR_D[31:0]	I	D级指令
IR_E[31:0]	I	E级指令
IR_M[31:0]	I	M级指令
stall	0	输出暂停信号

C 功能

根据输入的指令判断各个级别的指令类型,需求的寄存器与要写入的寄存器, 根据暂停表中的数据分析,判断其是否需要暂停,输出暂停信号。

9. 转发控制器

A 转发部件设计

D 级:

RS_MUX

信号名	方向	描述
RD1[31:0]	I	grf rs数据
E_Froward[31:0]	I	E级回写数据
M_Froward[31:0]	I	M级回写数据
selet[1:0]	I	选择信号
rs_final[31:0]	0	最终数据

RT_MUX

信号名	方向	描述				
RD2[31:0]	Ι	grf rt数据				
E_Froward[31:0]	Ι	E级回写数据				
M_Froward[31:0]	Ι	M级回写数据				
selet[1:0]	Ι	选择信号				
rt_final[31:0]	0	最终数据				

ALU1_MUX

信号名	方向	描述			
E_reg_rs[31:0]	I	E级流水输出rs			
W_Froward[31:0]	I	W级回写数据			
M_Froward[31:0]	I	M级回写数据			
selet[1:0]	I	选择信号			
alul_final[31:0]	0	最终数据			

$ALU2_MUX$

信号名	方向	描述				
E_reg_rt[31:0]	I	E级流水输出rt				
W_Froward[31:0]	I	W级回写数据				
M_Froward[31:0]	I	M级回写数据				
selet[1:0]	I	选择信号				
alu2_final[31:0]	0	最终数据				

WD_MUX

信号名	方向	描述				
W_Froward[31:0]	I	W级回写数据				
M_Froward[31:0]	I	M级回写数据				
selet	Ι	选择信号				
wd_final[31:0]	0	最终数据				

B 转发控制单元

信号名	方向	描述				
addr_E [4:0]	I	E级回写地址				
addr_M[4:0]	I	M级回写地址				
addr_W [4:0]	I	W级回写地址				
IR_D[31:0]	I	D级指令				
ID_E[31:0]	I	E级指令				
IR_M[31:0]	I	M级指令				
se1_D_RS[1:0]	0	D rs选择信号				
se1_D_RT[1:0]	0	D rt选择信号				
sel_E_ALU1[1:0]	0	E alul选择信号				
sel_E_ALU1[1:0]	0	E alu2选择信号				
se1_M_WD	0	M wd选择信号				

二、 数据通路设计

部件	输入	LW
PC		
ADD4		PC
IM		PC
PC		ADD4
<u>IR@D</u>		IM
PC4@D		
RF	A1	IR@D[rs]
ΝI	A2	
EXT		IR@D[i16]
NPC	PC4	
INPC	126	
PC		
<u>IR@E</u>		IR@D
<u>PC4@E</u>		
RS@E		RF.RD1
RT@E		
EXT@E		EXT
ALU	Α	RS@E
ALU	В	EXT@E
<u>IR@M</u>		<u>IR@E</u>
PC4@M		
AO@M		ALU
RT@M		
DM	Α	AO@M
DIVI	WD	
<u>IR@W</u>		IR@M
PC4@W		
AO@W		
DR@W		DM
RF	А3	IR@W[rt]
IXI	WD	DR@W

```
需要定义的线网型变量如下:
       wire [31:0] ins;
       //im输出指令
       wire jump;
       wire RegDst;
       wire ALUSrc;
       wire MemtoReg;
       wire RegWrite;
       wire MemWrite;
       wire branch;
       wire [1:0] extop;
       wire [2:0] aluop;
       wire sll_slt;
       wire jr_slt;
       wire jal_slt;
       //总控信号
       wire [31:0] alu res;
       wire Ztag;
       //ALU 输出
       wire [31:0]pc;
       wire [31:0]pc 4add;
       //PC 输出
       wire [31:0]imm ext;
       //EXT 输出
       wire [31:0] grfo_rs;
       wire [31:0] grfo_rt;
       //GRF 输出
       wire [31:0] DM out;
       //DM 输出
       wire change;
       wire [31:0] npc;
       //NPC 输出
       wire [31:0] IR D out;
       wire [31:0]PC4_D_out;
       wire [4:0] Forward Addr D out;
       wire [31:0]Forward_Data_D_out;
       //D 级流水寄存器输出
       wire cmp res;
       //CMP 比较单元输出
       wire [31:0] IR_E_out;
       wire [31:0]PC4_E_out;
```

```
wire [31:0]RS_E_out;
wire [31:0]RT E out;
wire [31:0]EXT E out;
wire [4:0] Forward Addr E out;
wire [31:0] Forward Data E out;
//E 级别流水寄存器输出
wire [31:0] IR_M_out;
wire [31:0]PC4 M out;
wire [31:0] AO M out;
wire [31:0]RT M out;
wire [4:0] Forward Addr M out;
wire [31:0]Forward_Data_M_out;
//M 级流水寄存器输出
wire [31:0] IR_W_out;
wire [31:0]PC4_W_out;
wire [31:0]AO_W_out;
wire [31:0]DR W out;
wire [4:0]Forward_Addr_W_out;
wire [31:0] Forward Data W out;
//W 级流水寄存器输出
wire stall;
//暂停信号
wire RegDst_D;
wire RegWrite_D;
wire jal slt D;
wire jal_slt_M;
//D 级控制信号
wire [1:0]sel D RS;
wire [1:0] sel D RT;
wire [1:0]sel_E_ALU1;
wire [1:0]sel E ALU2;
wire sel_M_WD;
//转发选择信号
wire [31:0]rs_final;
wire [31:0]rt final;
wire [31:0]alul final;
wire [31:0]alu2 final;
wire [31:0]WD final;
//MUX 输出信号
```

三、 测试程序

混合测试:

0x3000

lw \$2 4(\$0)

0x3004

nop

0x3008

sw \$4 12(\$0)

0x300c

lw \$18 24(\$0)

0x3010

sw \$20 28(\$0)

0x3014

nop

0x3018

sw \$2 20(\$0)

0x301c

addu \$19 \$17 \$6

0x3020

subu \$11 \$18 \$12

0x3024

addu \$3 \$22 \$21

0x3028

ori \$30 \$20 0x5050

0x302c

subu \$9 \$27 \$13

0x3030

lw \$21 20(\$0)

0x3034

addu \$21 \$23 \$23

0x3038

lw \$10 12(\$0)

0x303c

addu \$6 \$4 \$17

0x3040

subu \$5 \$8 \$14

0x3044

sw \$16 20(\$0)

0x3048

addu \$21 \$8 \$27

0x304c

nop

0x3050

subu \$3 \$22 \$22

0x3054

lw \$20 8(\$0)

0x3058

ori \$23 \$27 0x2424

0x305c

subu \$4 \$21 \$8

0x3060

lw \$26 8(\$0)

0x3064

nop

0x3068

完整测试见附件

or i

ori \$t0,\$zero,0xfffe

ori \$t1,\$zero,6

ori \$t2,\$t1,0xffff

ori \$zero,\$t1,5

lui & addu & subu

ori \$t1,\$0,5

ori \$t2,\$0,8

lui \$t3,123

lui \$t4,0xffff

ori \$t4,\$t4,0xffff

lui \$t5,0xffff

ori \$t5,\$t5,0xfff8

addu \$s0,\$t2,\$t1

addu \$s1,\$t4,\$t2

addu \$s2,\$t4,\$t5

subu \$s3,\$t2,\$t1

subu \$s4,\$t1,\$t2

subu \$s5,\$t2,\$t4

subu \$s6,\$t4,\$t5

beq

ori \$t0,5

ori \$t1,6

ori \$t2,6

beq \$t0,\$t1,if1

ori \$t3,7

if1:

addu \$t4,\$t1,\$t3

beq \$t1,\$t2,if2

ori \$t5,8

if2:

addu \$t6,\$t1,\$t5

lw & sw

ori \$t2,\$0,8

lui \$t3,123

lui \$t4,0xffff

ori \$t4,\$t4,0xffff

lui \$t5,0xffff

ori \$t5,\$t5,0xfff8

sw \$t2,0(\$0)

sw \$t3,4(\$0)

sw \$t5,12(\$0)

lw \$s0,8(\$0)

lw \$s1,4(\$0)

lw \$s2,0(\$0)

jr

ori \$t0,\$0,1

ori \$t1,\$0,5

ori \$t2,\$0,0

ori \$t3,\$0,1

addu \$t0,\$t0,\$t0

addu \$t2,\$t2,\$t3

beq \$t2,\$t1,end

ori \$s1,\$0,0x00003010

jr \$s1

end:

jal

jal tag1

start:

jal end

tag1:

ori \$t0,\$0,0

jal tag2

ori \$t1,\$0,0

tag2:

ori \$t2,\$0,0

jal start

ori \$t3,\$0,0

end:

思考题

1. 为什么需要有单独的乘除法部件而不是整合进 ALU? 为何需要有独立的 HI、LO 寄存器?

A: 因为乘除运算运行的时间比较长,如果把它整合进 alu,则需要修改 ALU 的运算周期,这样会导致流水线的效率变得很低。

如果没有独立的 hi, lo 寄存器的话,那么同样的,取数的时候就会产生不确定的使时间,这样在保证能够取到正确的数的情况下,CPU 的周期又需要延长。

2.参照你对延迟槽的理解,试解释"乘除槽"。

A: 在处理指令的时候,如果一条乘除指令后面的指令不是乘除指令或者不是读写 h i 、 l o 的指令,那么前后两条指令一定不会发生冲突,所以乘除槽可以使得流水线的效率提高。

3. 为何上文文末提到的 lb 等指令使用的数据扩展模块应在 MEM/WB 之后,而不能在 DM 之后?

A: 因为取数指令本来就是整个流水线中最慢的一个环节,它的周期时间决定了整个 CPU 的周期,所以如果将拓展环节也放在这一级的话,必然会导致 CPU 的周期时间变长,所以将它调整在 W 级,比 M 级快的一级。

4. 举例说明并分析何时按字节访问内存相对于按字访问内存性能上更有优势。(Hint: 考虑 C 语言中字符串的情况)

A: 大部分 ASCIIA 码都是占用一个字节,如果用字节访问内存,可以避免无意义的读操作,因此性能更优。

5. 如何概括你所设计的 CPU 的设计风格?为了对抗复杂性你采取了哪些抽象和规范手段? A: 我的 CPU 在暂停方面对指令进行了详细的分类处理,可以让每一个指令的暂停次数最少,尽量的优化性能,在转发方面,使用了暴力转发,即,在能转发的情况下立刻转发,这样可以减少 CPU 的错误的同时,也去掉了繁琐的按照指令分类的麻烦,即直观易理解,也好分析,好写。

为了对抗复杂性,我首先对指令进行细致的分类,这样,操作类型相同的指令可以在一起使用相同的单元以及相似的行为,其次,对于 CPU 控制单元,不再像之前一样对于每一个指令输出每一个指令的控制信号,而是将同一类型的指令编进 op 码里面,这样可以方便操作,例如 b 类跳转指令,只需要根据 b-op 码对于 cmp 与 npc 进行修改即可。

6. 你对流水线 CPU 设计风格有何见解?

A: 良好的编码习惯,对于每一个变量名要起有意义、易识别的名字,

其次是,每一个部件的功能要尽量的专一,即一个部件只实现一个特定的功能。

最后,组合逻辑与时序逻辑的使用,在使用能够用组合逻辑解决的问题时,尽量不要使用 always@*,这样可以减少很多不必要的错误,因为时序逻辑有时候会导致很多意外的错误。

7.

Α:

D (IF	/ID) 当前	前指令	E (ID/EX) Tnew					M (EX/MEM) Tnew		
指令类型	源寄存器	Tuse	cal_r	1/rd	mf 1	/rd	cal_i	1/rt	load 2/rt	load 1/rt
branch1	rs	0								
jr	rs	0						j		
jalr	rs	0								
cal_r	rs/rt	1		-		-				
mu_div	rs/rt	1								.1
load	rs	1						-		
save	rs	1								
cal_i	rs	1								Ž.
mt	rs	1								
branch2	rs/rt	0								

满足供给-需求模型的前后两条指令均会产生冒险冲突。

供给者有 CALR, CALI, LOAD, JAL

它们的会修改寄存器的值

需求者有 CALR, CALI, BEQ, L, SAVE,

J类指令既不是需求者也不是供给者

从这里设计暂停和转发的控制单元,首先 转发是为了在任何时刻检测到冲突的时候都能够将供给者要写入的数据发给需求者,而暂停是为了保证在任何时刻,转发的数据都是正确的。因此,当我们检测到转发无法解决时间冲突的问题的时候,我们就应当暂停,在暂停的时候,冻结 PC 与 D 级流水,清空 E 级流水,相当于插入了一条 n o p 指令。

ori \$t1,6

beq \$t0,\$t1,if1

ori \$t3,7

if1:

addu \$t4,\$t1,\$t3

例如这里 如果不发生转发 则对于 addu,则无法读到正确的\$t3 的值,所以程序就会发生错误。而有的时候对于后面指令需求的结果,若前面指令还未算出,则需要暂停一周期或多个周期。

转发总共有 6 种,E->D,M->D,W->D,M->E,W->E,W->M,则需要对应的设计六个转发的多选 其对于数据进行选择,控制信号由转发控制器给出,如果不需要转发,则取原来的值, 如果需要转发,则采取后面流水级回写的值。

由于 W 与 D 在空间上在同一个位置,所以实际上只需要设计 5 个转发器,W 到 D 的转发在 GRF 的内部实现即可。

详细的测试代码见附件。