Repositório com os projetos elaborados durante a disciplina de Sistemas Digitais I (PCS3115)
-
Updated
Oct 4, 2023 - VHDL
Repositório com os projetos elaborados durante a disciplina de Sistemas Digitais I (PCS3115)
some mini-projects, developed in my digital system's class, based on: combinational/sequential logic design, hardware description languages (VHDL), datapath components, register-transfer level (RTL) design and introduction to programmable processors, with a physical implementation in SSI IC's, ASIC's, FPGA's, PLD's.
O objetivo do deste projeto foi modelar, programar e testar uma Unidade Lógica e Aritmética, de quatro operações, usando os conhecimentos adquiridos em Circuitos Lógicos e aplicados nas aulas práticas no laboratório de Sistemas Digitais.
VHDL Design for seven segment Displays number from 1-100
We aim to design a 3-bit two’s complement add/sub logic circuit.
design a simple security system consisting of a Card Reader and a Key Pad.
The purpose of this lab is to design a 4-bit counter using JK flip flops
Uma reprodução simplificada do jogo clássico de arcade asteroids, para sintetização em placa FPGA.
Synthesis of Digital Systems course at IIT Delhi | Assignments | Project
Descrições em VHDL desenvolvidas durante Sistemas Digitais 1
Assignment of the "Synthesis and optimization of digital systems" course at Politecnico di Torino, academic year 2015/2016.
Dsiplay BCD numbers on a seven segment and manipulate the display
Design a system to detect a sequence of inputs.
Add a description, image, and links to the digital-systems topic page so that developers can more easily learn about it.
To associate your repository with the digital-systems topic, visit your repo's landing page and select "manage topics."