体系结构实验报告_lab1

学号 PB18000290 姓名 胡毅翔

1. 描述执行一条 XOR 指令的过程(数据通路、控制信号等)。

取指:根据 PCF,从Instruction Memory中取出指令(XOR rd,rs1,rs2)。

译码:寄存器堆A1,A2地址分别为rs1,rs2,读出待异或的值 RegOut1D 和 RegOut2D。

rd传给 RdD。

指令 Instr 传给Control Unit, Control Unit把 Alucontrol D (选异或), Alusrc1D (选RegOut1), Alusrc2D (选RegOut2), RegWriteD (使能), ResultsrcD (在MEM用于选ALU计算的结果)传入段寄存器。

执行: ALU执行异或计算,结果写入 Aluoute。 RdE, RegwriteE 写入段寄存器。

访存: 多选器将 AluOutM 传入 ResultM。 RdM , RegWriteM 写入段寄存器。

写回: MemToRegw 选择 Resultw, Regwritew 使能,将结果写回寄存器堆。

2. 描述执行一条 BEQ 指令的过程· (数据通路、控制信号等)。

取指:根据 PCF,从Instruction Memory中取出指令(BEQ rs1,rs2,imm)。

译码:寄存器堆A1,A2地址分别为rs1,rs2,读出待比较的值Regout1D和Regout2D。

指令 Instr 传给Control Unit, Control Unit把 Alusrc1D(选RegOut1E),

AluSrc2D(选 ImmE),BranchTypeD(选BEQ的对应类型),AluControlD(选加法)传入段寄存器。Control Unit输出 ImmTypeD(左移两位并符号扩展)。

将Imm左移两位并符号扩展,传入ImmD。

执行: Branch Decision计算 Reg1 - Reg2 ,若结果为0, BrE 使能,Hazard Unit输出相应控制信号,否则继续执行。ALU计算PC加上 Imme 作为 BrT 。

访存:无。

写回:无。

3. 描述执行一条 LHU 指令的过程 (数据通路、控制信号等)。

取指:根据 PCF,从Instruction Memory中取出指令(LHU rd,rs1,imm)。

译码:寄存器堆A1地址为rs1,读出待计算的值RegOut1D。

指令 Instr 传给Control Unit, Control Unit把 AluSrc1D (选RegOut1), AluSrc2D (选扩展后的Imm), RegWriteD (使能), MemToRegD (使能), ResultSrcD (在MEM用于选ALU计算的结果)传入段寄存器。Control Unit输出 ImmTypeD (符号扩展)。

执行: ALU计算 RegOut1E + ImmE, 存入 AluOutE。

访存:从Data Memory读取地址为 {AluoutM[31:2],2'b00}的值,结果写入段寄存器。
AluoutM写入ResultM。

写回:根据 Resultw[1:0] 即 LoadedBytesSelect 选取要取的半字,并进行无符号拓展,多选器选择拓展后的结果写回Regfile。

4. 如果要实现 CSR 指令(csrrw, csrrs, csrrc, csrrwi, csrrsi, csrrci),设计图中还需要增加什么部件和数据通路?给出详细说明。

csrrw:读后写控制状态寄存器,t=CSRs[csr];CSRs[csr] = x[rs1];x[rd] = t

故需要额外的寄存器用于保存t。

csrrwi: 立即数读后写控制状态寄存器, x[rd] = CSRs[csr]; CSRs[csr] = zimm

故需要Immediate Operand Unit实现5位立即数的零扩展。

csrrci: 立即数读后清除控制状态寄存器, t = CSRs[csr]; CSRs[csr] = t &~zimm; x[rd] = t

csrrs:读后置位控制状态寄存器,t=CSRs[csr];CSRs[csr]=t|x[rs1];x[rd]=t

csrrc: 读后清除控制状态寄存器, t = CSRs[csr]; CSRs[csr] = t &~x[rs1]; x[rd] = t

csrrsi: 立即数读后置位控制状态寄存器, t = CSRs[csr]; CSRs[csr] = t | zimm; x[rd] = t

如果要实现CSR(Control Status Register)指令,需要增加regfile,提供给状态寄存器。在EX段寄存器的输入段需要加入多选器,确定读的数是来自csr还是原来的寄存器堆。增加立即数扩展的功能及逻辑控制,因为csr指令的立即数扩展与原来不同。在Control Unit中要加入CSR相关的控制逻辑,多选器等信号控制。

5. Verilog 如何实现立即数的扩展?

无符号扩展:在立即数的剩余高位补零。例:

assign ex_data={16'h0000,instruct[15:0]};

有符号扩展:对于位数位 len 的立即数 imm[len-1:0] 扩展到 len_extend 位,只需根据立即数的最高位进行扩展,一个实现的例子如下:

assign ex_data=instruct[15]?{16'hffff,instruct[15:0]}:
{16'h0000,instruct[15:0]};

6. 如何实现 Data Memory 的非字对齐的 Load 和 Store?

Load: 把访存的地址最后两位置为 2'b00 (addr&32'hffff_fffc), 把整个字读取出来, 在写回时, 进行字节的选择和符号拓展。

Store: 把访存的地址最后两位置为 2'b00 (addr&32'hffff_fffc),把整个字读取出来,根据addr 后两位(addr[1:0]),控制需要修改的部分,再写回Data Memory。

7. ALU 模块中,默认 wire 变量是有符号数还是无符号数? 无符号数。

8. 简述BranchE信号的作用。

若 Branche 信号为1,则说明条件转移指令的条件为真,则下条指令地址应为 BrT。同时,若 Branche 信号为1,Hazard Unit也需要进行相应控制。

9. NPC Generator 中对于不同跳转 target 的选择有没有优先级?

JalrT和BrT的优先级高于 JalT。因为若 JalD 使能的同时, JalrE 或 BrE 使能,说明Jalr跳转指令或Br条件转移指令先于Jal跳转指令发生,故有优先级的区别。 JalrT和BrT 同优先级,二者的使能 JalrE 和 BrE 不可能同时有效。

10. Harzard 模块中,有哪几类冲突需要插入气泡,分别使流水线停顿几个周期?

RAW类冲突需要插入气泡,如Load和ALU指令,在ALU计算时,操作数还未读出来,EX段Stall,MEM段flush,故需要停顿1个周期。

还有控制相关的冲突,在跳转时,需要插入气泡,flush掉IF段取的指令,停顿1个周期。

在条件转移时,需要插入气泡,flush掉IF,ID段取的指令,停顿2个周期。

11. Harzard 模块中采用静态分支预测器,即默认不跳转,遇到 branch 指令时,如何控制 flush 和 stall 信号?

发生条件转移时,即 BrE 信号为1后,对IF,ID段寄存器输出flush。

12. 0 号寄存器值始终为 0, 是否会对 forward 的处理产生影响?

会,否则按照设计,可能使用forward的结果非零。所以在forward中需要加入判断是否为0号寄存器,控制多选器的输出,若为0号寄存器,则输出0。