index.rst

Welcome to Edge Training SoC Recording Doc!

本文档记录了一个 edge training SoC 的工程实现流程。

背景

RISC-V CPU、基本外设以及总线框架均来自于开源项目 CVA6 。

内容

.. toctree::
        :maxdepth: 2
        :numbered:

        cpu
        intergration
        fpga
        frontend
        backend
        layout
        appendix