Computer Organization in BUAA, 2020 Fall.
每个 Project 的课下代码分别存放在相应命名的分支中,切换至对应分支以查看代码。
Verilog 代码中有多处命名和注释不规范,例如"流水级"的英文应当是 (pipeline) stage, 代码中误将 stage 翻译为 level,并有注释与代码不一致之处。(懒得改了)
- P3 ~ P7: 相应 Project 的最终课下版本 CPU。
- P3_pre 分支为 P3 课下任务开始前的尝试版本,实现较为丑陋,可能存在 bug。由于 P3 评测不支持 Logisim 多文件,故此版本无法通过评测。
关于 P8 :本届计组课设由于特殊原因取消了 P8 实验。