New issue

Have a question about this project? Sign up for a free GitHub account to open an issue and contact its maintainers and the community.

Sign up for GitHub

By clicking “Sign up for GitHub”, you agree to our terms of service and privacy statement. We’ll occasionally send you account related emails.

Already on GitHub? Sign in to your account

Jump to bottom

Добавить проект для RTL моделирования и промоделировать два HLS ядра #10

Closed

urock opened this issue Mar 8, 2016 · 1 comment

Assignees

Owner

urock commented Mar 8, 2016

Проект добавляй в ветку https://github.com/urock/FpgaOpenCV/tree/fpga/rtl_model в папку fpga

Потом подтяни в эту ветку изменения из ветки https://github.com/urock/FpgaOpenCV/tree/develop

команда git pull origin develop

Ну а как подключать ядра в Vivado, я описал в readme в папке hls

urock assigned s-t-e-p-a-n-o-v

Owner Author

urock commented Mar 8, 2016

HLS ядра за один вызов (ap_start на один такт) обрабатывают один кадр. Я думаю, есть два варианта, как управлять этими ядрами из ARM

включать start, ждать done, потом опять включать и так каждый кадр
разобраться с возможностью autorestart - я видел такую функцию в списке автогенерируемых для управления из ARM.

urock closed this as completed

Sign up for free to join this conversation on GitHub. Already have an account? Sign in to comment