本系统是中山大学电信院硬件描述语言与FPGA设计课程的期末实验设计
参考：粟涛老师的实验指导书
Copyright (C) GeorgeDong32. All rights reserved.
基于FPGA的图像采集与显示系统（FIADS），由DIGILENT Nexys A7开发板和OV7670组成，通过VGA接口输出显示数据。
- DIGILENT Nexys A7开发板，固件型号为
xc7a100tcsg324-1 - OV7670摄像头模块，无需FIFO
- VIVADO 2022.2 ML Edition
系统中BRAM、PLL为IP核，需按以下说明配置，不包含在仓库代码中。
- IP名称：
Block Memory Generator - 生成的模块名称：BRAM
- 类型：Simple Dual Port RAM
- Port A：
- Width：12
- Depth：76800
- Enable Pin Type：
Always Enable - Operating Mode：
No Change
- Port B:
- Width：12
- Enable Pin Type：
Always Enable - Operating Mode：
Write First
- 其余保持默认即可
- IP名称：
Clocking Wizard - 生成的模块名称：pll
- Output Clock：仅勾选clk_out1，频率设置为25MHz，并在下方取消勾选
reset和locked - 其余保持默认即可
使用 testbench 文件夹中的测试代码即可进行测试，项目中已经添加的测试资源可能需要修改配置才能重新完成各部分测试。
测试波形如下：
Repository is under CC BY-NC-SA License.
本作品采用 知识共享署名-非商业性使用-相同方式共享 4.0 国际许可协议 进行许可。
