МОСКОВСКИЙ АВИАЦИОННЫЙ ИНСТИТУТ (ГОСУДАРСТВЕННЫЙ ТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ)

А.В.Бруханский

МИКРОТРЕНАЖЕР МТ1804

Учебное пособие к лабораторной работе

МОСКВА

2002

Цель работы — ознакомление с архитектурой микропрограммируемых устройств с разрядно-модульной организацией на примере микропроцессорного комплекта КР1804.

Выпускаемые промышленностью универсальные микропроцессоры (МП) в зависимости от способа организации процесса выполнения программы относят либо к процессорам с программным управлением (макропрограммируемые), либо к процессорам с микропрограммируемым). Процессоры с программным управлением (микропрограммируемым). Процессоры с программным управлением, к которым относятся, в частности, МП Pentium фирмы Intel, имеют фиксированное число исполняемых инструкций (команд), алгоритм выполнения которых определяется внутренней логической организацией процессора. Разработчик устройств на базе таких процессоров не может изменить или дополнить систему команд макропрограммируемого процессора с целью ее оптимизации под решаемую задачу.

Напротив, микропрограммирумые процессоры предоставляют разработчикам возможность создавать собственную систему команд, в максимальной степени соответствующую области применения создаваемого устройства, специфике задач и типу обрабатываемых данных. Данный тип архитектуры МП позволяет создавать наиболее эффективные, с точки зрения времени выполнения и объема занимаемой памяти, программы, однако требует большой предварительной работы по конструированию своей системы команд и разработке микропрограмм, реализующих выполнение каждой команды.

Микропрограммный тип архитектуры МП часто сочетается с другой архитектурной особенностью — разрядно-модульной организацией (секционированные). Большинство известных процессоров имеют фиксированную разрядность выполнения операций: 8,16,32 или 64 разряда. При необходимости изменение разрядности обработки данных осуществляется программным путем, то есть за счет усложнения программы. В то же время выпускаются процессоры, состоящие из отдельных разрядных секций, и допускающие аппаратное наращивание разрядности обрабатываемых данных путем параллельного включения нужного количества таких секций. Аналогичным образом решается задача расширения адресного пространства микропрограммируемого процессора — применением требуемого числа секций устройства управления адресацией микрокоманд.

Микропроцессорный комплект серии К1804, выпускаемый отечественной промышленностью, и его зарубежный аналог Am2900, выпускавшийся фирмой AMD, относятся к микропрограммируемым разрядно-модульным процессорным комплектам БИС, основные микросхемы которого представляют собой 4-разрядные секции. Комплект изготавливается по технологии и схемотехнике ТТЛШ (транзисторно-транзисторная логика с диодами Шоттки) и работает при частоте тактового генератора 10 МГц (длительность цикла выполнения микрооперации – 0,1 мкс).

Данная лабораторная работа посвящена изучению

- внутренней организации основных микросхем, входящих в комплект К1804,
- набора инструкций, выполняемых арифметико-логическим устройством (АЛУ) и функциональных возможностей схемы управления адресацией микрокоманд, входящих в комплект,
- структуры лабораторного макета микропрограммируемого вычислителя «микротренажера МТ1804», реализованного на микросхемах рассматриваемого комплекта,
- формата микрокоманды и приемов составления типовых микропрограмм для устройства МТ1804.

Рассмотрим более подробно принципы работы микропроцессорного вычислителя, реализующего микропрограммный принцип обработки данных. Структурная схема такого устройства с микропрограммным управлением показана на рис.1.




Рис 1.

Процесс выполнения очередной команды, записанной в ОЗУ программ (на рисунке не показано), начинается с записи ее кода в регистр команд процессора. Дешифратор команд преобразует код команды в адрес первой микрокоманды, с которой начинается выполнения этой команды. Схема управления адресом выдает адрес первой микрокоманды на адресный вход ПЗУ микрокоманд (управляющей памяти). Считанная из памяти микрокоманда записывается в регистр микрокоманд. Одна группа разрядов микрокоманды поступает на АЛУ, указывая ему тип выполняемой микрооперации и адреса, участвующих в ней операндов. Другая группа разрядов поступает на схему управления адресом микрокоманды, сообщая адрес следующей микрокоманды в ПЗУ микрокоманд и условие перехода на этот адрес. Остальные разряды микрокоманды управляют устройствами ввода-вывода и процессом выборки команд и операндов из ОЗУ программ.

АЛУ выполняет требуемую микрооперацию, помещает результат по адресу, указанному в микрокоманде, и передает признаки (флаги), зависящие от результата, схеме управления адресом. Схема управления с учетом значения флагов формирует адрес очередной микрокоманды в цепочке микрокоманд и снова выдает его на вход ПЗУ. Этот процесс продолжается до тех пор, пока по признаку, содержащемуся в последней микрокоманде цепочки, схема управления не перейдет к выполнению новой команды из ОЗУ программ. Код новой команды к этому времени оказывается снова записанным в регистр команд.

Наличие регистра микрокоманд, часто называемого **конвейерным регистром**, позволяет совместить во времени выполнение микрокоманды схемой АЛУ и выборку следующей микрокоманды схемой управления адресацией, и тем самым повышает производительность вычислителя.

В связи с большим количеством полей в микрокоманде, управляющей функционированием разнообразных устройств, ее разрядность может достигать нескольких сотен бит. С целью сокращения числа разрядов микрокоманды некоторые из ее полей предварительно кодируют. Сокращенный код такого поля содержит информацию о номере набора управляющих сигналов для некоторого устройства, например, для схемы управления адресацией, обеспечивающий выполнение этим устройством конкретной функции. При этом

требуемый набор управляющих сигналов формируется отдельной логической схемой, в качестве которой часто используют ПЗУ или ПЛИС. Эта логическая схема выполняет функцию дешифратора (раскодировщика) номера набора управляющих сигналов, поступающего на ее адресный или логический вход вместе с дополнительной информацией.

Состав микропроцессорного комплекта К1804

В состав разрядно-модульного микропроцессорного комплекта БИС К1804 входят следующие микросхемы:

- К1804ВС1 и К1804ВС2 четырехразрядные процессорные секции, выполняющие функции АЛУ. Отличием микросхемы К1804ВС2 является более развитая система команд, включающая операции умножения, деления и нормализации чисел;
- К1804ВУ1 и К1804ВУ2 четырехразрядные секции управления адресом микрокоманды (СУАМ), предназначенные для формирования адреса микрокоманды под воздействием управляющих сигналов. Микросхема К1804ВУ2 отличается меньшим количеством выводов за счет объединения адресных и исключения маскирующих входов;
- К1804ВУ3 схема управления следующим адресом (УСА), выполняющая преобразование сильнокодированного поля микрокоманды в набор управляющих сигналов для микросхемы СУАМ;
- К1804ВУ4 12-разрядная схема управления последовательностью микрокоманд, объединяющая функции трех секций СУАМ и УСА и предназначенная для работы в составе относительно простых микропрограммируемых контроллеров с числом микрокоманд не более 2¹² = 4096;
- К1804ИР1 четырехразрядный параллельный регистр, состоящий из 4-х D-триггеров; служит для записи и хранения информации;
- К1804ВР1 схема ускоренного переноса;
- К1804BP2 схема управления состояниями и сдвигами (СУСС); предназначена для выполнения различных функций обслуживания АЛУ.

Рассмотрим архитектурные особенности процессорной секции K1804BC1. Ее структурная схема приведена на рис. 2.

Таблица 1.

Управление операцией АЛУ

	Мик	рокод	, , ,	
15	14	13 8-ричный к од		Операция АЛУ
0 0 0 0 1 1 1	0 0 1 1 0 0 0 1	0 1 0 1 0 1 0	0 1 2 3 4 5 6	$\begin{array}{c} R+S+C0 \\ S-R-1+C0 \\ R-S-1+C0 \\ R \searrow S \\ R \searrow S \\ R \searrow S \\ R \Longrightarrow S \\ R \Longrightarrow S \end{array}$




Рис 2. Процессорная секция К1804ВС1

Таблица 2.

Управление источниками операндов АЛУ

	Микр	рокод	Источник операндов АЛУ		
12	11	10	8-ричный к од	R	S
0 0 0 0 1 1 1	0 0 1 1 0 0 1	0 1 0 1 0 1 0	0 1 2 3 4 5 6 7	A A 0 0 0 D D	QBQBAAQ0

Таблица 3.

Управление приемником результата

	Мин	срокс	од		РЗУ	P		
18	17	16	8-ричный код	сдвиг	загрузка	сдвиг	загрузка	Выход У
0 0 0 0 1 1 1	0 0 1 1 0 0 1 1	0 1 0 1 0 1 0	0 1 2 3 4 5 6 7	— — вправо влево	$ \begin{array}{c} -\\ F \rightarrow B \\ F \rightarrow B \\ F/2 \rightarrow B \\ F/2 \rightarrow B \\ 2F \rightarrow B \\ 2F \rightarrow B \end{array} $	вправо влево	$F \rightarrow Q$ $-$ $-$ $Q/2 \rightarrow Q$ $-$ $2Q \rightarrow Q$	F F A F F F F F

 Π римечание: влево — в сторону старшего разряда; вправо — в сторону младшего разряда.

Структурная схема схемы управления адресом микрокоманды K1804BУ1 представлена на рис.3.




Рис 3. Схема управления адресом микрокоманды К1804ВУ1

На рис.4 представлена структурная схема обучающего устройства «Микротренажер MT1804»




Рис 4. Структурная схема «Микротренажера МТ1804»

Таблица 4. Формат микрокоманды устройства обучающего "Микротренажера МТІ804"

Положение пере- ключателей муль- типлексора (вАІ- вАЗ)	! 7	! ! 6	! ! 5	4	! ! 3	! 2	! ! I !	! . ! 0 ,
Позиционный номер ИС ОЗУ	! ! DD10	! ! DD7	! ! DD6	DD5	! ! DD4	! ! DD3	! ! DD9	פעת !
Номер бита	31 30 29 28	27 26.25 24	¹ 33 55 5150	19 18 17 16	15 I4 I3 I2	1 IO 9 8	7654	3210
Назначение бита	BR 1 BR 2 BR 1 BR 1	P3 P2 P1 P0	! !I ₈ I ₇ I ₆ ! ! ຜູ້! ! !	ှု ရှုံး ရှုံး ရှုံး	!C ₀ I ₅ I ₄ I ₃ !	! ^{A3 A} 2 A _I A _O !	!B3B2B1B0	^{! D} 3 ^D 2 ^D 1 ^D 0
Определение поля МК	!Адрес !перехода !	!Управле- ние сле- дующим !адресом !	! Управ- ! ление ! прием- ! № !ником! резуль- тата	₹!опе-	!	! A !!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!	! B ! !	! D

D - входные данные; В - адрес РОН по каналу В; А - адрес РОН по каналу А;

АЛУ - код управления функцией АЛУ; СО - входной перенос в АЛУ;

 $^{{\}tt MS_1,\ MS_2}$ — бити управления операциями сдвига; ${\tt I_0,\ \dots,\ I_8}$ — управление центральной процессорной секцией; ${\tt P_0,\ \dots,\ P_3}$ — управление выборкой следующего адреса

Таблица 5.

Зависимость сдвиговых операций от кода микрокоманд

MS ₂	! MS ₁	! Сдвиг вправо	! Сдвиг влево
0	0	Сдвиг одинарной длины с вводом лог. О в старшие разряды регистра общего назначения и Q - реги- стра	Сдвиг одинарной длини с вводом лог. О в младшие разряди регистра общего назначения и Q — реги- стра
0	I	Циклический сдвиг оди- нарной длины	Циклический сдвиг оди- нарной длины
I	0	Циклический сдвиг двойной длины	Циклический сдвиг двойной длины
I	I	Арифметический сдвиг двойной длини с вво- дом значения знаково- го разряда в старший разряд регистра обще- го назначения	Армфметический сдвиг двойной длины с вво- дом лог. О в младший разряд Q регистра

Koz	т -		
MS ₂	MS ₁	Сдвиг вправо	Сдвиг влево
,0	0	O R3 POH R0 Q3 Q0	R ₃ POH R ₀ O Q ₃ Q ₀
0	1	R3 POH Ro	R ₃ POH R ₀
1	0	R ₃ POH R ₀	R ₃ POH R ₀
1	1	R ₂ POH R ₀	R3 FOH R ₀

Таблица 6. Кодировка поля управления следующим адресом микрокоманды

No	P ₃	P ₂	P ₁	P ₀	Функция
0	0	0	0	0	Переход на адрес из регистра МК, если F≠0
1	0	0	0	1	Переход на адрес из регистра МК
2	0	0	1	0	Продолжить (переход на следующий адрес)
3	0	0	1	1	Переход на адрес по значению переключателей
4	0	1	0	0	Переход к подпрограмме, если F≠0
5	0	1	0	1	Переход к подпрограмме
6	0	1	1	0	Возврат из подпрограммы
7	0	1	1	1	Переход по стеку
8	1	0	0	0	Окончить цикл и вытолкнуть из стека, если F=0
9	1	0	0	1	Загрузить стек (и продолжить)
10	1	0	1	0	Вытолкнуть из стека (и продолжить)
11	1	0	1	1	Окончить цикл и вытолкнуть из стека, если С4
12	1	1	0	0	Переход на адрес из регистра МК, если F=0
13	1	1	0	1	Переход на адрес из регистра МК, если F ₃
14	1	1	1	0	Переход на адрес из регистра МК, если OVR
15	1	1	1	1	Переход на адрес из регистра МК, если С ₄

Таблица 7. Пример составления микропрограммы

№ тетр.	7	6		5		4		3	2	1	0	
Адрес памяти	Адрес пере- хода	Управл. .следую щ. адресом	Сдвиг - MS2	Прием- ник резуль- тата	Сдвиг – MS1	Источ -ники опера н-дов	Вх.перенос	Опера ция АЛУ	Адрес по каналу А	Адрес по каналу В	Непо- сред- ственные данные	Результат выполнения
0		0010	X 0	1 1	X 1	1 1	X 0	1 1		0000	0 0 0 1	R0 = 1
1		0010	X 0	1 1	X 0	1 1	X 0	1 1		0000		$R0 \rightarrow Y$
2		0010	X 0	1 1	X 1	1 1	X 0	1 1		0011	0 1 1 1	R3 = 7
3		0 0 1 0	X 0	1 1	X 0	1 1	X 0	1 1		0 0 1 1		$R3 \rightarrow Y$
4		0010	X 0	1 1	X 0	0 1	0.0	0.0	0 0 1 1	0000		R0 = R0 + R3
5		0 0 1 0	0.10	0 1	10	1 1	X 0	1 1		0 0 0 0		Сдвиг R0 вправо
6		0 0 1 0	0.1	1 1	10	1 1	X 0	11		0 0 0 0		Сдвиг R0 влево
7		0010	0.0	1 1	0 0	1 1	100	0.0		0000		R0=R0+1
8		0010	110	0 0	0 0	1 1	0 0	1 1		0 0 0 0		→R0→Q→ ↑←↓
9		0010	1 1	1 0	0 0	1 1	0.0	1 1		0 0 0 0		←R0←Q← ↓↑


Литература

- 1. Проектирование цифровых систем на комплектах микропрограммируемых БИС. /Под ред. Колесникова В.Г. М.: Радио и связь, 1984. 240 с.
- 2. Мик Дж. Брик Дж. Проектирование микропроцессорных устройств с разрядномодульной организацией: В 2-х томах. М.Мир, 1984.

Пример выполнения задания

Задание 1. Составить программу подсчета единичных бит в регистрах R0 R1 и R2, в которые предварительно записать 3 произвольных числа. Результат сохранить в регистре R3.

Структурная схема программы показана на рисунке



Программа подсчета единичных бит в трех регистрах.

$N_{\overline{0}}$	7	6	5	4	3	2	1	0	
тетр. Ад- рес памя- ти	Адрес пере- хода	Управл. следующ. адресом	Тата Прием- ник резуль- тата	С Наин ники дов дов	опера щия АЛУ	Адрес по каналу А	Адрес по каналу В	Непо- сред- ствен- ные данные	Пояснение смысла микрокоманды
0		0 0 1 0	X 0 1 1	X 1 1 1	X 0 1 1		0000		R0 = X1, продолжить
1		0 0 1 0	X 0 1 1	X 1 1 1	X 0 1 1		0 0 0 1		R1 = X2, продолжить
2		0 0 1 0	X 0 1 1	X 1 1 1	X 0 1 1		0 0 1 0		R2 = X3, продолжить
3		0 0 1 0	X 0 1 1	X 1 1 1	X 0 1 1		0 1 0 0		R4 = 4, продолжить
4		0 0 1 0	X 0 1 1	X 0 1 1	X 1 0 0		0 0 1 1		R3 = 0, продолжить
5		0 0 1 0	X 0 0 1	X 1 0 1	X 1 0 0	0 0 0 0	0 0 0 0	0 0 0 1	R0 ∧ 0001, продолжить
6	1110	0 1 0 0	X 1 0 1	X 0 1 1	X 0 1 1		0000		R0 = R0/2; переход на подпрограмму 14, если F≠0
7		0 0 1 0	X 0 0 1	X 1 0 1	X 1 0 0	0 0 0 1	0 0 0 1	0 0 0 1	R1 ∧ 0001, продолжить
8	1110	0100	X 1 0 1	X 0 1 1	X 0 1 1		0001		R1 = R1/2; переход на подпрограмму 14, если F≠0
9		0 0 1 0	X 0 0 1	X 1 0 1	X 1 0 0	0 0 1 0	0010	0 0 0 1	R2 ∧ 0001, продолжить
10	1 1 1 0	0 1 0 0	X 1 0 1	X 0 1 1	X 0 1 1		0010		R2 = R2/2; переход на подпрограмму 14, если F≠0
11		0 0 1 0	X 0 1 1	X 0 1 1	0 0 0 1		0 1 0 0		R4 = R4-1; продолжить
12	0 1 0 1	0 0 0 0	X 0 0 1						Переход на адрес 5, если F≠0
13	1 1 1 1	0 0 0 1	X 0 0 1						Переход на адрес 15
14		0 1 1 0	X 0 1 1	X 0 1 1	1 0 0 0		0 0 1 1		R3 = R3 + 1, возврат из п/пр.
15	1111	0 0 0 1	X 0 0 1	X 0 1 1	X 0 1 1		0 0 1 1		Чтение R3; переход на 15