
- 1. 用补码运算方法求 x+y=?, x-y=?, 指出结果是否溢出。
- (1) x=0.1001 y=0.1100 (2) x=-0.0100 y=0.1001

2. 已知: X=0.1011, Y=-0.0101, 求 $[X/2]_{\dag}$, $[X/4]_{\dag}[-X]_{\dag}$ 及 $[Y/2]_{\dag}$, $[Y/4]_{\dag}[-Y]_{\dag}$

- 3. 设机器字长为16位,定点表示时,尾数15位,阶符1位。
- (1) 定点原码整数表示时,最大正数为多少?最小负数为多少?
- (2) 定点原码小数表示时,最大正数为多少?最小负数为多少?
- 4. CPU 结构如图所示,其中一个累加寄存器 AC,一个状态条件寄存器和其它四个寄存器,各 部分之间的连线表示数据通路,箭头表示信息传送方向。
 - (1) 标明图中四个寄存器的名称。
 - (2) 简述指令从主存取到控制器的数据通路。

简述数据在运算器和主存之间进行存/取访问的数据通路。



| 5.如图,假设有磁盘、磁带、打印机三个设备同时工作。磁盘以 30 μs 的间隔向控制器发 DMA 请求,磁带以 45 μs 的间隔发 DMA 请求,打印机以 150 μs 间隔发 DMA 请求。根据传输速率,磁盘优先权最高,磁带次之,打印机最低,假设 DMA 控制器每完成一次 DMA 传送所需的时间是 5 μs。若采用多路型 DMA 控制器,请画出 DMA 控制器服务三个设备的工作时间图。 | |
|--|--|
| 6. 存储器容量为 32 字,字长 64 位,模块数 m=8,用交叉方式进行组织。存储周期 T=200ns,数据总线宽度为 64 位,总线传送周期 τ =50ns。问该存储器的带宽是多少? | |

7. 某计算机指令字长 16 位, 地址码是 6 位, 指令有无地址、一地址和二地址 3 种格式,设有 N 条二地址指令, 无地址指令 M 条, 试问 1 地址指令最多有多少条?

- 8.有 4 级流水线分别完成取指、指令译码并取数、运算、送结果 4 步操作,假设完成各步操作的时间依次为 100ns、80ns、50ns。
- (1) 流水线的操作周期应设计为多少?
- (2) 若相邻 2 条指令发生数据相关,而且在硬件上不采取措施,那么第 2 条指令要推迟多少时间进行?
- (3) 如果在硬件设计上加以改进,至少需推迟多少时间?

9.设有两个浮点数 $x=2^{Ex}\times S_x$, $y=2^{Ey}\times S_y$, $E_x=(-10)_2$, $S_x=(+0.1001)_2$, $E_y=(+10)_2$, $S_y=(+0.1011)_2$ 。 若尾数 4 位,数符 1 位,阶码 2 位,阶符 1 位,求 x+y 并写出运算步骤及结果。