《计算机组成原理》试题集

一、选择题

	在每小题列出的四个。 号内。	备选项中只有一个是符	合题目要求的,请将其	代码填写在题后的括
	∃ 1,1 ∘			
1.	反映计算机基本功能的	力是 ()		
	A) 操作系统	B) 系统软件	C) 指令系统	D) 数据库系统
		1,则相应的十进制数为		
	A) 15.625	B) 15.5	C) 14.625	D) 14.5
3.	若十进制数为 132.75,	则相应的十六进制数为	J ()	
	A) 21.3	B) 84.C	C) 24.6	D) 84.6
4.	若十六进制数为 A3.5,	则相应的十进制数为	()	
	A) 172.5	B) 179.3125	C) 163.3125	D) 188.5
5.	若十六进制数为 B5.4,	则相应的十进制数为	()	
	A) 176.5	B) 176.25	C) 181.25	D) 181.5
6.	设有二进制数 x=-110	1101,若采用 8 位二进	制数表示,则[x]*=()
	A) 11101101	B) 10010011	C) 00010011	D) 10010010
	若[X] *=1.1011,则			
		B) -0.0101	C) 0.1011	D) 0.0101
8.	若 x=1011,则[x]*=(
		B) 1011	C) 0101	D) 10101
9.	若[X]科=0.1011,则真值			
		B) 0.0101		
		位数符,采用原码表示	,则定点小数所能表	示的非零最小正数为
()			
		B) 2 ⁻⁸		D) 2 ⁻⁷
11.		的数值范围是()		
	A) $-1n+1 < x < 2n-1$	B)	$-2 \text{ n+1} \leq x < 2 \text{ n-1}$	
				1
		其补码表示的数值范围是		
		В		
	C) $-1 \le x < 1 - 2^{-n}$) $-1 < x < 1-2^{-n}$	
13.		• x ₁ ····x _n 表示的数值范[
	A) $-1+2^{-n} < x \le 1-2^{-n}$	_	$(3) -1 + 2^{-n} \le x < 1 - 2^{-n}$	
1.4	C) $-1+2^{-n} \le x \le 1-2^{-n}$		$(1) -1 + 2^{-n} < x < 1 - 2^{-n}$	如河丰二 日华人 1
14.		其中阶码含1位阶符,		
	世级付, 共 8 世, 科·	码表示,规格化。该浮	只 <u>数</u> 別	上级定()
	A) 2 ⁷	B) 28	C) 28-1	D) $2^{7}-1$
15.	已知一个8位寄存器的	内数值为 11001011, 将记	该寄存器逻辑左移一位	后,结果为()
	A) 01100101	B) 10010111	C) 01100111	D) 10010110

16. 已知一个 8 位寄存器的数值为 11001010, 将该寄存器小循环左移一位后, 结果为()

	A) 01100101 B) 10010100	C) 10010101	D) 01100100
17.	多位二进制加法器中每一位的进位传播	信号P为()	
	A) X_i+Y_i B) X_iY_i	$C) X_i+Y_i+C_i$	$D)\ X_i \oplus Y_i \oplus C_i$
18.	加法器中每一位的进位生成信号g为()	
	A) X_i+Y_i B) X_iY_i		D) $X_i+Y_i+C_i$
19.	若采用双符号位补码运算,运算结果的	符号位为01,则()
		n) 女仏フ-	<u> </u>
	A)产生了负溢出(下溢)	B) 产生 [1]	E溢出(上溢)
	C) 结果正确,为正数	D)结果正确,	为负数
20.	原码乘法是指()		
	A) 用原码表示乘数与被乘数,直接相身	乘	
	B) 取操作数绝对值相乘,符号位单独统		
	C)符号位连同绝对值一起相乘		
	D) 取操作数绝对值相乘,乘积符号与	乘数符号相同	
21.	若待编信息位为1011011,则该代码的	奇校验码为 ()	
	A) 10110110 B) 101101101	C) 10110111	D) 101101110
22.	表示主存容量的常用单位为(
	A)数据块数	B) 字节数	
	C)扇区数	D)记录项数	
23.	存储器的随机访问方式是指()		
	A) 可随意访问存储器		
	B) 按随机文件访问存储器		
	C) 可对存储器进行读出与写入		
	D) 可按地址访问存储器任一编址单元,	其访问时间相同且与	地址无关
24.	动态存储器的特点是()		
	A) 工作中存储内容会产生变化		
	B) 工作中需要动态改变访存地址		
	C) 工作中需要动态地改变供电电压		
	D) 需要定期刷新每个存储单元中存储的	的信息	
25.	一般来讲,直接映像常用在()		
	A)小容量高速 Cache	B) 大容量高速 Cache	
	C) 小容量低速 Cache		;
26.	下列存储器中,速度最快的是		
	A) 硬盘 B) 光盘 (半导体存储器
27.	在下列存储器中,速度最快的是(
	A) 磁盘 B) 磁带)光盘
28.	在下列 Cache 替换算法中,一般说来哪		
	A)随机法	B) 先进先出法	
		D) 近期最少使用法	
29.	组相联映像和全相联映像通常适合于(
	A) 小容量 Cache C) 小容量 ROM I	B)大容量 Cache	
		D)大容量 ROM	
30.	下列说法中,合理的是()		
	A) 执行各条指令的机器周期数相同,	各机器周期的长度均匀	

	B) 执行各条指令的机器周期数相同, a	各机器周期的长度可变	
	C) 执行各条指令的机器周期数可变, a	各机器周期的长度均匀	
	D) 执行各条指令的机器周期数可变,	各机器周期的长度可变	
31.	假设寄存器 R 中的数为 200, 主存地址	上为 200 和 300 的存储单元	中存放的内容分别是
300	和 400, 若访问到的操作数为 200, 则所	f采用的寻址方式为()
	A) 立即寻址#200	B)寄存器间接寻址(R)	
	C)存储器间接寻址(200)		
32.	.假设寄存器 R 中的数值为 200, 主存地	也址为 200 和 300 的地址单	元中存效的内容分别
是3	300 和 400,则什么方式下访问到的操作	数为 200 ()	
A)	直接寻址 200 B)	寄存器间接寻址(R)	
C)	存储器间接寻址(200) D)		
33.	采用直接寻址方式,则操作数在() 中。	
	A) 主存 B) 寄存器		D) 光盘
34.	零地址指令的操作数一般隐含在() 中。	
	A)磁盘 B)磁带	C)寄存器	D) 光盘
35.	单地址指令()		
	A)只能对单操作数进行加工处理		
	B) 只能对双操作数进行加工处理		
	C) 无处理双操作数的功能		
	D) 既能对单操作数进行加工处理, 也能	能在隐含约定另一操作数(或地址)时,对双操
	作数进行运算		
36.	在存储器堆栈中, 若栈底地址为 A, SI	P 指针初值为 A-1, 当堆栈:	采用从地址小的位置
	向地址大的位置生成时, 弹出操作应是		
	A) 先从堆栈取出数据, 然后 SP 指针调	载 1	
	B) 先从堆栈取出数据, 然后 SP 指针加	1	
	C) SP 指针先加 1, 然后从堆栈取出数:	据	
	D) SP 指针先减 1, 然后从堆栈取出数:	据	
37.	在大多数情况下,一条机器指令中是不	直接用二进制代码来指定	()
	A) 下一条指令的地址 B)	操作的类型	
	C)操作数地址 D)	结果存放地址	
38.	转移指令执行结束后,程序计数器 PC:	中存放的是()	
	A) 该转移指令的地址		2址
	C) 转移的目标地址	D) 任意指令地址	
39.	从一条指令的启动到下一条指令的启动	的间隔时间称为()	
	A) 时钟周期 B) 机器周期		D) 指令周期
40.	在微程序控制中,把操作控制信号编成		
	A) 微指令 B) 微地址	C)操作码	D)程序
41.	微程序存放在 ()		
	A) 主存中 B) 堆栈中		D) 磁盘中
42.	在微程序控制方式中,机器指令和微指	令的关系是 ()	
	A)每一条机器指令由一条微指令来解释		
	B)每一条机器指令由一段(或一个)行		
	C) 一段机器指令组成的工作程序可由-	一条微指令来解释执行	
	D) 一条微指令由若干条机器指令组成		

43.	微地址是指微指令()		
	A)在主存的存储位置	B)在堆栈的存储位置	
	C) 在磁盘的存储位置	D) 在控制存储器的存储的	位置
44.	通常,微指令的周期对应一个()		
	A)指令周期 B)主频周期	C)机器周期	D) 工作周期
45.	下列各种记录方式中, 不具自同步能		
	A) 不归零制	B) 改进型调频制 MFM	
	C)调相制 PM	B)改进型调频制 MFM D)调频制 FM	
46.	异步传送方式常用于()中,		
	A) 微型机的 CPU 内部控制	B) 硬连线控制器	
	C) 微程序控制器	D)串行 I/O 总线	
47.	波特率表示传输线路上()		
	A) 信号的传输速率	B) 有效数据的传输速率	
	C) 校验信号的传输速率	D) 干扰信号的传输速率	
48.	不同信号在同一条信号线上分时传输	的方式称为()	
	A) 总线复用方式	B) 并串行传输方式 D) 串行传输方式	
		D) 串行传输方式	
49.	系统级的总线是用来连接()		
	A) CPU 内部的运算器和寄存器	B) 主机系统板上的所有	部件
	C) 主机系统板上的各个芯片	D) 系统中的各个功能模	英 块或设备
50.	总线从设备是()		
	A) 掌握总线控制权的设备		备
	C)被主设备访问的设备	D) 总线裁决部件	
51.	在总线上,同一时刻()		
	A) 只能有一个主设备控制总线传输!		
	B) 只能有一个从设备控制总线传输打		
	C) 只能有一个主设备和一个从设备打		
	D) 可以有多个主设备控制总线传输!	操作	
52.	串行总线主要用于()	S	
		B) 连接主存与 CPU	
		D)连接 CPU 内部各部件	
53.	下列说法中正确的是()		~~~ I +\ \~ (L+\)~ b
	A) 半双工总线只能在一个方向上传输	=	
	B) 半双工总线只能在一个方向上传输	=	
	C) 半双工总线可以在两个方向上轮流传		
	D) 半双工总线可以在两个方向上同时 输信息	时 传制信息, 主双上总线 可以	人住两个方向上轮流传
5.1	在下列设备中,属于图形输入设备的	是()	
34.	A)键盘 B)条形码阅读机		D) 显示器
55	CRT 图形显示器的分辨率表示(ロノ业小台
<i>JJ</i> .	A) 一个图像点(像素)的物理尺寸	,	
	B) 显示器一行能显示的最大图像点线	数与一列能显示的最大图像。	5 粉
	C) 显示器屏幕可视区域的大小	《→ 7162型/117取/ 区区/	
	D) 显示器能显示的字符个数		
	ロ/业が領比业が引すり一数		

56. 在	三下列存储器中,()可以作え	为主存储器。			
A) 半导体存储器	B) 硬盘	C) #	七盘	D) 磁带	
57. 在	E常用磁盘中,()				
A) 外圈磁道容量大于	内圈磁道容量	B) 各	道容量不等		
C)各磁道容量相同		D) 内] 圏磁道容量	大于外圈磁	道容量
58. 磁	兹表面存储器记录信息	是利用磁性材	料的()		
A)磁滞回归线特性		B) 磁	兹场渗透特性		
C)磁场分布特性		D) 磁	兹场吸引力特·	性	
59. 24	4针打印机的打印头的	的针排列是()			
A) 24 根针排成一列		B) 24	根针排成 2	列	
C) 24 根针排成 3 列		D) 24	根针排成4	列	
60. 在	三常用磁盘的各磁道中	()				
A)最外圈磁道的位密	度最大	B) 最	内圈磁道的位	拉密度最大	
C)中间磁道的位密度过	最大	D) 所	有磁道的位密	密度一样大	
二、填	空题					
1. 计算	算机存储器的最小单位	立为	_。1KB 容量	 直的存储器能	够存储	个这样
的	基本单位。					
2. 数的	的真值变成机器码可采	そ用	_>	`	和	表示法。
3. 移面	冯表示法主要用于表示	≒	的阶码 E,以	利于比较两く	ĵ	的大小和进行
	操作。					
4. 接	IEEE754 标准,一个注	浮点数由符号	位、	和	三个域约	且成。
	立二进制补码表示带符					
6. —	个定点数由			^戈 。根据小数	点位置的不	同,定点数有
		_两种表示方法				
	算机可对不同类型的护					
	关存储器不按地址而是			器,在 Cache	e 中用来存放	ţ,
	虚拟存储器中用来存储					
	che 是一种					不匹配而采用
	一项硬件技术。现发原					_
	存与 Cache 的地址映					
	PU 能直接访问					
	泛使用的	和	都是半导体_		译储器,缺点	是断电后不能
	存信息。					
	拟存储器指的是	层次,'ī	它给用户提供	供了一个比实	际	空间大得多
	空间。	-				
	多个用户共享主存时			_。通常采月	目的方法是_	和
	保护,并用					
	拟存储器只是一个容	量非常大的存	储器	模型,不	是任何实际	的
	诸器 。					
	· 照主存、外存层次的		立不同,虚拟	以存储器有		·
	、 和式 3 类					
	2拟存储器主要用于解					
18. 在	E页式虚拟存储器中,	主存地址包括		和	_两部分。	

19. 在寄存器间接寻址方式中,有效地址存放在中,而操作数存放在	_中。
20. 设 D 为指令中的形式地址, I 为基址寄存器, PC 为程序计数器。若有效地址 E= (PC)
十 D,则为寻址方式;若有效地址 E=(D),则为寻址方式	式;
若 E=(I) + D,则为寻址方式;若为直接寻址,则有效地址为	0
21. 数据寄存器中既能存放,又能存放的称为累加寄存器。	
22. CPU 从取出一条指令并执行这条指令的时间和称为。	
23. 构成中央处理器的两大部件是和。	
24. 所有指令的执行都必须进行的相同操作是取指令操作,该操作从读出指	i令,
并将指令传送到。	
25. 微指令地址的形成方式有两种,一种是方式,从获得下一条微	指令
的微地址;另一种是方式,从微指令的获得下一条微指令的微地	
26. 控制器可分为控制器和控制器,前者采用,控制	信号
由产生;后者采用,控制信号由产生。	
27. 在微程序控制器中,控制存储器由构成,用于存放。	
28. 在 CPU 中,指令寄存器的作用是,程序计数器的作用是,	程序
状态字寄存器 PSW 的作用是, 地址寄存器的作用是。	
29. 控制部件通过控制线向执行部件发出各种控制命令,通常把这种控制命令。	叫做
, 而执行部件接受此控制命令后所进行的操作叫做。	
30. 在机器的一个 CPU 周期中,一组实现一定操作功能的微命令的组合,构成一	一条
,它由和	
31. CPU 从主存取出一条指令并执行该指令的时间叫做,它常常用若干	干个
来表示,而后者又包含有若干个。	
32. 总线控制方式可分为式控制和式控制两种。	
33. 集中式总线裁决主要有方式、方式和方式。	
34. 全互锁方式中的信号和信号的上升沿和下降沿都是触发边沿	, 由
此这种方式称为协议。	
35. 总线定时是总线系统的核心问题之一。为了同步主方、从方的操作,必须制订	0
通常采用定时和定时两种方式。	
36. 按照传输定时的方法划分,总线数据通信方式可分为	<u>:</u> .
37. 为了解决多个同时竞争总线,必须具有部件。	
38. 衡量总线性能的重要指标是,它定义为总线本身所能达到的最高	0
39. 总线是构成计算机系统的互联机构,是多个	共通
道,并在的基础上进行工作。	
40. 系统总线接口是 CPU、、与总线之间连接的逻辑部件。	
41. 磁盘存储设备主要由磁记录介质、和	
42. 磁盘的存储器的访问时间主要包括时间、时间和寻道延迟时	间。
43. 中断屏蔽寄存器的每一位对应于一条中断请求线,当该位被 CPU 置为 0 时,相应	的中
断,而当某一位被 CPU 置为 1 时,相应的中断。	
44. CPU 响应中断请求时需要保护现场,这里现场保护是指将和和	中
的内容保存到中。	
45. 采用 DMA 方式传送数据是由 DMA 接口来控制数据在和之间传	ŧ输。
46. 数组多路通道可允许设备进行型操作,数据传送单位	立是
。字节多路通道可允许型操作,数据传	
位是。	

47.	通道有三种类型:	_逋道、	_逋道和逋道。	
48.	SCSI 是处于和	之间的并	行 I / O 接口,可允许连接	
	台各种类型的高速外围设备。			
49.	通道与 CPU 分时使用	,实现了	内部的数据处理和	
	并行工作。			
50.	通道是一个特殊功能的	,它有自己的_	专门负责数据输入。	输出的传
	输控制,CPU 只负责	功能。		

三、名词解释

- 1. 主机
- 2. 基数 r
- 3. 位
- 4. 字
- 5. 字节
- 6. 总线
- 7. 偶校验码
- 8. 相联存储器
- 9. 多体交叉存储器
- 10. 虚拟存储器
- 11. 寻址方式
- 12. 微程序控制器
- 13. 微程序
- 14. 微指令
- 15. 微地址
- 16. 控制存储器
- 17. 主设备
- 18. 总线从设备
- 19. 全互锁
- 20. I/O 接口
- 21. 中断优先级
- 22. 中断嵌套
- 23. 统一编址

四、简答题

- 1. 静态存储器 (SRAM) 依靠什么来存储信息? 为什么称为"静态"存储器?
- 2. 简述静态存储器的写操作过程。
- 3. 主存储器的性能指标有哪些? 各性能指标的含义是什么?
- 4. Cache 的命中率与哪些因素有关?它们是如何影响 Cache 的命中率的?
- 5. 何谓虚拟存储器? 其主要好处是什么?
- 6. (堆栈有哪两种基本操作?它们的含义是什么?
- 7. 说明指令周期、机器周期、时钟周期之间的关系。
- 8. 在寄存器——寄存器型,寄存器——存储器型和存储器——存储器型三类指令中,哪类指令的执行时间最长?哪类指令的执行时间最短?为什么?
- 9. 什么是 RISC? RISC 指令系统的特点是什么?

- 10. 指令和数据均存放在内存中, 计算机如何从时间和空间上区分它们是指令还是数据?
- 11. 简述寄存器间接寻址方式的含义,说明其寻址过程。
- 12. 假设寄存器 R 中的数值为 2000, 主存地址为 2000 和 3000 的地址单元中存放的内容分别为 3000 和 4000, PC 的值为 5000, 若按以下寻址方式,访问到的操作数各是多少? ①寄存器寻址 R; ②寄存器间接寻址(R); ③直接寻址 2000; ④存储器间接寻址(2000); ⑤相对寻址-3000 (PC)
- 13. 微程序控制器怎样产生操作控制信号,这种控制器有何优缺点?
- 14. 微指令编码有哪三种方式? 微指令格式有明几种? 微程序控制有哪些特点?
- 15. 硬连线控制器主要由哪几部分构成? 它是如何产生控制信号的?
- 16. 列举出 CPU 中 6 个主要寄存器的名称及功能。
- 17. 简述微程序控制器各主要组成部分的功能。
- 18. 简述 CPU 的主要功能。
- 19. 何谓串行传输,有何优缺点?适用什么场合?
- 20. 串行总线和并行总线有何区别? 各适用于什么场合?
- 21. 系统总线接口有哪几项基本功能?
- 22. 何谓"总线仲裁"?一般采用何种策略进行仲裁,简要说明它们的应用环境。
- 23. 总线的一次信息传送过程大致分哪几个阶段?
- 24. 什么是总线带宽? 影响带宽的因素有哪些?
- 25. 外围设备的 I / O 控制方式分哪几类? 各有什么特点?
- 26. 何谓 DAM 方式?说明它的适用场合。
- 27. 基本的 DMA 控制器的主要部件有哪些?
- 28. 何谓多重中断?如何保证它的实现?
- 29. 简述多重中断系统中 CPU 响应处理一次中断的步骤。
- 30. 试比较中断方式与 DMA 方式的主要异同,并指出它们各自应用在什么性质的场合?
- 31、请简要描述 RISC 和 CISC 指令集架构的区别。
- 32、假定某计算机采用 IEEE754 作为浮点数的表示方法,请用十六进制给出实数 3.14 在机器中的表示形式。

五、计算题

- 1. 己知 x=-0. 01111. y=+0. 11001,求 $[x]_{*}$, $[-x]_{*}$, $[y]_{*}$, $[-y]_{*}$,x+y,x-y。
- 2. 设有两个浮点数 $\mathbf{x} = 2^{E_x} \times S_x$, $\mathbf{y} = 2^{E_y} \times S_y$, $\mathbf{E}_x = (-10)_2$, $\mathbf{S}_x = (+0.1001)_2$ $\mathbf{E}_y = (+10)_2$, $\mathbf{S}_y = (+0.1011)_2$ 。若尾数 4 位,数符 1 位,阶码 2 位,阶符 1 位,求 $\mathbf{x} + \mathbf{y}$,并写出运算步骤及结果。
- 3. 设 X=+15, Y=-13, 用带求补器的原码阵列乘法求出乘积 $X \cdot Y=?$
- 4. 已知 x=0.1011, y=-0.1001, 试用补码一位乘法求 $x\times y=?$ 要求写出每一步运算过程及运算结果。
- 5. 已知 $[x]_{*}=1.0111$, $[y]_{*}=0.1101$,试用加减交替法求 $[x]_{*}$ ÷ $[y]_{*}=?$ 要求写出每一步运算过程及运算结果。
- 6. 某指令系统字长为 16 位,每个操作数的地址码长 6 位,设系统包括无操作数,单操作数和双操作 3 类。若双操作指令有 M 条,无操作数指令有 N 条,问单操作数的指令最多有多少条?
- 7. 设某计算机的主存储器为 512KB ×16 位, Cache 容量为 8KB×16 位, 每块 8 个字。 (1) Cache 中可装入多少块主存中的数据? 256


- (2) 若 Cache 和主存采用直接地址映像,试给出主存与 Cache 的地址格式,并说明每个字段多少位。
- (3) 若采用组相联映像,每组 4 块,试给出 Cache 和主存的地址格式,并说明每个字段 多少位。
- 8. 某总线在一个总线周期中并行传送 4 个字节的数据,设一个总线周期等于一个总线时钟周期,总线时钟频率为 10 MHz。
 - (1) 求总线带宽是多少?
 - (2) 如果一个总线周期中并行传送 64 位数据,总线时钟频率升为 33MHz、这时总线带 宽为多少?
- 9. 某串行异步通信总线的帧格式为 1 位起始位, 8 位数据位, 1 位奇偶校验位, 2 位停止位, 当波特率为 9600bps 时, 比特率为多少?
- 10. 某双面磁盘每面有 220 道,内层磁道周长 70cm,位密度 400 位/cm,转速 3000 转/分,问:(1)磁盘存储容量是多少?(2)数据传输率是多少?
- 11、假定某个程序在执行过程中 I-cache 的 miss rate = 0.04, D-cache 的 miss rate = 0.08, Miss penalty = 100 cycles, Base CPI (without memory stalls) = 2, Load & stores 操作在所有指令中的比例为 30%。
 - 1)计算该程序实际的 CPI 值:
 - 2)如果通过加大 Cache 的容量使 I-cache 和 D-cache 的 miss rate 都降低 50%, Miss penalty=150 cycles,请说明新方案是否比原有的方案更优,并说明理由。

六、应用题

- 1. 用 16K×8 位的 SRAM 芯片构成 64K×16 位的存储器,要求画出该存储器的组成逻辑框图。
- 2. 用 16K×16 位的 SRAM 芯片构成 64K×32 位的存储器。要求画出该存储器的组成逻辑框图。
- 3. 用 $4K \times 8$ 的存储器芯片构成 $8K \times 16$ 位的存储器,共需多少片? 如果 CPU 的信号线有读写控制信号 R / W*,地址线 $A_{15} \sim A_0$,存储器芯片的控制信号有 CS 和 WE*,请画出此存储器与 CPU 的连接图。
- 4.用 $2K \times 16$ 位/片的 SRAM 存储器芯片设计一个 $8K \times 32$ 位的存储器,已知地址总线为 $A_{15} \sim A_0$ (低),数据总线 $D_{31} \sim D_0$ (低),WE 为读写控制信号。请画出该存储器芯片级逻辑图,注明各种信号线。
- 5. 要求用 $128K \times 16$ 位的 SRAM 芯片设计 $512K \times 16$ 位的存储器,SRAM 芯片有两个控制端: 当 CS 有效时该片选中。当 W/R = 1 时执行读操作,当 W/R = 0 时执行写操作。用 $64K \times 16$ 位的 EPROM 芯片组成 $128K \times 16$ 位的只读存储器。试问:
 - (1) 数据寄存器多少位?
 - (2) 地址寄存器多少位?
 - (3) 共需多少片 EPROM?
 - (4) 画出此存储器组成框图。
- 6. 用 8K×8 位的 ROM 芯片和 8K×8 位的 RAM 芯片组成一个 32K×8 位的存储器,其中 RAM 地址占 24K(地址为 2000H~7FFFH),ROM 地址占 8K(地址为 0000H~1FFFH)。 RAM 芯片有两个输入端;当 CS 有效时,该片选中,当 W/R=1时,执行读操作;当


W/R=0时,执行写操作。ROM 芯片只有一个控制输入端——片选 CS。要求画出此存储器组成结构图。

- 7. 某机指令字长 16 位。设有单地址指令和双地址指令两类。若每个地址字段为 6 位,双地址指令有 x 条。问单地址指令最多可以有多少条?
- 8. 若某机要求有: 三地址指令 4条,单地址指令 255条,零地址指令 16条。设指令字长为 12位,每个地址码长为 3位。问能否以扩展操作码为其编码?如果其中单地址指令为 254条呢?说明其理由。
- 9. 单总线 CPU 结构如下图所示,其中有运算部件 ALU、寄存器 Y 和 Z,通用寄存器 R0~R3、指令寄存器 IR、程序计数器 PC、主存地址寄存器 MAR 和主存数据寄存器 MDR 等部件。试拟出 CPU 读取并执行取数指令 LOAD R₀,(A)的流程。指令中 R₀表示目的寻址为寄存器寻址,(A)表示源寻址为存储器间接寻址。



PC→MAR
PC+1→PC
DBUS→MDR→IR
R2→MAR
DBUS→MDR
MDR→R1

10. 单总线 CPU 结构图如下,其中有运算部件 ALU、寄存器 Y 和 Z、通用寄存器 $R_0 \sim R_3$ 、指令寄存器 IR、程序计数器 PC、主存地址寄存器 MAR 和主存数据寄存器 MDR 等部



件,试拟出加法指令 $ADD R_1$, $B(R_2)$ 的读取和执行流程。其中 R_1 表示目的寻址为寄存器寻址; $B(R_2)$ 表示源寻址为变址寻址, B 是偏移量, R_2 是变址寄存器。

PC→MAR

 $PC+1 \rightarrow PC$

DBUS→MDR,

MDR→IR

B (IR 地址段) →Y

R2+Y→Z

Z→MAR


DBUS→MDR,

 $MDR \rightarrow Y$

 $R1+Y\rightarrow Z$

 $Z\rightarrow R1$

11. 单总线 CPU 结构图如下,其中有运算部件 ALU、寄存器 Y 和 Z、通用寄存器 $R_0 \sim R_3$ 、状态寄存器 SR、指令寄存器 IR、程序计数器 PC、主存地址寄存器 MAR 和主存数据寄存器 MDR 等部件,试拟出存储指令 STORE R_1 ,(A)的读取和执行流程。其中 R_1 表示源寻址为寄存器寻址;(A)表示目的寻址为存储器间接寻址。




- 12. 设某机有 4 级中断 A、B、C、D, 其硬件排队优先次序为 A>B>C>D, 中断程序的屏蔽 位设置如下表(其中"0"为允许,"1"为屏蔽, CPU 状态时屏蔽码为 0000)。
 - (1) 中断处理次序为什么?
 - (2)设A、B、C、D同时请求中断,画出CPU执行程序的轨迹。
- 13. 某计算机字长 16 位,采用 16 位定长指令字结构,部分数据通路结构如图。图中所有的控制信号为 1 时表示有效,0 为无效。如控制信号 MDRinE=1 表示允许数据从 DB 打入 MDR,MDRin=1 表示允许数据从内总线打入 MDR。假设 MAR 的输出一直处于使能状态。加法指令"ADD (R1),R0"的功能为: (R0)+((R1)),((R1)),即将 R0 中的数据与 R1 内容所指主存单元的内容相加,结果写入 R1 内容所指的主存单元。

下表给出了上述指令的取指和译码阶段的每个节拍(时钟周期)的功能和有效控制信号。请

按表中描述的方式,用表格列出指令执行阶段每个节拍的功能和有效控制信号。

时钟	功能	有效控制信号
C1	MAR←(PC)	PCout, MARin
C2	MDR←M (MAR) PC← (PC) +1	MemR, MDRinE PC+1
С3	IR← (MDR)	MDRout, IRin
C4	指令译码	无



- 14、一个有 32 位程序地址空间,页面容量为 1KB,主存的容量为 8MB 的存储系统,问:
- (1) 虚页号字段有多少位? 页表将有多少行?
- (2) 页表的每一行有多少位? 页表的容量有多少字节?

15、假设在一个采用组相联映像方式的 Cache 中,主存有 B0~B7 共 8 块组成,Cache 有 C0~C3 共 4 块,组内块数为 2 块。每块的大小为 32 个字节,采用 FIFO 块替换算法。在一个程序执行过程中依次访问块地址流如下:

B1, B4, B6, B3, B0, B4, B6, B2, B4, B5

- (1) 写出主存地址的格式,并标出各字段的长度
- (2) 写出 Cache 地址的格式, 并标出各字段的长度
- (3) 画出主存与 Cache 之间各个块的映像对应关系
- (4) 列出程序执行过程中 Cache 的块地址流分布情况。并计算 Cache 的块命中率
- 16. 设主存容量为 1MB , Cache 容量为 16KB , 每字块有 16 个字, 每字 32 位。
- (1)若 Cache 采用直接相联映像,求出主存地址字段中各段的位数。
- (2)若 Cache 采用四路组相联映像,求出主存地址字段中各段的位数。
- 17、有一主存——Cache 层次的存储器,其主存容量 1MB,Cache 容量 64KB,每块 8KB,若采用直接映象方式,
- 求: ①主存的地址格式? ②主存地址为 25301H, 问它在主存的哪一块?
 - 18、(10分)已知某8位机的主存采用半导体存储器,内存容量为32KB,若使用4K×4位RAM芯片组成该机存储器,请计算需要的RAM芯片的数量,并画出这些芯片与CPU连接示意图。
- 19、 某 16 位机所使用指令格式和寻址方式如下所示。该机有两个 20 位基值 寄存器,四个 16 位变址寄存器,十六个 16 位通用寄存器。指令格式中的 S(源),D(目标)都是通用寄存器,M是主存中的一个单元。三种指令的编码 方式如下图所示,其中操作码定义为:

MOV (OP)=(A)H, MOV 是传送指令

STA (OP)=(1B)H, STA 为写存储器指令


LDA (OP)=(3C)H, LDA 为加载指令

请完成以下分析:



- (1)分析 CPU 完成哪一种操作所花时间最短?哪一种操作花时间最长?第二种指令的执行时间有时会等于第三种指令的执行时间吗?
- (2)下列情况下每个十六进制指令字分别代表什么操作?其中如果有编码不正确,如何改正才能成为合法指令?

20、一个 8 位的单总线计算机系统,其中寄存器定义为:指令寄存器(IR),程序计数器(PC),数据寄存器(MDR),地址寄存器(MAR),状态寄存器(SR),4 个通用寄存器(RO-R3),用户不可见暂存器(Z和Y)。假定系统中只有16条指令,其中减法指令SUB(SUB RO,R1)为单字节指令表示寄存器R1与R0相减,结果存放到R0中;SUBI为双字节指令(SUBI RO,R1,I),功能为R1与立即数I之差,结果存放到寄存器R0中;双字节指令Load(LOAD RO,R1,I),是将内存单元地址(R1+I)中的内容加载到寄存器R0中。(I为8位立即送)



请写出以上3条指令执行的微操作序列,要求包含取指令过程。