Multi-GPU системы. Нейронные сети.

- □ Лектор:
 - □ Боресков А.В. (ВМиК МГУ)
 - Харламов A.A. (Nvidia)

■ В CUDA нет встроенной поддержки нескольких GPU


- □ RT API (cuda*) Driver API (cu*)
- □ Явный выбор устройства:
 - cudaGetDeviceCount()
 - □ cudaSetDevice
- □ Работа с разными cuda устройствами должна вестись из разных сри тредов

```
int nElem = 1024;
cudaGetDeviceCount(&num_gpus);
if(num\_gpus >= 1)
    omp_set_num_threads(num_gpus);
#pragma omp parallel
           unsigned int cpu thread id = omp get thread num();
           unsigned int num_cpu_threads = omp_get_num_threads();
          cudaSetDevice(cpu thread id % num gpus); // установить device
           dim3 gpu_threads(128);
           dim3 gpu_blocks(nElem / (gpu_threads.x * num_cpu_threads));
           // memory allocation and initialization
           int startIdx = cpu_thread_id * nElem / num_cpu_threads;
          int threadNum = nElem / num_cpu_threads;
          kernelAddConstant<<<gpu_blocks, gpu_threads>>>(pData, startIdx, threadNum);
           // memory copying
    }
```

- □ Разные задачи
- □ Разделение задачи по данным
 - □ Обработка изображения
 - □ Финансовое моделирование
- □ Разделение по времени
 - Физическое моделирование


Нейронные сети

- □ Биологическая модель:
 - Мозг состоит и нервных клеток нейронов
 - ☐ Нейрон выполняет прием, обработку и передачу информации




Нейронные сети

- Структура основных нейронных сетей генетически предопределена
- □ Сеть может меняться
 - □ Например при отмирании нейронов
 - □ Нейроны конкурируют за синаптические участки




- Модель работы нейрона
- □ Пороговая функция:

$$Y = f(net) = \begin{cases} 1, & net > \Theta \\ 0, & net \le \Theta \end{cases}$$




- □ Нейронная сеть определяющая переход от светлого квадрата к темному
 - □2 входа
 - □ Результат можно задать таблицей:
 - □ Beca W= $\{1, -1\}$ Θ=0

X1	X2	Υ
0	0	0
0	1	0
1	0	1
1	1	0



- □ Простейшие нейронные сети это набор нейронов
- Матрица W={wij} матрица связей между *i*-м входом и *j*-м нейроном.




 Можно последовательно соединять, но необходима нелинейная активационная функция

Обучение

- Цель обучения получить матрицу коэфициентов W
- Обычно рассматриваются пары (X, Y) − входных-выходных (правильных) данных
- □ При заданных парах можно посчитать функцию ошибки

$$E = E(W) = \sum_{\alpha} \|F(X^{\alpha}; W) - Y^{\alpha}\| = \sum_{\alpha} \sum_{i} [F_{i}(X^{\alpha}; W) - Y_{i}^{\alpha}]^{2}$$

Перцептрон




- □ S − вход (сенсор)
- А ассоциативные элементы
- □ R реагирующие элементы

Обучение Перцептрона

- □ Начальные веса (W(t=0)) считаются случайными
- □ Сеть принимает на вход пары (х, у) и выдает у'
- □ Формируется вектор ошибки δ= y-y'
- □ Вектор весом модифицируется по правилу: $W(t+dt)=W(t)+ηx(δ)^T$
- □ Обучение происходит, пока W не перестанет меняться

Sony DRC (Digital Reality Creation)


- DRC запатентованная технология Sony, которая применялась в телевизорах серии WEGA
- Состоит из 2х этапов
 - □ Нейронная сеть для тренировки фильтра
 - □ Специальный процессор, который выполняет фильтрацию на лету



На вход подается последовательность изображений высокого и низкого разрешениея (HD & LD)








Изображение разбивается на блоки 8x6 (HD) и 4x3 (LD)

LD pixels \rightarrow Luminance \rightarrow Threshold: $\{0, 0, 1, 1, 0, 0, 1, 1, 1, 1, 1, 0\}$

Error(i,j) = HD(i,j) - $\sum \alpha(i,j)*LD(i,j)$



Расчет идет для 4x центральных пикселей


Метод Наименьших Квадратов

- $\square HD'_{m,n} = \Sigma a_{ij} * Ld_{ij}$
- \Box $E_{i,j} = HD'_{j,j} HD_{i,j} Aпроксимация Ошибки$
- SSE = $\Sigma\Sigma$ sqr(E_{i,j}); // Summed Square Error
- \Box a = Arg min(SSE);
- \Box Ca = P
- \Box ∂ (SSE) / ∂ a = 0.0
- $\Box \quad a = (C^TC)^{-1} C^TP$

Sony DRC

- □ Достоинства:
 - □ Алгоритм сводится к простой фильтрации на этапе реконструкции изображения
 - □ 2¹² разных блоков
 - □Для каждого блока свои значения фильтра
- □ Недостатки:
 - □Запатентован Sony


Примеры:



CUDA и DRC

- Как видно из предыдущего примера, есть одна проблема:
 - □После классификации блока (получение 12битного слова) необходимо добавить данные блока в соответствующее хранилище данных

CUDA и DRC



CUDA и DRC

- □ Получаем набор уравнений для одного класса
- □ Нужно разместить их в памяти
 - Множество потоков работают одновременно на лету
 - Можно использовать *atomic* операции
 - □Медленные, т.к. сериализуют доступ в память
 - □ Либо использовать Scan

Prefix Sum (Scan)

□ Определение:

Префиксная сумма:

$$[a_0, a_1, ..., a_{\underline{n-1}}]$$

Возвращает упорядоченный набор

$$[0, a_0, (a_0 \oplus a_1), ..., (a_0 \oplus a_1 \oplus ... \oplus a_{n-2})].$$

□ Пример:

[3 1 7 0 4 1 6 3]

Возвращает набор

[0 3 4 11 11 15 16 22]

Применение Scan

- Scan простой и очень полезный примитив
 - □ Позволяет последовательный код:

```
for (j=1; j < n; j++)
out [j] = out [j-1] + f(j);
```

□ Сделать параллельным:

```
forall(j) { temp[j] = f(j) };
scan(out, temp);
```

Scan on the CPU

```
void scan( float* scanned, float* input, int length)
{
   scanned[0] = 0;
   for(int i = 1; i < length; ++i)
   {
      scanned[i] = input[i-1] + scanned[i-1];
   }
}</pre>
```

- Сложение текущего элемента с предыдущим
- □ Просто, но последовательно
- □ Сложность O(n)
- Требует считывать данные на CPU

Вопросы



Организационные вопросы

- 5 мая занятий нет
- □ 12 мая
 - □ Семинар
 - Будут известны результаты всех заданий
 - □Можно прийти поспорить
 - □Лекция
 - □Показ проектов
 - □Можно прийти посмотреть