Архитектура и программирование массивно-параллельных вычислительных систем

ЖЛекторы:

№ Боресков А.В. (ВМиК МГУ)

△Харламов A. (NVidia)

Существующие многоядерные системы

Посмотрим на частоты CPU:

- № 2004 г. Pentium 4, 3.46 GHz
- № 2005 г. Pentium 4, 3.8 GHz
- № 2006 г. Core Duo T2700, 2333 MHz
- №2007 г. Core 2 Duo E6700, 2.66 GHz
- № 2007 г. Core 2 Duo E6800, 3 GHz
- № 2008 г. Core 2 Duo E8600, 3.33 Ghz
- № 2009 г. Core i7 950, 3.06 GHz

Существующие многоядерные системы

Легко видно, что роста частоты практически нет

- Ограничения техпроцесса
- Одноядерные системы зашли в тупик

Существующие многоядерные системы

- **Ж**Таким образом, повышение быстродействия следует ждать именно от параллельности.
- **Ж**Уже давно CPU используют параллельную обработку для повышения производительности
 - Конвейер
 - Multithreading
 - SSE

Intel Core 2 Duo



Memory Bus Controller			
L2 cache			
L1-I	L1-D	L1-I L1-I	
P0		P1	

- **ж**2/4 Мб общий L2 кэш
- ЖЕдиный образ памяти для каждого ядра необходимость синхронизации кэшей

Intel Core 2 Quad

Front Side Bus

Memory Bus Controller			
L2 cache			
L1-I	L1-D	L1-I	L1-D
P0		P1	

Memory Bus Controller			
L2 cache			
L1-I	L1-D	L1-I L1	
P2		Р3	

Intel Core i7


Front Side Bus

Memory Bus Controller							
L3 cache							
L2 c	ache	L2 cache		L2 cache		L2 cache	
L1-I	L1-D	L1-I	L1-D	L1-I	L1-D	L1-I	L1-D
P	0	P1		P2		P3	

Symmetric Multiprocessor Architecture (SMP)



Cache Control			
L2 cache			
L1-I	L1-D		
P0			




Cache Control			
L2 cache			
L1-I	L1-D		
P2			

Symmetric Multiprocessor Architecture (SMP)

Каждый процессор

- жимеет свои L1 и L2 кэши
- **Ж**подсоединен к общей шине
- **Жотслеживает доступ других процессоров к памяти** для
 обеспечения единого образа памяти
 (например, один процессор хочет
 изменить данные, кэшированные другим
 процессором)


Cell



Cell

- #Dual-threaded 64-bit PowerPC
- **#8** Synergistic Processing Elements (SPE)
- #256 Kb on-chip на каждый SPE

BlueGene/L




BlueGene/L

- #65536 dual-core nodes
- **#**node
 - △ 770 Mhz PowerPC
 - □ Double Hammer FPU (4 Flop/cycle)
 - △4 Mb on-chip L3 кэш
 - ≤ 512 Mb off-chip RAM

 - □3 двухсторонних порта для collective network
 - △4 двухсторонних порта для barrier/interrupt

BlueGene/L



Архитектура G80


Массив из потоковых мультипроцессоров

Streaming Multiprocessor (SM) Streaming Multiprocessor (SM) Streaming Multiprocessor (SM)

Streaming Multiprocessor (SM) Streaming Multiprocessor (SM) Streaming Multiprocessor (SM)

Архитектура G80

Streaming Multprocessor



Классификация

	Single Instruction	Multiple Instruction
Single Data	SISD	MISD
Multiple Data	SIMD	MIMD

Классификация

#CPU − SISD

- Multithreading: позволяет запускать множество потоков − параллелизм на уровне задач (MIMD) или данных (SIMD)

#GPU − SIMD*

MultiThreading "Hello World"

```
#include <stdio.h>
#include <windows.h>
#include <process.h> // для beginthread()
void mtPrintf( void * pArg);
int main()
   int t0 = 0; int t1 = 1;
   beginthread(mtPrintf, 0, (void*)&t0 );
   mtPrintf( (void*)&t1);
   Sleep( 100 );
   return 0;
void mtPrintf( void * pArg )
   int * pIntArg = (int *) pArg;
   printf( "The function was passed %d\n", (*pIntArg) );
```

MultiThreading "Hello World"

```
// создание нового потока
                       // необходимо указать:
                       // entry point функцию,
                       // размер стека, при 0 - OS выберет сама
                       // (void *) - указатель на аргументы функции
beginthread(mtPrintf, 0, (void*)&t1 );
                       // напечатать из основного потока
mtPrintf( (void*)&t0);
                       // подождать 100 мс
                       // создание потока windows требует времени
                       // если основной поток закончит выполнение
                       // то и все дочерние потоки будут прерваны
Sleep( 100 );
```


SSE "Hello World"

```
#include <xmmintrin.h>
#include <stdio.h>
struct vec4
    union
        float v[4];
        m128 v4;
    };
};
int main()
    vec4 a = \{5.0f, 2.0f, 1.0f, 3.0f\};
    vec4 b = \{5.0f, 3.0f, 9.0f, 7.0f\};
    vec4 c;
    c.v4 = mm add ps(a.v4, b.v4);
    printf("c = \{\%.3f, \%.3f, \%.3f, \%.3f\}\n", c.v[0], c.v[1], c.v[2], c.v[3]);
    return 0;
```

SIMD

- ЖНа входе поток однородных элементов, каждый из которых может быть обработан независимо
- **Ж**На выходе однородный поток
- **#**Обработкой занимается ядро (kernel)

SIMD



- Так как каждый элемент может быть обработан независимо от других, то их можно обрабатывать параллельно
- Можно соединять между собой отдельные ядра для получения более сложной схемы обработки

Эволюция GPU

- **%**Voodoo растеризация треугольников, наложение текстуры и буфер глубины
- **ЖОчень** легко распараллеливается
- **Ж**На своих задачах легко обходил CPU

Эволюция GPU

ЖБыстрый рост производительности **Ж**Добавление новых возможностей **ЖМультитекстурирование** (RivaTNT2) #T&L **ЖВершинные программы (шейдеры)** #Фрагментные программы (GeForceFX) **Ж**Текстуры с floating point-значениями

Эволюция GPU: Шейдеры

- **Ж**Специальный ассемблер
- **ЖКомпилируется драйвером устройства**
- **#**Отсутствие переходов и ветвления
 - **ЖВводились как vendor-расширения**

Эволюция GPU: Шейдеры

Отличия CPU от GPU

- **ЖОчень** высокая степень параллелизма
- **Ж**Основная часть чипа занята логикой, а не кэшем
- **ЖОграничения по функциональности**

GPGPU

- **Ж**Использование GPU для решения не графических задач
- #Bся работа с GPU идет через графический API (OpenGL, D3D)

 #Bся работа с GPU идет через графический API (OpenGL, D3D)
- Программы используют сразу два языка– один традиционный (С++) и один шейдерный
- **Ж**Ограничения, присущие графическим API

CUDA (Compute Unified Device Architecture)

- **Ж**Программирование массивно-параллельных систем требует специалльных систем/языков.
- - **△**SSE
 - □Часто bottleneck в пропускной способности памяти
- **CUDA** система (библиотеки и расширенный C) для программирования GPU

CUDA "Hello World"

```
#define
                   (1024*1024)
 global void kernel ( float * data )
        idx = blockIdx.x * blockDim.x + threadIdx.x;
  int
  float x = 2.0f * 3.1415926f * (float) idx / (float) N;
  data [idx] = sinf (sqrtf (x));
int main ( int argc, char * argv [] )
{
   float a [N];
   float * dev = NULL;
   cudaMalloc ( (void**)&dev, N * sizeof ( float ) );
   kernel << dim3((N/512),1), dim3(512,1)>>> (dev);
   cudaMemcpy ( a, dev, N * sizeof ( float ), cudaMemcpyDeviceToHost );
   cudaFree ( dev );
   for (int idx = 0; idx < N; idx++) printf("a[%d] = %.5f\n", idx, a[idx]);
   return 0;
```

CUDA "Hello World"


```
__global__ void kernel ( float * data ) {
   int idx = blockIdx.x * blockDim.x + threadIdx.x; // номер текущей нити float x = 2.0f * 3.1415926f * (float) idx / (float) N; // значение аргумента
   data [idx] = sinf ( sqrtf ( x ) ); // найти значение и // записать его в массив
```

- # Для каждого элемента массива (всего N) запускается отдельная нить, вычисляющая требуемое значение.
- **Ж** Каждая нить обладает уникальным id


CUDA "Hello World"

```
float a [N];
float * dev = NULL;
                  // выделить память на GPU под N элементов
cudaMalloc ( (void**)&dev, N * sizeof ( float ) );
                  // запустить N нитей блоками по 512 нитей
                  // выполняемая на нити функция - kernel
                  // массив данных - dev
kernel << dim3((N/512),1), dim3(512,1)>>> ( dev );
                  // скопировать результаты из памяти GPU (DRAM) в
                  // память CPU (N элементов)
cudaMemcpy ( a, dev, N * sizeof ( float ), cudaMemcpyDeviceToHost );
                  // освоболить память GPU
cudaFree ( dev );
```


Архитектура Tesla 10



Архитектура Tesla: Мультипроцессор Tesla 8



Архитектура Tesla Мультипроцессор Tesla 10



Архитектура

ЖМаштабируемость:

[+][−] SM внутри ТРС

[+][−] TPC

[+][−] DRAM партиции

#Схожие архитектуры:

△Tesla 8: 8800 GTX

△Tesla 10: GTX 280


SIMT (Single Instruction, Multiple Threads)

- **ЖПараллельно на каждом SM выполняется** большое число отдельных нитей (threads)
- **Ж**Нити в пределах одного warp'a выполняются физически параллельно
- **Ж**Большое число warp'ов покрывает латентность

Архитектура Fermi

- #Unified L2 cache (768 Kb)
- #Up to 1 Tb of memory (64 bit addressing)
- **#Unified address space**
- **#ECC** protection (DRAM, registers, shared, cache)
- **#**Simultaneous CPU->GPU, GPU->CPU, kernel execution
- #10x faster context switching, concurrent kernel execution (up to 16 kernels)

Архитектура Fermi. Потоковый мультипроцессор



Архитектура Fermi

- #32 cores per SM

- **#Cheap atomics**

Ресурсы нашего курса

#CUDA.CS.MSU.SU

- Место для вопросов и дискуссий
- Место для материалов нашего курса
- Место для ваших статей!
 - Если вы нашли какой-то интересный подход!
- ★ Steps3d.narod.ru
- ₩ www.nvidia.ru

Ресурсы нашего курса

ЖК той лекции:

- CUDA / MT / SSE "hello world" проекты
- CUDA / MT / SSE "Hello World" проекты
- SVN?

Несколько слов о курсе

- **Ж** Математический спецкурс
- **¥** 11 лекций
- 5 семинарский занятий
 - Раз в две недели
 - △Цель занятий:
 - Начать быстро программировать на CUDA
 - Написать и сдать практические задания
- **ж** 5 практических заданий

Несколько слов о курсе

ЖОтчетность по курсу

- 5 практических заданий
 - 🗵 Задания сдаются на семинаре
 - Либо по почте
 - В течении недели со дня семинара, на котором задание выдано
 - Если у вас не получается дайте нам знать
- Альтернатива
 - 🗵 Дайте нам знать

