

begin

process (clock, Read)

```
begin
  if (clock'event and clock = "1") then
    if Enable = '1' then
      if Read = '1' then
        Data_out <= tmp_ram (conv_integer (Read Addr));
```

else

Data\_out <= (Data\_out'range >= '2');

end if;

end if;

end if;

end process;

process (clock, write)

begin

if (clock'event and clock = '1') then

if Enable = '1' then

if write = '1' then

tmp\_ram (conv\_integer (write Addr)) <=

un. address 5 4 addr.

Data\_in  
{


end if;

end if;





end if;

end process;

end behav;



## FPGA Modeli



⇒ gerçekleştirme ⇒ Kontrolör.

## ⇒ FPGA mimarisi

⇒ fpga programlanabilir mantık blokları ve bu bloklar arasında ara bağlantılar oluşturan geniş uygulama alanına sahip olan dijital entegre devrelerdir.



10 milyardan fazla kapı.

⇒ Yerleşim teknolojisi

⇒ SRAM tabanlı mimari

⇒ tekrar tekrar programlanabilir

⇒ Fpgalar her sistem geldiğinde tekrar yapılandırılarak çalışır.

⇒ depolama biriminin saerisine göre transistör açık veya kapalıdır.

⇒ hızlı olması avantajdır.

⇒ 4-6 transistör üzerine dayanır.

⇒ SRAM yazılan bilgi değiştirilebilir veya güç kesilince kaybolur.

⇒ Kesit sigorta tabanlı mimari

devre içinde sürekli ile programlanır.

Yapılandırma kalıcıdır.

SRAM Antifuse dan gelen hızlı büyükler.

→ Tolmer gewalt system tell. dar.

⇒ Gmül taseren, rern miera tolerans wega antiacontrols sorteri

⇒ 2 temel birim seçilir. kontrol ve yurtdışı birim

⇒ 2 temel birime sahiptir. kontrol ve yürütme birimi  
⇒ bu birimler her bir konunun fate ve execute işlemler gerektirir

Microfossils

$\Rightarrow$  Bir tek yonlu Chis + p.c.

→ ALU, PC, stack pointer, control register werden abgerufen.

செயல் திட்டம்

⇒ Benim bir sistemin getirdiğini belirli bir sayıda görev üzerine getirmek için programların sayısı 10 binlerce, microcode yada sayısal sinyal işlemciler olabilir.

$\Rightarrow$  ARM7, ARM92050 15 le coloris

Tosorimi icsa A2m, ulips nimerisi bulunnaktir.

gerçek anlamda istediğin sistem kurabiliyorsun OS, Linux, UNIX sist.

⇒ Büyük hacimde ise FPGA kullanılır

## 2) Digital sinyal işleme

⇒ Unit islang yung nagsilbi

⇒ Unit islenin yetersiz icat  
⇒ Zorlukla yüksek islen yük gerektiren kabinler

⇒ singe, ses, unde o sistemă sisten lunde.

→ Singel islemler için kullandığımız sistem hızlanır.

Govrilo sistem vne na kateri

$\Rightarrow$  Molekeltar Lössung

⇒ Mollusca  
⇒ like of gill tubers

=> also 2. guss  
=> ohne kosten Lager geführt.

$\Rightarrow$  orada orası çeşitlilik sağlar  
 $\Rightarrow$  oranda orası çeşitlilik sağlar

=> Systeem biologie yaklaşımına biyolojik süreçler

7/6 uretan 1961 yephasi 1000\$ 3\$ demistat

% 100 gewichts stärke saft

## - GÖMÜLÜ SİSTEMLER -

⇒ Gömülü sistem şablon bir program veya kurallar kümesine göre bir veya birden fazla görevi organize eden giriş verilerini kullanarak sonuçlar üreten bir yapıdır.


- \* Digital bir sistemdir
- \* Genellikle bir mikrodenetici kullanır
- \* Kontrolör gibi kullanılır. Görevi tanımlanmıştır.

⇒ Gömülü sistem Belirli bir fonksiyonu yerine getirmek için tasarlanmış yazılım ve donanım kombinasyonudur.

- \* Real time çalışır.

⇒ Gömülü sistem Gerçek zamanda bir giriş alıp onu çıkış üretir.

### Gömülü yapı



### Gömülü sistem sınıflandırma

- \* Küçük ölçekli gömülü sistem
- \* Orta " " "
- \* Büyük " " "

#### Küçük ölçekli


Bir tek 8 veya 16 bit mikrokontrolör.  
Açık donanım kullanarak yazılım.  
Bu sistemlerin C programı dilleri  
sürekliliği çalıştırma gerektirmez.

#### Orta ölçekli

Bir veya birkaç 16 veya 32 bit mikrokontrolör.  
Hem donanım hem yazılım kullanarak.

#### Büyük ölçekli

Büyük donanım ve yazılım kombinasyonu.  
Programlanabilir mantık devreleri ile konfigüre edilebilir.  
Donanım birimlerinin işlem hızı sistemi sınırlar.




Cp1

ndp

$Cikis \leftarrow Cikis + 1;$   $\rightarrow$  Azalan dereydi aşandı, <sup>sonu</sup> <sup>(3)</sup>  
 end if  
 end if  
 end process  
 end mimeri

~~Signal~~ architecture ile architecture in  
 begin'i arasında olur.

16x1 mux'un 8x1 muxlar yardımıyla  
 gerçekleştirilmesi



OR = 100 mherzt 2 sn araliklarla 8 bit sayan Sayici Sorular ④

$$T = \frac{1}{f} = \frac{1}{100} = 10^{-2}$$

6 Hz  
↓  
ns

1 MHz <sup>1000 sn</sup> <sup>ega herzt</sup>  
↓  
µs → mikro sn

kHz  
↓  
ms

herzt  
↓  
sn

10<sup>-2</sup> mikro sn 1000 x 1000 herzt

10 ns 1 clock zeliyor.

2 sn de kan Clock geleceğini bulalım

10 ns 1 clock  
2 x 10<sup>9</sup> X

X = 2 x 10<sup>9</sup> 1 clock ta Sayici 0 ken 1 olacakt

4 x 10<sup>9</sup> clockta 1 ken 2 olacakt

entity sayici is

giris clk

çikis 8 bit sayici

port (clk) in std\_logic;

çikis: out std\_logic\_vector(7 downto 0);

end sayici;

architecture model of sayici is

signal sayac: integer;

begin

process (clk)

if (rising\_edge)


sayac := sayac + 1;

if sayac = 200000000 then

sayac := 0;

döşen ucuu  
uüüüüüüüüü  
leerorda  
sayici  
çikis

Örnek = 4x1 mux 'u 2x1 mux'la gerçekleştirir...  
2 tane



entity soru3 is

port ( a, b, c, d, : in std\_logic )

g : out std\_logic;

S : in std\_logic\_vector(1 downto 0);

end soru3;

architecture cevap3 of soru3 is

signal e, f : std\_logic;

begin

process ( S )

begin

case S is

when "00" =>

e <= a;

f <= c;

g <= e;

when "01" =>

e <= b;

f <= d;

g <= e;

Sayıral olarak  
mux seçiline  
bak  
Bununla



Nios işletim Sistemi nedir?

Net Integrator Operating System ("Nios")

Otonom bir Linux tabanlı işletim Sistemi  
Olup tüm alt yapısını kolaylaştırarak →  
Zeki bir işletim Sistemidir.

7/16 MB büyüklüğünde, bir flash bellek üzerinde  
çalışan, standart Linux çekirdeğini kullanan  
bir sistemdir.

Self-aware, self configuring, self-tuning  
özellikleri sayesinde kendini yöneten bir sistemdir.

Nios sunucuların faydaları  
Nios yükse. sunucular diğerlerinden farklı

- Gökçe, Fatma,
- bakım ve yönetim maliyeti Düşük
- Bir defa kurulduktan sonra, Nios sunucular  
minimum bakım gerektirir
- Sistem kendini bilir etrafında olunan değişim  
lere karşı kendini adapte eder.
- Nios sunucular kendilerine korumada zamanlar  
- Sistem güvenliği otonom çalışır. Kurulum ya da  
ayar gerektirmez.
- Nios'tan yükse. sunucular bunları hizmettir.

Sunucu

- www servisi;
- kurulum gerektirmeyen firewall
- Router
- web de içerik Filtreleme

## # Nand KAPISI #

LIBRARY ieee;

USE ieee, std\_logic\_1164.all;

ENTITY nand\_gate IS

PORT C

a: IN STD\_LOGIC;

b: IN STD\_LOGIC;

z: OUT STD\_LOGIC);

END nand\_gate;

ARCHITECTURE model of nand\_gate IS

BEGIN

z &lt;= a NAND b;

END model;

<sup>4</sup> ORZ SIGNAL a: STD\_LOGIC;  
 SIGNAL b: STD\_LOGIC\_VECTOR(3 DOWNTO 0)  
 SIGNAL c: STD\_LOGIC\_VECTOR(3 DOWNTO 0)  
 SIGNAL d: STD\_LOGIC\_VECTOR(7 DOWNTO 0)  
 SIGNAL e: STD\_LOGIC\_VECTOR(15 DOWNTO 0)  
 SIGNAL f: STD\_LOGIC\_VECTOR(8 DOWNTO 0)

a &lt;= '1';

b &lt;= "0000";

c &lt;= B"0000";

d &lt;= "0110\_0111";

e &lt;= X"A567";

f &lt;= O"723";


default olarak ikilik kabul edilir.

Binary belirtmek için B kullanılır.

dünabillirliği orfirmah için \_ kullanılır.

X Hexadecimal tabanı temsil eder.

O octal tabanı temsil eder.



case anlikdurum is

when A => if input = '0' then anlikdurum <= A;  
cikis <= 0;

else anlikdurum <= B;  
cikis <= 0;  
endif;

when B => if input = '0' then anlikdurum <= C;  
cikis <= 0;



(4)

Architecture · Behavior of Fibonacci  
Begin:

Semantik

fib: process (clock)

BEGIN:

IF (clock' EVENT AND clock = '1') THEN

IF clear = '1' THEN

Q ← "00000000";

A ← "00...00";

B ← "00...1"

ELSE

Q (7 DOWN TO 0) ← B (7 DOWN TO 0) + A (7 DOWN TO 0)

A (7 DOWN TO 0) ← B (7 DOWN TO 0)


B (7 DOWN TO 0) ← Q (7 DOWN TO 0);

END IF;

END IF;

END PROCESS;

END Behavior;



architecture dataflow of alu is

Signal arith, logic: std\_logic\_vector(7 downto 0);

Begin

with sel(2 downto 0) select

arith <= a when "000";

b when "001";

⋮

a+b+cin when others;

logic <= Not a when "000"

⋮

Aynisi an  
benzeri

a+b+cin when others;

with sel(3) select

y <= arith when "0",

logic when others;

end dataflow;

~~Soru:~~ Fibonacci sayıları hesaplayan kodu yazınız? <sup>Vhdl</sup>

entity fib is

port (clear, clock: in std\_logic;

A: buffer std\_logic\_vector(7 <sup>0</sup>);


B: " " " " " "

Q: " " std\_logic\_vector(7 <sup>Down</sup> <sub>000</sub>);

end fib;

Q OR = 4x1 mux

(8)



S <sub>1</sub>	S <sub>0</sub>	f
0	0	w <sub>0</sub>
0	1	w <sub>1</sub>
1	0	w <sub>2</sub>
1	1	w <sub>3</sub>

ENTITY mux4to1 IS

PORT (w<sub>0</sub>, w<sub>1</sub>, w<sub>2</sub>, w<sub>3</sub> : IN STD\_LOGIC;

s

; IN STD\_LOGIC\_VECTOR(1 DOWN TO 0)

f

; OUT STD\_LOGIC);

ARCHITECTURE Behavior OF mux4to1 IS

BEGIN

WITH s SELECT

f <= w<sub>0</sub> WHEN "00"

w<sub>1</sub> WHEN "01"

w<sub>2</sub> WHEN "10"

w<sub>3</sub> WHEN OTHERS;

END Behavior;

ARCHITECTURE Behavior OF Comparator

(T)

BEGIN


$A \leq B \leq '1'$  WHEN  $A = B$  ELSE  $'0'$ ;

$A < B \leq '1'$  WHEN  $A > B$  ELSE  $'0'$ ;

$A \neq B \leq '1'$  WHEN  $A < B$  ELSE  $'0'$ ;

END Behavior;

Ornel =



LIBRARY ieee;

USE ieee.std\_logic\_1164.all;

ENTITY priority IS

PORT (w: IN STD\_LOGIC\_VECTOR  
(3 DOWN TO 0)

y: OUT (1 DOWN TO 0)

z: OUT STD\_LOGIC;

END priority;

w3	w2	w1	w0	y1	y0	z
0	0	0	0	1	1	0
0	0	0	1	0	0	1
0	0	1	x	0	1	1
0	1	x	x	1	0	1
1	x	x	x	1	1	1

Architecture Behavior of prio IS


$y \leq "11"$  WHEN  $w(3) = '1'$  ELSE  
 $"10"$  WHEN  $w(2) = '1'$  ELSE  
 $"01"$  WHEN  $w(1) = '1'$  ELSE  
 $"00"$

$z \leq '0'$  WHEN  $w = "0000"$  ELSE

END Behavior;



Arithmetic reset ile 4-bit yukarı sayacı (14)



Architecture Behavior of upcount is

```
SIGNAL COUNT: STD_LOGIC_VECTOR (3 DOWNTO 0);
```

```
BEGIN
```

```
PROCESS (clock, Resetn)
```

```
BEGIN
```

```
IF Resetn = '0' THEN
```

```
    COUNT <= "0000";
```

```
ELSE IF (clock 'EVENT AND clock = '1') THEN
```

```
    IF Enable = '1' THEN
```

```
        COUNT <= COUNT + 1;
```

```
    END IF;
```

```
END IF;
```

```
END PROCESS;
```

```
② Z <= COUNT;
```

```
END Behavior;
```

Enable = 1  
IF Enable = '1' THEN  
ELSE

# Sayıcı #

Senkron reset ile yukarı Sayacı

ENTITY UpCount IS

PORT ( clear, clock : IN STD\_logic;

Q : BUFFER STD\_LOGIC\_VECTOR(1 Down To 0)

END UpCount;

ARCHITECTURE Behavior OF UpCount IS

BEGIN

UpCount : PROCESS (clock)

BEGIN

IF (clock 'EVENT' AND clock = '1') THEN

IF clear = '1' THEN

Q <= "00";

ELSE


Q <= Q + "01";

END IF;

END IF;

END PROCESS;


END Behavior;



S' LAST\_VALUE son olaydan önce 8'in değerini döndürür.

OR

(2)



With Select yapısını kullan  
sel (2 down to 0)

0000	→	y ← a
0001	→	y ← a + 1
0010	→	y ← a - 1
0011	→	y ← a - 1
0100	→	y ← b
0101	→	y ← b + 1
0110	→	y ← a + b
0111	→	y ← a + b + Cin
1000	→	y ← not a
1001	→	y ← not b
1010	→	y ← a and b
1011	→	y ← a or b
1100	→	y ← a nor b
1101	→	y ← a xor b
1110	→	y ← a xnor b
1111	→	y ← a xnor b

Port( a, b; in std\_logic\_vector(7 down to 0)

sel : in std\_logic\_vector(3 down to 0)


Cin; in std\_logic;

y; out std\_logic\_vector(7 down to 0)

);

end alu





ARCHITECTURE parity\_dataflow of parity 18

SIGNAL xor\_out : std\_logic\_vector(6 downto 1);

BEGIN

xor\_out(1) <= parity\_in(0) XOR parity\_in(1)

62; For i IN 1 TO 5 GENERATE

xor\_out(i+1) <= xor\_out(i) XOR parity\_in(i+1);


end generate 62;

parity\_out <= xor\_out(6) XOR parity\_in(7);


END parity\_dataflow;

Flip Flop

D latch




Değerler Tablosu



clk	D	Q(t+1)
↑	0	0
↑	1	1
0	—	Q(t)
1	—	Q(t)

Control			2 to 4 decoder			
$E_n$	$w_1$	$w_0$	$y_0$	$y_1$	$y_2$	$y_3$
1	0	0	1	0	0	0
1	0	1	0	1	0	0
1	1	0	0	0	1	0
1	1	1	0	0	0	1
0	x	x	0	0	0	0



ENTITY dec2to4 IS

```
PORT ( w: IN STD_LOGIC_VECTOR(1 DOWNTO 0);
      en: IN STD_LOGIC;
      y: OUT STD_LOGIC_VECTOR(0 TO 3));
```

END dec2to4;

ARCHITECTURE Behavior of dec2to4 IS

```
SIGNAL enw: STD_LOGIC_VECTOR(2 DOWNTO 0);
BEGIN
```

```
enw <= en & w
```

```
WITH enw SELECT
```

```
y <= "1000" WHEN "100"
```

```
"0100" WHEN "101"
```

```
"0010" WHEN "110"
```

```
"0001" WHEN "111"
```

```
"0000" WHEN OTHERS
```

## Senkron olurma logisiyle

(12)

```
BEGIN  
WAIT UNTIL clock 'EVENT AND clock = '1';  
IF Resetn = '0' THEN
```

Asenkron reset ile 8-bit register,


ENTITY reg8 IS

PORT ( D : IN STD\_LOGIC\_VECTOR(7 DOWNTO 0)

Resetn, clock : IN STD\_LOGIC

Q : OUT STD\_LOGIC\_VECTOR(7 DOWNTO 0)

END reg8;



ARCHITECTURE Behavior OF reg8 IS

```
BEGIN
```

```
PROCESS (Resetn, clock)
```

```
BEGIN
```

```
IF Resetn = '0' THEN
```

```
Q <= "00000000";
```

```
ELSE IF clock 'EVENT AND clock = '1' THEN
```

```
Q <= D;
```

```
END IF
```

```
END PROCESS;
```

```
END Behavior;
```

Entity latch is

```
port ( D, clock ! IN STD_LOGIC;
      Q ! OUT STD_LOGIC);
```



END latch;

Architecture Behavior of latch is

BEGIN

process (D, clock)

process (clock)

BEGIN

IF clock = '1' THEN IF clock'EVENT AND

Q <= D;

clock = '1' THEN

Q <= D;

END IF;

END process;


END Behavior;

Asynchronous resetable D flip-flop

ENTITY flipflop is

```
port ( D, Resetn, clock ! IN STD_LOGIC;
      Q ! OUT STD_LOGIC);
```

END flipflop;



Architecture Behavior of flipflop is

BEGIN

process (Resetn, clock)

BEGIN

IF Resetn = '0' THEN

Q <= '0';

ELSE IF clock'EVENT AND clock = '1' THEN

Q <= D;


END IF;

END process;

END Behavior;



4



Data-flow

LIBRARY ieee;

USE ieee.std\_logic\_1164.all;

ENTITY fulladd IS

PORT ( x : IN STD\_LOGIC;  
 y : IN STD\_LOGIC;  
 cin : IN STD\_LOGIC;  
 S : OUT STD\_LOGIC;  
 cout : OUT STD\_LOGIC );

END fulladd;

ARCHITECTURE fulladd\_dataflow OF fulladd IS  
 BEGIN

S <= x XOR y XOR cin;


cout <= (x AND y) OR (cin AND x) OR (cin AND y);

END fulladd\_dataflow;

Design

$y <= (a \text{ and } b) \text{ or } (c \text{ and } d);$  — Design ifadebr

begin



U1: xor2 port map ( 11  $\Rightarrow$  A

12  $\Rightarrow$  B

4  $\Rightarrow$  U1-out);

U2: xor2 port map ( 11  $\Rightarrow$  U1-out

12  $\Rightarrow$  C

4  $\Rightarrow$  RESULT

end xor3\_STRUCTURAL;

#DAVRANIS mimorini#

architecture xor3\_BEHAVIORAL of xor3 is

begin

xor3\_BEHAVE; process(A, B, C)

begin

if ((A xor B xor C) = '1') then

RESULT <= '1';


else

RESULT <= '0';

end if;

end process xor3\_BEHAVE;

end xor3\_BEHAVIORAL;



Library ieee;

Use ieee.std\_logic\_1164.all;

ENTITY mux2to1 IS

PORT (w0, w1, S, ! IN STD\_LOGIC;

F; OUT STD\_LOGIC);

END mux2to1;


ARCHITECTURE Behavior of mux2to1 IS

BEGIN

F <= w0 WHEN S = '0' ELSE w1;

END Behavior;

4-bit sayı karıştırıcı



LIBRARY ieee;

USE ieee.std\_logic\_1164.all;

USE ieee.std\_logic\_unsigned.all;


ENTITY Compare IS

PORT (A, B ! IN STD\_LOGIC\_VECTOR(3) -- 4 bit  
A < B, A > B, A = B ! OUT STD\_LOGIC);

END Compare;

16-bit 1st operand - 1st operand

(3)



```
LIBRARY ieee;
USE ieee.std_logic_1164.all;
USE ieee.std_logic_unsigned.all;
```

ENTITY adder16IO

```
PORT(
    Cin : IN STD_LOGIC;
    X, Y : IN STD_LOGIC_VECTOR(15 DOWNTO 0);
    S : OUT STD_LOGIC_VECTOR(15 DOWNTO 0);
    Cout : OUT STD_LOGIC);
```

END adder16;

ARCHITECTURE Behavior OF adder16 IO

```
SIGNAL sum : STD_LOGIC_VECTOR(16 DOWNTO 0);
```

BEGIN

```
sum <= ('0' & X) + Y + Cin;
```

```
S <= sum(15 DOWNTO 0);
```

```
Cout <= sum(16);
```

END Behavior;

Type state is (s0, s1);  
 SIGNAL Mealy\_State: state;

L- Mealy: Process (clock, reset)

BEGIN

IF (reset = '1') THEN

Mealy\_State <= s0;

ELSIF (clock = '1' AND clock'event) THEN

CASE Mealy\_State IS

WHEN s0 =>

IF input = '1' THEN

Mealy\_State <= s1;

ELSE

Mealy\_State <= s0;

END IF;

WHEN s1 =>

IF input = '0' THEN

Mealy\_State <= s0;

ELSE

Mealy\_State <= s1;

END IF;

END CASE;

END IF;

END PROCESS;

output <= '1' WHEN (Mealy\_State = s1 AND  
 input = '0') ELSE '0';

WHEN  $S1 =$   
 IF input = '1' THEN  
 Moore\_State  $\leftarrow S1$

ELSE

Moore\_State  $\leftarrow S0$ ;

END IF;

WHEN  $S1 =$

IF input = '0' THEN

Moore\_State  $\leftarrow S2$ ;

ELSE

Moore\_State  $\leftarrow S1$ ;

END IF;

WHEN  $S2 =$

IF input = '0' THEN

Moore\_State  $\leftarrow S0$ ;

ELSE

Moore\_State  $\leftarrow S1$ ;


END IF;

END CASE;

END IF;

END PROCESS;

OUTPUT  $\leftarrow$  '1' WHEN Moore\_State =  $S2$  ELSE '0'.



Moore


(16)

Çıkış sadece şimdiki durumun fonksiyonudur.


Mealy

Çıkış girişler ve şimdiki durumun fonksiyonudur.


Moore Machine



Mealy Machine



Moore



entity is  
described in the  
always,

Type state is (s0, s1, s2);

SIGNAL Moore\_state: state;

U\_Moore: Process (clock, reset)

BEGIN

IF (reset = '1') THEN

Moore\_state <= s0;

ELSIF (clock = '1' AND clock'event) THEN

CASE Moore\_state IS

?

Parallel 4-bit shift register.

Architecture Behavior of shift register

process (clock)

BEGIN

IF clock 'EVENT AND clock = '1' THEN

IF Load = '1' THEN

Q[0] <= D;

ELSE IF Enable = '1' THEN

Q[0] <= Q[1]

Q[1] <= Q[2]

Q[2] <= Q[3]


Q[3] <= '0';

END IF;

END IF;

END PROCESS;

END Behavior;





# Nios #

```
int buton  
void (main) {  
    while (1) {  
        buton = IORD_Altera-Avalon-PIO_data(buton_base);  
        if (buton == '0')  
            for (int i = 0; i <= 255; i++)  
                IOWR_Altera-Avalon-PIO_data(led_base, i);  
        else  
            for (int i = 255; i >= 0; i--)  
                IOWR_Altera-Avalon-PIO_data(led_base, i);  
    }  
}
```

- Nios to kod yazmak için Quartus'da instance oluşturmaya.
- Quartus to instance'de SOPC builder'dan oluşturmaya.
- Embedded processor, compiler (multiblock)
- İsteğe bağlı giris-çıkis birimleri
- Kaydet
- Nios to bu instance'ye
- C dilinde kodlama yap.

## Component Map1

architecture of ~~xor2~~ is

signal u1\_out : std\_logic;

component xor2 is

port ( i1 : in std\_logic;  
i2 : in std\_logic;  
y : out std\_logic );

end component;

begin

u1 : xor2 port map ( i1 => A,  
i2 => B,  
y => u1\_out );



u2 : xor2 port map ( i1 => u1\_out,  
i2 => C,  
y => result );

## Fibonacci

entity Fibonacci is

port ( b0, b1 : integer;  
result : integer );

clk : std\_logic ); end Fibonacci;

architecture of Fibonacci is

signal s0, s1 : integer := 0;

begin  
process (clk)

begin  
if (s0 < 10) then  
s0 := b0 + b1;


b0 := b1;

b1 := s0; end if;

s0 <= s0; end process and architecture

0 1 1 2 3 5 8 13

## Genel Sistem Yapısı

Mikrodenetler

- Fonksiyonel bloklar: ALU, register, timing kontrol unit
- Bit isleme komutları vardır.
- Genel amaçlı sayısal bilgisayar sisteminin içerisinde

Mikrodenetler

- Ek blok timer, I/O, RAM, EEPROM, ADC, DAC
- Çoğaltır.
- Uygulamaya özel özellikler sistemin içerisinde kullanılır

\* Mikrodenetlerde veri ve program mikrodenetlerin dışında tutulur. Yavaşdır.

\* Mikrodenetlerde veri ve program mikrodenetler, dahilinde tutulur. Çok hızlıdır.


TASARIM SÜRECİNİN AŞAMALARI

- Requirement = Tasarım için gereksinimler
- Specification = Minimum donanım ile çalışacak sistem tasarımı
- Architecture = Sistem fonksiyonlarının nasıl tasarlanacağına ve nasıl yapılacağı
- Components = Mimarinin ihtiyacı olan diğer bileşenlerin belirlenmesi
- System Integration = Geliştirilen sistem testlenmektedir. Derinlemesine testler yapılır

## Tasarım 2 ANA amacı

1. Ürün maliyetini düşürmek
2. İstenen performansın sağlanması
3. Gecikmelerin kontrolü

### VHDL TASARIM STİLLERİ



### Genel Sistem Need

- En genel anlamıyla belirli bir iş yapması için tasarlanmış, mikrodenetleyici ve ya microdenetleyici tabanlı sistemlerden.
- Bilgisayarlar. Az ki bilgisayarlarla iş yapması için.
- buzdolabı - camazın makinesi -

# # Fibonacci #

entity fibonacci is

port (birinci, ikinci: integer;

sonuc: integer;

clk: std\_logic);

end fibonacci

architecture behaviour of fibonacci is

birinci := 0;

ikinci := 0;

signal sayac: integer := 0;

begin

process (clk)

begin

if (sayac < 10) then

sonuc := birinci<sup>2</sup> + ikinci<sup>3</sup>;

birinci := ikinci;

ikinci := sonuc;

end if

sayac := sayac + 1;

end process;


end behaviour;



32 lines 8 bit/lk

ROM

(1)



entity Rom is

```

port (
    clock: in std_logic;
    Reset: in std_logic;
    Enable; in std_logic;
    Read: in std_logic;
    Address: in std_logic_vector(4 downto 0);
    Data_out: out std_logic_vector
);
end Rom

```

Annotations:  $C_{putime} = \frac{X_{e_{ver}}}{1}$

Interphace.

Use ieee.std\_logic\_1164.all;  
 Use ieee.std\_logic\_arith.all;  
 Use ieee.std\_logic\_unsigned.all;

architecture Behav of Rom is

type Rom\_Array is array (0 to 31)  
 of std\_logic\_vector(7 downto 0);

Constant Content; Rom-Array := (

②

0  $\Rightarrow$  "00000001"

1  $\Rightarrow$  "00000010"

9  $\Rightarrow$  "00001010"

14  $\Rightarrow$  "00001111"

OTHERS  $\Rightarrow$  "11111111"

);

Row

begin process (clock, Reset, Read, Address)

begin

if (reset = '1') then

Data\_out <= "zzzzzzzz";

elsif (clock'event and clock = '1') then

if Enable = '1' then

if (Read = '1') then

Data\_out <= Content(conv\_integer(Address))

else

Data\_out <= "zzzzzzzz";

end if;

end if;

end if;

end process;



end Behav;





16x4

4x1



when  $S(1,0) = '00'$   
 when  $S(1,0) = '01'$   
 when  $S(1,0) = '10'$   
 when  $S(1,0) = '11'$

$S_3$	$S_2$	$S_1$	$S_0$	Output
0	0	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	1	1	0
0	1	0	0	0
0	1	0	1	0
0	1	1	0	0
0	1	1	1	0
1	0	0	0	0
1	0	0	1	0
1	0	1	0	0
1	0	1	1	0
1	1	0	0	0
1	1	0	1	0
1	1	1	0	0
1	1	1	1	0

when  $S(1,0) = '00'$   
 $X = 0$   
 $Y = 0$   
 $Z = 0$   
 when  $S(1,0) = '01'$

M\_durum C = B ;

end if ;

when C  $\Rightarrow$

if input = '0' then

M\_durum C = A ;

else

M\_durum C =

end if ;

when D  $\Rightarrow$

if input = '0' then

M\_durum C = C ;

else

M\_durum C = B ;

end if ;

end case ;

end if ;

end process ;

if m\_durum = D then


cikis C = 1 ;

else

cikis C = 0 ;

end if

End uygulama ;



when A  $\rightarrow$


if durum  $\Rightarrow$  C and

input = '1' then

cikis C = '1'

end if ;

ör = "101" tanıyan Fsm 'i' moore machine di'ir  
 ple vhd kodunu yazınız? M1



entity moore is

```

Port (clk, input, reset : in std_logic;
      clk's : out std_logic);
end moore ;
    
```

architecture Uygulama of moore is

type State is (A, B, C, D);

signal durum : State;

begin

Process (reset, clk)

begin

if reset = '0' then

durum <= A;

elsif rising\_edge (clk) then

case durum is

when A =>

if input = '0' then

durum <= A;

else

durum <= B;

end if

when B =>

if input = '0' then

durum <= C;

else





int buton

main(void) {

while(1) {

buton = IORD\_Altera\_Avalon\_PIO\_Data(Buton\_Base)

if (buton == 0) {

for (int i = 0; i < 255; i++) {

IOWR\_Altera\_Avalon\_PIO\_Data(Led\_Base, i);

else {

for (int i = 255; i >= 0; i--) {

IOWR\_Altera\_Avalon\_PIO\_Data(Led\_Base, i);

}

}

}

Nios işletim Sistemini anlattık

Gözetim işletim Sistemleri nedir birini anlattık?

Apollo Guidance Computer → ilk gözetim sistem.

Görüşli sistemin işlevini düşünün,  
if clk = '1' and clk'event


her 400ns  
kenarda altına  
sartınıyor.

ya da if rising-edge } yükselen  
kenar

if falling-edge } düşen kenarda

ör = 2 Bitlik Secure vuv oten bir devre  
kışkırtan böylece depre a and b or, xor, NAND

NOT



entity mux is

port ( a, b, c, d : in std\_logic\_vector(7 downto 0);  
s : in std\_logic\_vector(1 downto 0);  
e : out std\_logic\_vector(7 downto 0));

end mux

architecture Soru1 of mux is

begin process (s)

begin case s is

when "00" =>

e <= a;


when "01" =>

e <= b;


case s is  
when

end case

end case  
end process  
end Soru1



2. 2 girişten 1 ini çıkışa veren bu ükisi  
 3. bir girişle and yapan veya orlayan devreyi tanımlayınız vhd kodunu yazınız? (2)



\*  
 a, b, c giriş  
 e → çıkış  
 d → or sinyal  
 s → giriş

S <sub>0</sub>	S <sub>1</sub>	
0	0	a and c
0	1	b and c
1	0	a or c
1	1	b or c

entity soruz is

```
port ( a, b, c : in std_logic_vector(7 downto 0);
      S : in std_logic_vector(1 downto 0);
      e : out std_logic_vector(7 downto 0));
```

end soruz;

architecture Uygulama of soruz is  
 signal d : std\_logic\_vector(7 downto 0);

```
begin
    process ( S )
    begin
        case S is
            when "00" =>
```

```
            d <= a;
            e <= d and c;
```


```
            when "01" =>
```

```
            d <= b;
            e <= d and c; end case
        end process
```


with select) data flow  
 data  
 line



## mikroişleminin yapısı



Mikro denetleyicide , mikro işlemci bulunan birliktedir , RAM , ROM , program belleği , sayıcılar , iletişim modülü , PWM sinyal üretici , I/O portları , ~~Analogue~~ Analogue digital dönüştürücüleri vardır.



Mikro denetleyicinin maliyeti daha azdır

işletim sistemleri vardır (Gömülü)

Ecos, FreeRTOS, gömülü linux, JavaOS, LynxOS, mobilinux, NucleusRTOS, palmOS, pnx, vxworks

Requirement →  
 Specification →  
 Architecture →  
 Component →  
 System Integration →

- Daha kolay tasarım yapmayı sağlar. Bütün sürecin tanımlanması ile tasarımcılara kolay anlaşılır tasarım yapmayı sağlar. ⑤

### Gereksinimler

- Tasarım için gereksinimler belirlenir
- Tasarım sürecinin en üst tabakası Top down olarak adlandırılır.
- Daha sonraki aşamalar Bottom up Design olarak bilinir.
- Bu yapıda katmanlar birbirleriyle ilişkilidir.

- |                |                             |
|----------------|-----------------------------|
| ✱              | - İmalat maliyeti           |
| - İsim         | - Fiziksel Boyut ve Ağırlık |
| - Amaç         | - G6u Tüketim               |
| - Girişler     | - Gerekli mimari bilgi      |
| - Çıkışlar     |                             |
| - Fonksiyonlar |                             |
| - Performans   |                             |

### Tasarım süreci 5' a dünden oluşur

- Requirements
- Specifications
- Architecture
- Components
- System Integration

### Tasarım Ana Amaçları

- Üretim maliyeti ne kadardır
- İstenen performans sağlanmalıdır.
- G6u tüketimi göt önünde bulundurulmalıdır.

✱ İlk adım komponent ve mimari oluşturmada gerekli? bilgi edinilmelidir.

## Büyük ölçekli G. Sistemler

- Büyük donanım ve yazılım karmaşıklığı
- programlanabilir mantık dizileri veya konfigüre edilebilir işlemci veya ölçeklenebilir işlemci ihtiyacı

### İşlemci

- Gömülü sistemin kalbidir
- Gömülü sistem tasarımcıları için mikro işlemci veya mikrokontroler şarttır.
- İki temel birime sahiptir Bunlar kontrol birimi ve yürütme birimidir.
- Bu birimler her bir komutun fetch ve execute işlemlerini gerçekleştirir

### Mikrokontroler

- Tek bir silikon yonga üstünde birleştirilmiş bir mikro işlemci, veri ve program belleği, sinyal giriş ve çıkışları (I/O) analog girişler ve daha fazla gövde veren ve işlev katman öteki çevre birimleri (Zamanlayıcılar, sayacılar, kesiciler, analogdan sayısal çeviriciler)

~~Microprocessor~~ Microprocessor ve MICRO CONTROLLER arasındaki farklar.

### Microprocessor

- 1 ya da 2 bit işlemleri gerçekleştirir
- Genel amaçlı bilgi sistemlerin tasarımı için

- Mikro işlemciye geniş kapsamlı ve duyarlı işlemler yapmak için seçilen bir sistemdir.

### microcontroller

- 2 den fazla X

- Uygulamalara özel adanmış programları için kullanılır

- mikrodeneleyici program değişikliği olmayan sabit bir programın sürekli çalışması gereken durumlarda kullanılır.

mikrodenetleyicide bütün birimlerin tek yonga üzerinde bulunması ve mikro işlemciye göre daha az yer kaplayarak dolayısıyla daha az maliyetlerde çalışabilirler. (4)

Uygulama alanı olarak mikro işlemci mikrodenetleyiciye göre daha kapsamlıdır.

~~#~~ Gömülü sistemlerde kullanılan yazılım birimlerine firmware adı verilir. Bu yazılım Rom bellek üzerine kayıtlı bir biçimde kullanılır. Geliştirilen donanım ihtiyacılarına ve farklı işlevlerin her birini yerine getirme amaçlıdır.

— Sadece bilgisayar bileşenlerinde değil bazı elektronik esyalarda da bulunan çeşitli donanımların veya cihazın işlevlerini nasıl yerine getireceklerini bildiren ve genellikle tekrar yazılabilir olan ufak kodlardır.

— Firmware salt okunurdur. Okunabilir fakat yazılamaz.

Gömülü sistemler Bir ürüne ne kadar?

— maliyeti düşürür

— Daha az bileşen, daha küçük hacim, daha az güç tüketimi, az hata kaynağı

— Ürüne katma değer getirir.


— Sistemin kolay güncellenmesine olanak tanır.

Gömülü Sistem Tanarım Süreci

— Tanarım sürecini bilmek 3 avantaj sağlar

— Sistemin fonksiyonel testlerini icra etmek ve performansı optimize etmemize olanak sağlar.

— Bilgisayar destekli tanarım araçlarını geliştirmemize yardım eder



Gömülü sistemlerin ~~temel donanımları~~

Sınıflandırılması

1 2 3 4

- küçük ölçekli gömülü sistem
- orta ölçekli gömülü "
- karmaşık ve büyük ölçekli gömülü sistem,
- küçük ölçekli gömülü sistem

- Birde 8 veya 16 bit mikrokontroller
- Az donanım, karmaşık yazılım
- Batarya ile işletilebilirlik
- Bu sistemleri geliştirmek için C programlama dili
- sürekli olarak çalıştığı zaman güç tüketimi problem.

Orta ölçekli

- hem donanım hem yazılım karmaşıklığı
- Bir veya birkaç 16 veya 32 bitlik mikrokontrol
- veya Digital Signal Processor
-

①

## Gömülü Sistemler


- Sistem, sabit bir plan, program veya kurallar kümesine göre bir veya birden fazla görevi organize eden giriş verilerini kullanarak sonuçlar üreten bir yapıdır.

### Bir gömülü sistem

- Bir dijital sistemdir.
- Genellikle bir mikro işlemci kullanılır.
- Sistemin bazı veya tüm fonksiyonlarını yerine getirmek için bir yazılım çalıştırılır.
- Sık sık bir kontrolör gibi kullanılır.
- Kayda değer ilk gömülü sistem MIT Instrumentation Laboratory'de Charles Stark Draper tarafından geliştirilen Apollo Guidance Computer olduğu için sürülmektedir.
- Belli bir fonksiyonu yerine getirmek için tasarlanmış yazılım ve donanım kombinasyonudur.
- Büyük bir sistem <sup>üzerinde</sup> ~~üzerinde~~ gömülü olarak çalışan yapılardır.

### Her bir gömülü sistem

- Gerek zamanda fiziki ortamdan girişleri alır.
- Gerekli hesaplamaları yapar.
- Olası çıkışları üretir.



entity 101 is

```

port ( rst, input : in std_logic;
       clk : out std_logic );
end 101;
```

architecture ugg of 101 is

type counter is (A, B, C, D);

signal cnt\_kdurnum = counter;

```

begin
  process (rst, input)
```

```

  begin
```

```

    if rst = '0' then cnt_kdurnum <= A;
```

```

  else
```

```

    case cnt_kdurnum is
```

```

      when A => if input = '0' then cnt_kdurnum <= A;
```

```

                else cnt_kdurnum <= B;
```

```

            end if;
```

```

      when B => if input = '0' then cnt_kdurnum <= C;
```

```

                else cnt_kdurnum <= B;
```

```

            end if;
```

```

      when C => if input = '0' then cnt_kdurnum <= A;
```

```

                else cnt_kdurnum <= D;
```

```

            end if;
```

```

      when D => if input = '0' then cnt_kdurnum <= C;
```

```

                else cnt_kdurnum <= A;
```

```

            end if;
```

```

    end case;
```

```

  end if;
```

```

end process;
```

```

if cnt_kdurnum = D then clk <= '1';
```

```

else clk <= '0';
```

```

end if;
```

```

end ugg;
```



①

library IEEE;

use IEEE.StdLogicArith all;

entity moore is

port ( reset, clk, input : in std\_logic;

      clk : out std\_logic);

end moore;

architecture vgg of moore is

  type durum is (A,B);

  signal entikdurum : durum;

  begin

    process (reset, input)

    begin

      if reset = '0' then entikdurum <= A;

    else

      case entikdurum is

        when A => if input = '0' then entikdurum <= A;

                  else entikdurum <= B;

                  end if;

        when B => if input = '0' then entikdurum <= A;

                  else entikdurum <= B;

                  end if;

      end case;

      if entikdurum = B then clk <= '1';


      else clk <= '0';

      end if;

    end if;

  end vgg;





```

entity ALU is
    port ( a, b : in std_logic_vector (7 downto 0);
          sel : in std_logic_vector (2 downto 0);
          clk : in std_logic;
          z : out std_logic_vector (7 downto 0) );
end ALU;

```

architecture wq3 of ALU is

```

    signal x, y : std_logic_vector (7 downto 0);

```

```

    begin
        process (clk, sel)

```

```

            begin

```

```

                if clk'event and clk = '1' then

```

```

                    case sel(2 downto 0) is

```

```

                        when sel(2 downto 0) = "000" =>

```

```

                            x <= a + b;

```

```

                            y <= a or b;

```

## Fibonacci

entity fibonacci is

```

    port ( bin1, bin2 : integer;

```

```

          sum : integer;

```

```

          clk : in std_logic );

```

```

end fibonacci;

```

architecture wq3 of fibonacci is

```

    bin1 : = 0;

```

```

    bin2 : = 1;

```

```

    signal sum : integer := 0;

```

```

    begin
        process (clk)

```

```

            begin

```

```

                if (clk'event and clk = '1') then

```

```

                    sum := bin1 + bin2;

```

```

                    bin1 := bin2;

```

```

                    bin2 := sum;

```

# Fibonacci

0 - 1 - 1 - 2 - 3 - 5 -

Library IEEE;

use IEEE.std\_logic\_1164.all;

entity fib is

port ( clk : in std\_logic;  
 reset : in std\_logic;  
 and fib;

architecture ugg of fib is

clk\_sqr : = 0;

time\_sqr : = 1;

signal sayoc : integer := 0;

if (sayoc < 10) then

sayoc := clk\_sqr + time\_sqr;

clk\_sqr := time\_sqr;

time\_sqr := sayoc;

end if;

sayoc := sayoc + 1;

end process;

end ugg;

begin  
 process (clk)  
 begin

Verilog

→ Verilog use

→ ASL - EPPROM - I/O ports

→ In Verilog use

→ Verilog use in Verilog

→ Verilog use in Verilog

→ Verilog use in Verilog

→ Verilog use in Verilog

→ Verilog use in Verilog

Verilog

→ Verilog use

→ Verilog use in Verilog

→ Verilog use in Verilog

→ Verilog use in Verilog

→ Verilog use in Verilog

→ Verilog use in Verilog

→ Verilog use in Verilog

→ Verilog use in Verilog

Library

1850 25 Feb. Sat. (copy) 1164. 2011. 4

See T.R.C. 54 - 1970. April 21, 1970

see 2776, also - 1980 - 1981

→  $\frac{1}{\rho} \frac{d\rho}{dt} = \frac{1}{\rho} \frac{d\rho}{d\ln t} \frac{d\ln t}{dt} = \frac{1}{\rho} \frac{d\rho}{d\ln t} \frac{1}{t}$

$$e^{\frac{1}{2}} : \text{in std-logre};$$

links: out + std - (age)

end kardalga,

→ architecture keredjauy of keredja is

signal := y < c; integer := 0;

```
signal temp: integer := 49;
```

6510

process (dk)

begin

if  $(clk'_{event} \text{ and } clk_{in}'_i)$  then

$$szac \leftarrow szac + 1;$$

if (  $sz_y > c < = temp/2$  ) then

cikis <= '1';

end if;

If  $(50420 > temp/2$  and  $50420 < temp)$  then

class c = '0';

and if;

if (say > c = temp + 1) then

$$s - y \geq c \quad c = 0;$$

end, f, z


endif

and present

and 14 are below 10.

if 'indee',  
atama de, 'dit.





entity moore is

port ( clk, input, reset : in std\_logic;  
 clkis : out std\_logic );

end moore;

architecture ugg of moore is

type durum is (A, B);

signal anlikdurum : durum;

begin


process (reset, clk)

begin

if reset = '0' then anlikdurum <= A;

elsif rising-edge (clk) then


case anlikdurum is



case anlikdurum is

when A => if input = '1' then anlikdurum <= B;  
 clkis <= '0';

= ROM =



entity ROM is

port ( clk, rst, enable, read : in std\_logic;

Address : in std\_logic\_vector(4 downto 0);

Data\_out : out std\_logic\_vector(31 downto 0);

end ROM;

## ROM MODULE

⇒ 32 x 8 ROM module

→ Library IEEE;

use IEEE.std\_logic\_1164.all;

use IEEE.std\_logic\_arith.all;

use IEEE.std\_logic\_unsigned.all;

→ entity ROM is

```
port ( clock : in std_logic;
      reset : in std_logic;
      enable : in std_logic;
      read : in std_logic;
      Address : in std_logic_vector (4 downto 0);
      Data_out : out std_logic_vector (7 downto 0) );
end ROM;
```

→ architecture Dlg of ROM is

type ROM-Bellek is array (0 to 31)  
of std\_logic\_vector (7 downto 0);

constant Content : ROM-Bellek := (

32  
data { 0 => "00000000",  
1 => "00000010",  
" " " " "  
" " " " "  
" " " " "  
OTHERS => "11111111" );

begin

process (clock, reset, read, Address)

begin


if (reset = '1') then Data\_out <= "22222222";

elsif (clk'event and clock = '1') then

if enable = '1' then

if (read = '1') then Data\_out <= Content(conv\_integer(Address));

else Data\_out <= "22222222"; end if end process end





entity 101 is  
 port( clk, rst, input : in std\_logic;  
 output : out std\_logic );  
 end 101;

architecture wgg of 101 is

```

type enumeration is (A, B, C, D);
signal output : enumeration;
begin
  process (clk, rst, input)
  begin
    if rst = '0' then
      output <= A;
    elsif rising_edge(clk) then
      case output is
        when A => if input = '0' then output <= A;
                    else output <= B; end if;
        when B => if input = '0' then output <= C;
                    else output <= B; end if;
        when C => if input = '0' then output <= A;
                    else output <= D; end if;
        when D => if input = '0' then output <= C;
                    else output <= B; end if;
      end case;
    end if;
  end process;

  if output = D then clk <= '1';
  else clk <= '0';
  end if;
end wgg;
```



= ROM =

→ 32 x 8 ROM

→ Library IEEE;

use IEEE.std\_logic\_1164.all;

use IEEE.std\_logic\_arith.all;

use IEEE.std\_logic\_unsigned.all;

→ entity ROM is

```
port (
    clock : in std_logic;
    reset : in std_logic;
    enable : in std_logic;
    read : in std_logic;
    address : in std_logic_vector (4 downto 0);
    dataout : out std_logic_vector (7 downto 0));
end ROM;
```

architecture type of ROM is

type ROM\_Data is array (0 to 31)  
of std\_logic\_vector (7 downto 0);

constant Content : ROM\_Data := (

0 => "00000001";

1 => "00000010";

⋮

14 => "00001111";

OTHERS => "11111111");

begin

process (clock, reset, read, address)

begin

if (reset = '1') then

dataout <= "22222222";

elsif (clock'event and clock = '1') then

if enable = '1' then

if read = '1' then

dataout <= Content(conv\_integer(Address));

else

dataout <= "22222222";

end if;

end if;

end if;

end process;



= RAM =

4 x 4 RAM

→ library IEEE;

use IEEE.std\_logic\_1164.all;

use IEEE.std\_logic\_arith.all;

use IEEE.std\_logic\_unsigned.all;

→ entity SRAM is

generic (  
    width : integer := 4;  
    depth : integer := 4;  
    addr : integer := 2);

port (  
    clock, enable, read, write : in std\_logic;  
    read\_addr : in std\_logic\_vector (addr-1 downto 0);  
    write\_addr : in std\_logic\_vector (addr-1 downto 0);  
    data\_in : in std\_logic\_vector (width-1 downto 0);  
    data\_out : out std\_logic\_vector (width-1 downto 0));  
end SRAM;

architecture U43 of SRAM is

type ram\_type is array (0 to depth-1) of  
    std\_logic\_vector (width-1 downto 0);

imp\_err(14);

signal tmp\_ram : ram\_type;

begin

process (clock, read)

begin

if (clock'event and clock = '1') then

if enable = '1' then

if read = '1' then

data\_out <= tmp\_ram(conv\_integer(read\_addr));

else

data\_out <= (Data\_out'range => 'z');

end if;

end if;

end if;

end process;

process (clock, write)

begin

if (clock'event and clock = '1') then

if enable = '1' then

if write = '1' then

tmp\_ram(conv\_integer(write\_addr)) <=

data\_in;

end if;


end if;

end if;

end process;

end U43;





```

library IEEE;
use IEEE.std_logic_1164.all;

entity 2to1mux is
    port ( a, b, c, d : in std_logic_vector (3 downto 0);
          s : in std_logic_vector (1 downto 0);
          g : out std_logic_vector (3 downto 0) );
end 2to1mux;

architecture u4g of 2to1mux is
    signal e, f : std_logic_vector (3 downto 0);
begin
    process (s)
    begin
        if (s(0) = '0') then
            e <= a;
            f <= d;
        else
            e <= b;
            f <= c;
        end if;
        if (s(1) = '1') then
            g <= f;
        else
            g <= e;
        end if;
    end process;
end u4g;

```

2 source: 2 bit/1k and 6'43 kbit/s sayacok.

library IEEE;

use IEEE, std\_logic\_1164.all;

~~entity sayac is~~

port ( clk : in std\_logic;

      clkis : out std\_logic\_vector(2 downto 0));

end sayac;

architecture wgg of sayac is

signal sayac : std\_logic\_vector(2 downto 0) = "000";

begin

process (clk)

begin

if rising\_Edge(clk) then

sayac <= sayac + "001";

if sayac = "110" then

sayac <= "000";

end if;

end if;


end process;

end wgg;



1

---



1014: 1014501  
 1014: 1014501  
 ??

```


library IEEE;
use IEEE.std_logic_1164.all;

entity 101 is
  port ( input, rst, clk : in std_logic;
         output : out std_logic );
end 101;

architecture sys of 101 is
  type duration is (A,B,C,D);
  signal antilidurum = duration;
begin
  process (clk, rst, input)
  begin
    if reset = '0' then
      antilidurum <= A;
    elsif rising_edge(clk) then
      case antilidurum is
        when 'A' =>
          if input = '0' then
            antilidurum <= A;
          else
            antilidurum <= B;
          end if;
        when 'B' =>
          if input = '0' then
            antilidurum <= A;
          else
            antilidurum <= C;
          end if;
        when 'C' =>
          if input = '0' then
            antilidurum <= B;
          else
            antilidurum <= D;
          end if;
        when 'D' =>
          if input = '0' then
            antilidurum <= A;
          else
            antilidurum <= C;
          end if;
        end case;
      end if;
    end if;
  end process;
end sys;

```

by 4x1 Mux in 2x1 multiplexer the great combination



```

library ieee;
use ieee.std_logic_1164.all;

entity mux4gula is
port( a,b,c,d : in std_logic;
      s : in std_logic_vector (1 downto 0);
      e : out std_logic);
end mux4gula;

architecture mux4gula of mux4gula is
signal x,y : std_logic;
begin
    process (s)
    begin
        if s(0) = '0' then
            x <= a;
            y <= c;
        else
            x <= b;
            y <= d;
        end if;
        if s(1) = '1' then
            e <= x;
        else
            e <= y;
        end if;
    end process;
end mux4gula;
    
```

```

entity sayic1 is
port ( clk : in std_logic;
      clkis : out std_logic_vector (3 downto 0) );
end sayic1;

```

architecture uvg of sayic1 is

```

signal sayac : std_logic_vector (3 downto 0) := "0000";

```

```

begin

```

```

  process (clk)

```

```

  begin

```

```

    if rising_edge (clk) then

```

```

      sayac := sayac + "0001";

```

```

    end if;

```

```

  end process;

```

```

  clkis <= sayac;

```

```

end architecture;

```

3/

## Moore

entity moore is

```

port ( clk, input, reset : in std_logic;
      clkis out std_logic );
end moore;

```

architecture uvg of moore is

```

  type durum is (A,B);

```

```

  signal anlikdurum : durum;

```

```

begin

```

```

  process (reset, clk)

```

```

  begin

```

```

    if reset = '0' then anlikdurum <= A;

```

```

    elsif rising_edge (clk) then

```

```

      case anlikdurum is

```

```

        when A => if input = '0' then anlikdurum <= A;

```

```

                     else anlikdurum <= B;

```

```

              end if;

```

```

        when B => if input = '0' then anlikdurum <= A;

```

```

                     else anlikdurum <= B;

```

```

              end if;

```

```


      end if;

```

```

    end process;

```



```

    if anlikdurum = B then clkis <= "1";

```

```

    else clkis <= "0";

```

```

    end if;

```

```

end uvg;

```