
# Algunos problemas resueltos RT del Tema 5.




#### **EJERCICIO 1:**

Con el esquema de transferencia basada en multiplexores con buses dedicados de la figura ¿qué operaciones de la sguiente tabla pueden efectuarse en un solo ciclo de reloj? Indicar los valores requeridos para las señales de control, en los casos en que proceda.

	¿En un		Se	ñales	de co	ontrol	
Operación RT	solo ciclo?	S0	S1	S2	W0	W1	W2
R0 ← R1	si	0	-	-	1	0	0
R1 ← R2	si	-	1	-	0	1	0
R2 ← R0	si	-	-	0	0	0	1
R1 ← R2 R2 ← R0	si	-	1	0	0	1	1
R0 ← R1 R1 ← R2 R2 ← R0	si	0	1	0	1	1	1

NOTA: Basado en ejemplo propuesto en [MANO05], pág. 325



#### **EJERCICIO 2:**


Con el esquema de transferencia basada en multiplexores con bus compartido de la figura ¿qué operaciones de la siguiente tabla pueden efectuarse en un solo ciclo de reloj? Indicar los valores requeridos para las señales de control, en los casos en que proceda.

Operació	¿En un	Señales de control					
n RT	solo ciclo?	<b>S</b> 1	S0	W0	W1	W2	
R0 ← R1	si	0	1	1	0	0	
R1 ← R2	si	1	0	0	1	0	
R2 ← R0	si	0	0	0	0	1	
R1 ← R2 R2 ← R0	NO						
R0 ← R1 R2 ← R1	si	0	1	1	0	1	

NOTA: Basado en ejemplo propuesto en [MANO05], pág. 325


### 5.2.1 Módulos de enrutamiento (Enlaces y buses)

EJERCICIO 3: Con el esquema de transferencia basada en adaptadores triestado de la figura ¿qué operaciones de la siguiente tabla pueden efectuarse en un solo ciclo de reloj? Indicar los valores requeridos para las señales de control, en los casos en que proceda.



5.2.1 Módulos de enrutamiento (Enlaces y buses)

### Una posible solución al Ejercicio 4 es:



М	S <sub>1</sub>	S <sub>0</sub>	Operaciones de la ALU
0	0	0	Complementar A
0	0	1	Transferir A
0	1	0	NAND
0	1	1	XOR
1	0	0	Decrementar A
1	0	1	Sumar
1	1	0	Restar
1	1	1	Incrementar A

	PALABRA DE CONTROL (Señales de control)								
Operaciones RT	Selección de entrada	Contr	oles de l	a ALU	Escritura en acumulador R	Lectura del acumulador R	(En hexadecimal)		
	S	М	S1	S0	/WR	/ReR	Hexadecimaly		
R< /X	0	0	0	0	0	1	01		
R< "0001"	1	1	1	1	0	1	3D		
R<"111"	1	0	0	0	0	1	21		
R <x nand="" r<="" td=""><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>09</td></x>	0	0	1	0	0	1	09		
R <x -="" 1<="" td=""><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>11</td></x>	0	1	0	0	0	1	11		

NOTA: Basado en ejemplo propuesto en [GAJ97], pág. 311-313

### Tipo de Problema que se ha puesto en exámenes de años anteriores.

Para la unidad de procesamiento de la *Figura 1*, obtenga las microoperaciones elementales de transferencia a registros (RT), tras el flanco activo de reloj, suponiendo que se aplican las señales de control indicadas en la *Tabla 1*. Suponga además que la ALU realiza las operaciones que se indican en la *Tabla 2* 




Figura 1


$\mathbf{S}_1$	$\mathbf{S}_0$	$\mathbf{y_0}$	LD_A	LD_B	Operación realizada tras el flanco activo de CLK
0	0	0	1	0	
0	0	1	0	1	
0	1	0	1	1	
1	1	1	0	0	
1	0	0	1	1	
0	0	0	0	0	
1	1	0	1	0	
0	1	1	0	1	
1	0	0	1	0	

Tabla 1

$S_1$	$S_0$	Z
0	0	X más Y
0	1	Y más 1
1	0	X más $\overline{Y}$
1	1	Υ


Tabla 2

$S_1$	$S_0$	$\mathbf{y_0}$	LD_A	LD_B	Operación realizada tras el flanco activo de CLK
0	0	0	1	0	
0	0	1	0	1	
0	1	0	1	1	
1	1	1	0	0	
1	0	0	1	1	
0	0	0	0	0	
1	1	0	1	0	
0	1	1	0	1	
1	0	0	1	0	




$S_1$	$S_0$	Z
0	0	X más Y
0	1	Y más 1
1	0	X más $\overline{Y}$
1	1	Υ

$S_1$	S <sub>0</sub>	$\mathbf{y_0}$	LD_A	LD_B	Operación realizada tras el flanco activo de CLK
0	0	0	1	0	A←A más B, B no cambia
0	0	1	0	1	
0	1	0	1	1	
1	1	1	0	0	
1	0	0	1	1	
0	0	0	0	0	
1	1	0	1	0	
0	1	1	0	1	
1	0	0	1	0	




$S_1$	$S_0$	Z
0	0	X más Y
0	1	Y más 1
1	0	X más $\overline{Y}$
1	1	Υ

$\mathbf{S}_1$	$S_0$	$\mathbf{y_0}$	LD_A	LD_B	Operación realizada tras el flanco activo de CLK
0	0	0	1	0	
0	0	1	0	1	B←A más B, A No cambia
0	1	0	1	1	
1	1	1	0	0	
1	0	0	1	1	
0	0	0	0	0	
1	1	0	1	0	
0	1	1	0	1	
1	0	0	1	0	



$S_1$	$S_0$	Z
0	0	X más Y
0	1	Y más 1
1	0	X más $\overline{Y}$
1	1	Υ


$S_1$	$S_0$	$\mathbf{y_0}$	LD_A	LD_B	Operación realizada tras el flanco activo de CLK
0	0	0	1	0	
0	0	1	0	1	
0	1	0	1	1	A← B más 1, B←0
1	1	1	0	0	
1	0	0	1	1	
0	0	0	0	0	
1	1	0	1	0	
0	1	1	0	1	
1	0	0	1	0	



$S_1$	$S_0$	Z
0	0	X más Y
0	1	Y más 1
1	0	X más $\overline{Y}$
1	1	Υ


¡Ojo! En este bus tenemos ceros

$S_1$	$S_0$	$\mathbf{y_0}$	LD_A	LD_B	Operación realizada tras el flanco activo de CLK
0	0	0	1	0	
0	0	1	0	1	
0	1	0	1	1	
1	1	1	0	0	NO CAMBIAN ni A ni B
1	0	0	1	1	
0	0	0	0	0	
1	1	0	1	0	
0	1	1	0	1	
1	0	0	1	0	



$S_1$	$S_0$	Z
0	0	X más Y
0	1	Y más 1
1	0	X más $\overline{Y}$
1	1	Υ


$S_1$	$S_0$	$\mathbf{y_0}$	LD_A	LD_B	Operación realizada tras el flanco activo de CLK
0	0	0	1	0	
0	0	1	0	1	
0	1	0	1	1	
1	1	1	0	0	
1	0	0	1	1	A←A más /B, B←0
0	0	0	0	0	
1	1	0	1	0	
0	1	1	0	1	
1	0	0	1	0	



$S_1$	$S_0$	Z
0	0	X más Y
0	1	Y más 1
1	0	X más $\overline{Y}$
1	1	Υ


¡Ojo! En este bus tenemos ceros

$S_1$	$S_0$	$\mathbf{y_0}$	LD_A	LD_B	Operación realizada tras el flanco activo de CLK
0	0	0	1	0	
0	0	1	0	1	
0	1	0	1	1	
1	1	1	0	0	
1	0	0	1	1	
0	0	0	0	0	NO CAMBIAN ni A ni B
1	1	0	1	0	
0	1	1	0	1	
1	0	0	1	0	




$S_1$	$S_0$	Z
0	0	X más Y
0	1	Y más 1
1	0	X más $\overline{Y}$
1	1	Υ

$S_1$	S <sub>0</sub>	$\mathbf{y_0}$	LD_A	LD_B	Operación realizada tras el flanco activo de CLK
0	0	0	1	0	
0	0	1	0	1	
0	1	0	1	1	
1	1	1	0	0	
1	0	0	1	1	
0	0	0	0	0	
1	1	0	1	0	A←B, B no cambia
0	1	1	0	1	
1	0	0	1	0	




$S_1$	$S_0$	Z
0	0	X más Y
0	1	Y más 1
1	0	X más $\overline{Y}$
1	1	Υ

$S_1$	$S_0$	$\mathbf{y_0}$	LD_A	LD_B	Operación realizada tras el flanco activo de CLK
0	0	0	1	0	
0	0	1	0	1	
0	1	0	1	1	
1	1	1	0	0	
1	0	0	1	1	
0	0	0	0	0	
1	1	0	1	0	
0	1	1	0	1	B← B más 1, A No cambia
1	0	0	1	0	




$S_1$	$S_0$	Z
0	0	X más Y
0	1	Y más 1
1	0	X más $\overline{Y}$
1	1	Υ

$S_1$	$S_0$	$\mathbf{y_0}$	LD_A	LD_B	Operación realizada tras el flanco activo de CLK
0	0	0	1	0	
0	0	1	0	1	
0	1	0	1	1	
1	1	1	0	0	
1	0	0	1	1	
0	0	0	0	0	
1	1	0	1	0	
0	1	1	0	1	
1	0	0	1	0	A← A más /B, B No cambia




$S_1$	$S_0$	Z
0	0	X más Y
0	1	Y más 1
1	0	X más $\overline{Y}$
1	1	Υ

$S_1$	$S_0$	$\mathbf{y_0}$	LD_A	LD_B	Operación realizada tras el flanco activo de CLK
0	0	0	1	0	A:=A más B, B no cambia
0	0	1	0	1	B:=A más B, A No cambia
0	1	0	1	1	A:= B más 1, B:=0
1	1	1	0	0	NO CAMBIAN ni A ni B
1	0	0	1	1	A:=A más /B, B:=0
0	0	0	0	0	NO CAMBIAN ni A ni B
1	1	0	1	0	A:=B, B no cambia
0	1	1	0	1	B:= B más 1, A No cambia
1	0	0	1	0	A:= A más /B, B No cambia



$S_1$	$S_0$	Z
0	0	X más Y
0	1	Y más 1
1	0	X más $\overline{Y}$
1	1	Υ


Ejercicio: Realizar la unidad de control de la carta ASM del ejemplo 5 de "Cálculo del máximo" (Ver transparencias T50-T55 del Tema 5).




**EJERCICIO:** Realizar la unidad de control del Ejemplo 4 del Tema 5 del sistema RT del "Sumador de 8 datos". (Ver transparencias T34-T37 del Tema 5)


# Unidad de control sencilla


Sec. de	Salidas del contador	Salidas del convertidor						
control	$p_{3}p_{2}p_{1}p_{0}$	S, M, S <sub>1,</sub> S <sub>0,</sub> /WR, /ReR						
25	0000	1 0 0 1 0 1						
15	0001	0 1 0 1 0 1						
15	0010	0 1 0 1 0 1						
	•••							
15	1000	0 1 0 1 0 1						
02	1001	0 0 0 0 1 0						







## DISEÑO DEL CONTADOR ASCENDENTE MÓDULO 10












## DISEÑO DEL CONTADOR ASCENDENTE MÓDULO 10





Salidas contador			Dec	Funciones a realizar  S M S <sub>1</sub> S <sub>0</sub> /WR /ReR						
$P_3$	$P_3 P_2 P_1 P_0$				)	IVI	<b>J</b> 1	<b>3</b> <sub>0</sub> /	VVIX /	Kek
0	0	0	0	0	1	0	0	1	0	1
0	0	0	1	1	0	1	0	1	0	1
0	0	1	0	2	0	1	0	1	0	1
0	0	1	1	3	0	1	0	1	0	1
0	1	0	0	4	0	1	0	1	0	1
0	1	0	1	5	0	1	0	1	0	1
0	1	1	0	6	0	1	0	1	0	1
0	1	1	1	7	0	1	0	1	0	1
1	0	0	0	8	0	1	0	1	0	1
1	0	0	1	9	0	0	0	0	1	0
1	0	1	0	10						
-	-	-	-	-						
1	1	1	1	15						

# DISEÑO DEL CIRCUITO COMBINACIONAL DE LA UNIDAD DE CONTROL



Observando las columnas de las funciones de la tabla, es fácil deducir que:


$$S_1 = 0$$


$$S_0 = /ReR = \overline{/WR}$$

$$\begin{split} &S(P_3\,,\!P_2,\!P_1\,,\!P_0) = \Sigma mi(\,0\,) + d(\,10,\!11,\!12,\!13,\!14,\!15\,) \\ &M(P_3\,,\!P_2,\!P_1\,,\!P_0) = \Sigma mi(\,1,\!2,\!3,\!4,\!5,\!6,\!7,\!8\,) + d(\,10,\!11,\!12,\!13,\!14,\!15\,) \\ &S1(P_3\,,\!P_2,\!P_1\,,\!P_0) = 0 \\ &S0(P_3\,,\!P_2,\!P_1\,,\!P_0) = /ReR(P_3\,,\!P_2,\!P_1\,,\!P_0) = \Sigma mi(\,0,\!1,\!2,\!3,\!4,\!5,\!6,\!7,\!8\,) + d(\,10,\!11,\!12,\!13,\!14,\!15\,) \\ &/WR(P_3\,,\!P_2,\!P_1\,,\!P_0) = \Sigma mi(\,9\,) + d(\,10,\!11,\!12,\!13,\!14,\!15\,) \end{split}$$

S

# DISEÑO DEL CIRCUITO COMBINACIONAL DE LA UNIDAD DE CONTROL





# DISEÑO COMPLETO DE LA UNIDAD DE CONTROL

