

به نام خدا

محمد محجل صادقی 810199483

علی عطاءاللهی 810199461

تمرین اول طراحی سیستم های دیجیتال (CAD)


استاد مدرسی


توضیح controller:

همانطور که مشاهده می کنید، پس از دریافت یک پالس در سیگنال start ، کنترل در یک لوپ می افتد و به اندازه ی تعداد سطر های ورودی ابتدا از فایل ورودی با فعال کردن سیگنال read_input ورودی را می خواند.

پس از آن، خروجی مپ شده را در رجیستر وسط ذخیره می کند و در آخر با فعال کردن سیگنال write_output ، خروجی را در فایل خروجی ذخیره می کند.


پس از پایان عملیات در استیت Finish باقی می مانیم و سیگنال ready را issue می کنیم.





Data Path — rev2 — CAD — CA1 :

using only one register. one register is sufficient



کنترلر در فایل CU.V نوشته شده است که می توانید مشاهده نمایید.
 دقت کنید طبق توصیه های درسی، در نوشتن کنترلر بخش های دارای حافظه و بدون حافظه
 را از هم تفکیک کرده ایم و از سه حلقه ی **always** استفاده شده است.
 تفکیک **combinational part** و **sequential part** را می توانید در زیر مشاهده کنید.

```

always @(posedge clock) begin
    ps <= ns;
end

always @(ps,start,cout) begin
    ns = Idle;
    case (ps)
        Idle: ns = start ? Init : Idle;
        Init: ns = start ? Init : Read;
        Read: ns = Load;
        Load: ns = Write;
        Write: ns = cout ? Finish : Read;
        Finish: ns = Finish;
        default: ns = Idle;
    endcase
end

always @(ps,start,cout) begin
    case (ps)
        Idle:begin
            {reset_counter, count, load_reg, reset_reg, ready, read_input, write_output} = 7'b0000000;
        end
        Init:begin
            {reset_counter, count, load_reg, reset_reg, ready, read_input, write_output} = 7'b1001000;
        end
        Read:begin
            {reset_counter, count, load_reg, reset_reg, ready, read_input, write_output} = 7'b0000010;
        end
        Load:begin
            {reset_counter, count, load_reg, reset_reg, ready, read_input, write_output} = 7'b0010000;
        end
        Write:begin
            {reset_counter, count, load_reg, reset_reg, ready, read_input, write_output} = 7'b0100001;
        end
        Finish:begin
            {reset_counter, count, load_reg, reset_reg, ready, read_input, write_output} = 7'b0000100;
        end
    endcase
end

```

برای تست کردن کنترلر یک تست بنچ نوشته شد در فایل TBcontroller.v و از درست کار کردن آن اطمینان حاصل شد.

```

users / Mohammad / Desktop / CAD / CA1-controller / TBcontroller.v
//in the name of God

`timescale 1ns/1ns

module TBcontroller ();

    wire [2:0] state;
    reg start = 1 , clock;
    wire reset_counter, count, load_reg, reset_reg, ready, read_input, write_output, cout;

    Controller c1
    (
        .start(start),
        .clock(clock),
        .cout(cout),
        .reset_counter(reset_counter),
        .count(count),
        .load_reg(load_reg),
        .reset_reg(reset_reg),
        .ready(ready),
        .read_input(read_input),
        .write_output(write_output),
        .state(state)
    );

    wire [1:0] pout;

    Counter conter1
    (
        .count_en(count),
        .clock(clock),
        .reset(reset_counter),
        .pout(pout),
        .cout(cout)
    );

    always begin
        #10 clock = 0;
        #40 clock = 1;
    end


    initial begin
        #130 start = 0;
        #10000 $stop;
    end

endmodule

```

نتیجه را می توانید در زیر ببینید:

(از counter 2bit استفاده شده تا بتوان راحت تر دنبال کرد.)



توضیحات بخش datapath:

در این قسمت از یک رجیستر استفاده شده که در آن با هر بار زده شدن read_input (در واقع همان خواندن از رجیستر و ریختن داخل فایل است.) یک لاین از فایل ورودی گرفته شده داخل فایل output نوشته می شود. روش بدین صورت است که ابتدا از فایل input در یک آرایه ذخیره و سپس آن را در یک رجیستر نگه داری می کنیم. حال با استفاده از فرمول هایی که برای جایگشت استفاده کرده ایم خروجی را ایجاد می کنیم و در فایل نهایی میریزیم.

همچنین نام فایل ورودی و نام فایل خروجی هر دو در تست بنچ داده می شود.

```

1 `timescale 1ns/1ns
2
3 module dp #(parameter read_file_name, write_file_name)(
4     clk,
5     rst,
6     ld,
7     read_input,
8     out
9 );
10
11 input clk, rst, read_input;
12 input ld;
13 output [24:0] out;
14 reg [24:0] in_arr_temp, in;
15 integer i, x, y, final_index, depth = 0;
16 integer read_file_buffer, scan_file, write_file_buffer;
17
18 initial begin
19     depth = 0;
20     read_file_buffer = $fopen(read_file_name, "r");
21     write_file_buffer = $fopen(write_file_name, "w");
22     $fclose(read_file_name);
23     $fclose(write_file_name);
24 end
25
26 always @(depth) begin
27     if (!(^in == 1'bx))
28         $fdisplay(write_file_buffer, "%b", in);
29     scan_file = $fscanf(read_file_buffer, "%b\n", in_arr_temp);
30 end
31
32 always @(read_input) begin : computation
33     for (i = 0 ; i < 25 ; i = i + 1) begin
34         x = ((i % 5) + 3) % 5;
35         y = ((i / 5) + 3) % 5;
36         final_index = ((y + 2) % 5) + ((((((2 * x) + (3 * y)) % 5) + 2) % 5) * 5);
37         in[final_index] = in_arr_temp[i];
38     end
39     if (depth < 64)
40         depth = depth + 1;
41 end

```

رجیستر استفاده شده (25 بیت) :

```

module reg25bit(
    in,
    out,
    clk,
    rst,
    ld
);
    input [24 : 0] in;
    output [24 : 0] out;
    reg [24 : 0] out_;
    input clk, rst;
    input ld;

    always @(posedge clk, posedge rst) begin
        if (rst)
            out_ <= 25'd0;
        else
            if (ld)
                out_ <= in;
    end
    assign out = out_;
endmodule

```

تغییرات فایل `sim_top.tcl`:

در این قسمت نام فایل های وریلاگ خود و همچنین نام تست بنچ را مشخص کرده ایم.

```

set TB          "testbench"
set hdl_path    "../src/hdl"
set inc_path    "../src/inc"

set run_time    "1 us"
# set run_time  "-all"

#===== Add verilog files =====
# Pleas add other module here
vlog +acc -incr -source +define+SIM $hdl_path/cu.v
vlog +acc -incr -source +define+SIM $hdl_path/dp.v
vlog +acc -incr -source +define+SIM $hdl_path/counter6bit.v
vlog +acc -incr -source +define+SIM $hdl_path/permutation_func.v
vlog +acc -incr -source +define+SIM $hdl_path/reg25bit.v

vlog +acc -incr -source +incdir+$inc_path +define+SIM ./tb/$TB.v
onerror {break}

```



برای ساده تر شدن اجرای کد ، می توانیم از دستور do sim_top.tcl استفاده کنیم.

بخش امتیازی:

همانگونه که قبلا اشاره و توضیح داده شد، برای مپ کردن بیت های رجیستر ها بجای hard-wire ، از فرمول اولیه و نتیجه آن استفاده شد.

```
x = ((i % 5) + 3) % 5;
y = ((i / 5) + 3) % 5;
final_index = ((y + 2) % 5) + (((((2 * x) + (3 * y)) % 5) + 2) % 5) * 5);
inp[final_index] = out1[i];
```

بدست آوردن فرمول:



$$\begin{aligned}
 x &= (i/5 + 3) \% 5 \\
 y &= (i/5 + 3) \% 5 \\
 F(i) &= [(y-3) \% 5] + \left[\left[(2x + 3y) \% 5 \right] - 3 \right] \% 5 \times 5
 \end{aligned}$$

$$\begin{aligned}
 F(6) &= \begin{matrix} x=4 \\ y=4 \end{matrix} \\
 &= 1 + 10 = 11
 \end{aligned}$$

نتایج تست:

از test-bench زیر برای اجرا کد استفاده می کنیم:

```

1  `timescale 1ns/1ns
2
3  module tb();
4      reg clk = 1'b1, rst = 1'b0, start = 1'b0;
5      permutation_func #("input_3.txt", "output_3.txt") pf(clk, rst, start);
6      initial begin
7          repeat(1000) #50 clk = ~clk;
8      end
9      initial begin
10         #110 start = 1'b1;
11         #110 start = 1'b0;
12         #10000 $stop;
13     end
14 endmodule

```

همانطور که می بیند، نام فایل ورودی و خروجی را به عنوان پارامتر به permutation_func می دهیم.

این فایل (permutation_func) وایر کنندهی دیتایث و کنترلر ما است.

```

1  `timescale 1ns/1ns
2
3  module permutation_func #(parameter read_file_name, write_file_name)(
4      clk,
5      rst,
6      start
7  );
8      input clk, rst, start;
9      reg ld = 1'b1;
10     wire [24:0] out;
11     wire [5:0] pout;
12     wire reset_counter, count, load_reg, reset_reg, ready, read_input, write_output, cout;
13     cu c1 (start, clk, cout, reset_counter, count, load_reg, reset_reg, ready, read_input, write_output);
14     counter6bit conter1(count, clk, reset_counter, pout, cout);
15     dp #(read_file_name, write_file_name) dp_(clk, rst, ld, read_input, out);
16 endmodule

```

نکته : برای دیدن out و ready باید وارد سیگنال‌های این بخش بشویم و از testbench نمی‌توان آنها را دید.

می‌توانید نتیجه تست‌ها را در زیر مشاهده نمایید.

نتیجه برای هر سه تست درست و مشابه خروجی داده شده می‌باشد.

The screenshot displays a simulation environment with three main windows:

- File Explorer:** Shows a directory structure with files like input_1.txt, input_2.txt, input_3.txt, output_1.txt, output_2.txt, and output_3.txt.
- Transcript:** Displays the compilation and simulation process, including messages like "Compiling module testbench", "Top level modules: testbench", and "Executing ERROR command at macro ./sim_top.tcl line 34".
- Testbench Code:** Shows the testbench module definition, which includes the permutation_func module and a counter6bit module. The testbench module is configured with parameters read_file_name and write_file_name.

File Explorer window showing the directory structure: Desktop > 5 > CAD > CAS > HW1 > trunk > trunk > sim > file. The file list includes input_1.txt, input_2.txt, input_3.txt, output_1.txt, output_2.txt, and output_3.txt, all of which are Text Source Files, 2 KB in size, and were modified on 12/29/2022.

The Transcript window shows the following output:

```
-- Compiling module testbench
Top level modules:
testbench
End time: 22:39:35 on Dec 29, 2022, Elapsed time: 0:00:00
Errors: 0, Warnings: 0
Start time: 22:39:35 on Dec 29, 2022
vsim -voptargs="+acc" -debugDB testbench
Loading work.testbench
Loading work.permutation_func
Loading work.counter6bit
Loading work.dp
Loading work.reg25bit
Note: (vsim-6900) Creating design debug database vsim.dbg.
It appears vopt was not run with -debugDB option on this design.
Advanced Causality and Schematic debug features will not be available.
UI-Mgr: (vish-4014) No objects found matching /testbench/ut/**.
Executing ODB608 command at macro ./sim_top.tcl line 34
Invoked "break" outside of a loop

HSM 5>
```

The testbench.v file contains the following code:

```
timescale 1ns/1ns

module testbench();
    reg clk = 1'b1, rst = 1'b0, start = 1'b0;
    permutation_func #("file/input_2.txt", "file/output_2.txt") pf(c);
    initial begin
        repeat(1000) #2 clk = ~clk;
    end
    initial begin
        #10 start = 1'b1;
        #10 start = 1'b0;
        #10000 $stop;
    end
endmodule
```

File Explorer window showing the directory structure: Desktop > 5 > CAD > CAS > HW1 > trunk > trunk > sim > file. The file list includes input_1.txt, input_2.txt, input_3.txt, and output_3.txt, all of which are Text Source Files, 2 KB in size, and were modified on 12/29/2022.

The Transcript window shows the following output:

```
-- Skipping module testbench
Top level modules:
testbench
End time: 22:38:01 on Dec 29, 2022, Elapsed time: 0:00:00
Errors: 0, Warnings: 0
Start time: 22:38:02 on Dec 29, 2022
vsim -voptargs="+acc" -debugDB testbench
Loading work.testbench
Loading work.permutation_func
Loading work.counter6bit
Loading work.dp
Loading work.reg25bit
Note: (vsim-8716) Reusing existing debug database vsim.dbg.
UI-Mgr: (vish-4014) No objects found matching /testbench/ut/**.
Executing ODB608 command at macro ./sim_top.tcl line 34
Invoked "break" outside of a loop

HSM 5> do sim_top.tcl
```

The testbench.v file contains the following code:

```
timescale 1ns/1ns

module testbench();
    reg clk = 1'b1, rst = 1'b0, start = 1'b0;
    permutation_func #("file/input_3.txt", "file/output_3.txt") pf(c);
    initial begin
        repeat(1000) #2 clk = ~clk;
    end
    initial begin
        #10 start = 1'b1;
        #10 start = 1'b0;
        #10000 $stop;
    end
endmodule
```