# به نام خدا

# محمد محجل صادقى 810199483

#### على عطاء اللهى 810199461


تمرین اول طراحی سیستم های دیجیتال ( CAD ) استاد مدرسی


# توضیح controller:


همانطور که مشاهده میکنید، پس از دریافت یک پالس در سیگنال start ، کنترل در یک لوپ می افتد و به اندازه ی تعداد سطر های ورودی ابتدا از فایل ورودی با فعال کردن سیگنال read\_input

پس از آن، خروجی مپ شده را در رجیستر وسط ذخیره می کند و در آخر با فعال کردن سیگنال write\_output ، خروجی را در فایل خروجی ذخیره میکند.

پس از پایان عملیات در استیت Finish باقی میمانیم و سیگنال ready را میکنیم.







کنترلر در فایل cu.v نوشته شده است که می توانید مشاهده نمایید.

دقت کنید طبق توصیه های درسی، در نوشتن کنترلر بخش های دارای حافظه و بدون حافظه را از هم تفکیک کرده ایم و از سه حلقه ی always استفاده شده است.

تفکیک combinational part و sequential part را میتوانید در زیر مشاهده کنید.


```
always @(posedge clock) begin
always @(ps,start,cout) begin
   ns = Idle;
    case (ps)
       Idle: ns = start ? Init : Idle;
Init: ns = start ? Init : Read;
        Read: ns = Load;
        Load: ns = Write;
        Write: ns = cout ? Finish : Read;
        Finish: ns = Finish;
        default: ns = Idle;
always @(ps,start,cout) begin
    case (ps)
        Idle:begin
           {reset_counter, count, load_reg, reset_reg, ready, read_input, write_output} = 7'b00000000;
        Init:begin
           {reset_counter, count, load_reg, reset_reg, ready, read_input, write_output} = 7'b1001000;
          {reset_counter, count, load_reg, reset_reg, ready, read_input, write_output} = 7'b0000010;
       Load:begin
           {reset_counter, count, load_reg, reset_reg, ready, read_input, write_output} = 7'b0010000;
        {reset_counter, count, load_reg, reset_reg, ready, read_input, write_output} = 7'b0100001;
        Finish:begin
            {reset_counter, count, load_reg, reset_reg, ready, read_input, write_output} = 7'b0000100;
```

برای تست کردنکنترلر یک تست بنچ نوشته شد درفایلTBcontroller.v و از درست کار کردن آن اطمینان حاصل شد.

```
`timescale 1ns/1ns
module TBcontroller ();
   wire [2:0] state;
    reg start = 1 , clock;
    wire reset_counter, count, load_reg, reset_reg, ready, read_input, write_output, cout;
        .start(start),
       .clock(clock),
        .cout(cout),
       .reset_counter(reset_counter),
       .count(count),
       .load_reg(load_reg),
       .reset_reg(reset_reg),
       .ready(ready),
        .read_input(read_input),
       .write_output(write_output),
        .state(state)
    wire [1:0] pout;
       .count_en(count),
       .clock(clock),
       .reset(reset_counter),
       .pout(pout),
        .cout(cout)
       #10 clock = 0;
#40 clock = 1;
       #130 start = 0;
        #10000 $stop;
endmodule
```

نتیجه را می توانید در زیر ببینید:

(از counter 2bit استفاده شده تا بتوان راحت تر دنبال کرد.)



# توضیحات بخش datapath:

در این قسمت از یک رجیستر استفاده شده که در آن با هر بار زده شدن read\_input (در واقع همان خواندن از رجیستر و ریختن داخل فایل است.) یک لاین از فایل ورودی گرفته شده داخل فایل output نوشته میشود. روش بدین صورت است که ابتدا از فایل output در یک آرایه ذخیره و سپس آن را در یک رجیستر نگهداری میکنیم. حال با استفاده از فرمول هایی که برای جایگشت استفاده کرده ایم خروجی را ایجاد میکنیم و در فایل نهایی میریزیم.

همچنین نام فایل ورودی و نام فایل خروجی هر دو در تست بنچ داده میشود.

رجيستر استفاده شده (25 بيت):

```
nodule reg25bit(
    in,
   out,
   clk,
    rst,
    1d
);
   input [24 : 0] in;
   output [24:0] out;
   reg [24:0] out;
   input clk, rst;
   input ld;
   always @(posedge clk, posedge rst) begin
        if (rst)
            out <= 25'd0;
        else
            if (ld)
               out <= in;
    end
    assign out = out_;
endmodule
```

# تغییرات فایل sim\_top.tcl:

در این قسمت نام فایل های وریلاگ خود و همچنین نام تست بنچ را مشخص کردهایم.

```
"testbench"
   set TB
                        "../src/hdl"
   set hdl path
   set inc_path
                        "../src/inc"
                        "1 us"
   set run_time
                        "-all"
   set run time
#-----
# Pleas add other module here
         +acc -incr -source +define+SIM
                                         $hdl_path/cu.v
   vlog
          +acc -incr -source +define+SIM
                                         $hdl_path/dp.v
   vlog
   vlog
          +acc -incr -source +define+SIM
                                         $hdl path/counter6bit.v
          +acc -incr -source +define+SIM
                                         $hdl path/permutation func.v
          +acc -incr -source +define+SIM
                                         $hdl path/reg25bit.v
   vlog
   vlog
          +acc -incr -source +incdir+$inc_path +define+SIM
                                                       ./tb/$TB.v
   onerror {break}
```


برای ساده تر شدن اجرای کد ، میتوانیم از دستور do sim\_top.tcl استفاده کنیم.

# بخش امتیازی:

همانگونه که قبلا اشاره و توضیح داده شد، برای مپ کردن بیت های رجیستر ها بجای hard-wire ، از فرمول اولیه و نتیجه آن استفاده شد.

```
x = ((i % 5) + 3) % 5;
y = ((i / 5) + 3) % 5;
final_index = ((y + 2) % 5) + ((((((2 * x) + (3 * y)) % 5) + 2) % 5 ) * 5);
inal_final_index] = out1[i];
```

# بدست آوردن فرمول:



$$x = (i/5 + 3)/.5$$

$$y = (i/5 + 3)/.5$$

$$f(i) = [(y-3)/.5] + [((2x + 3y)/.5) - 3]/.5] \times 5$$

$$f(6) = 1 + 10 = 11$$

#### نتایج تست:

از test-bench زیر برای اجرا کد استفاده می کنیم:

همانطور که می بیند، نام فایل ورودی و خروجی را به عنوان پارامتر به permutatton\_func

این فایل (permutatton\_func) وایر کنندهی دیتایث و کنترلر ما است.

```
module permutation_func #(parameter read_file_name, write_file_name)(
    clk,
    rst,
    start

    );

    input clk, rst, start;
    reg ld = 1'b1;

    wire [24:0] out;

    wire [5:0] pout;

    wire reset_counter, count, load_reg, reset_reg,ready, read_input, write_output, cout;
    cu c1 (start, clk, cout, reset_counter, count, load_reg, reset_reg, ready, read_input, write_output);
    counterfbit conter1(count, clk, reset_counter, pout, cout);
    dp #(read_file_name, write_file_name) dp_(clk, rst, ld, read_input, out);
endmodule
```

**نکته**: برای دیدن out و ready باید وارد سیگنالهای این بخش بشویم و از testbench نمیتوان آنها را دید.

می توانید نتیجه تست ها را در زیر مشاهده نمایید.

نتیجه برای هر سه تست درست و مشابه خروجی داده شده می باشد.

