



PLD-MEMORIAS DISPOSITIVOS LÓGICOS PROGRAMABLES

PLD: Programmable Logic Device (Dispositivo Lógico Programables)




EJEMPLO: Implementar las siguientes funciones: $F_0 = \sum_m (0, 1, 3, 4, 6); F_1 = \sum_m (0, 1, 3, 5, 7); F_2 = \sum_m (2, 3, 4, 6, 7)$ con ROM, PAL y PLA.


A	В	C	$\mathbf{F_0}$	$\mathbf{F_1}$	$\mathbf{F_2}$
0	0	0	1	1	0
0	0	1	1	1	0
0	1	0	0	0	1
0	1	1	1	1	1
1	0	0	1	0	1
1	0	1	0	1	0
1	1	0	1	0	1
1	1	1	0	1	1



$$\mathbf{F_0} = \overline{\mathbf{A}} \cdot \overline{\mathbf{B}} + \overline{\mathbf{A}} \cdot \mathbf{C} + \mathbf{A} \cdot \overline{\mathbf{C}}$$



$$\mathbf{F}_1 = \overline{\mathbf{A}} \cdot \overline{\mathbf{B}} + \mathbf{C}$$



$$\mathbf{F}_2 = \mathbf{A} \cdot \overline{\mathbf{C}} + \mathbf{B}$$


ROM: Read Only Memory (Memoria de Solo Lectura)

Relación entre Cantidad de Direcciones y Variables de Entradas

En la **ROM**, la matriz de **AND's**, **NO** se puede Programar, viene de fabrica grabada por defecto con todos los minitérminos, como en un decodificador. Por lo tanto el número de variables de entrada determina el número de direcciones (cantidad de AND's).

La matriz de **OR's** se puede programar sin ninguna restricción.

Por lo tanto la implementación es directa desde la tabla de verdad colocaré un punto (conexión) donde la función valga 1 (minitérmino). Conviene tener la función expresada como suma de minitérminos y no simplificarla.



PAL: Programable Array Logic (Lógica de Arreglo Programable)


En la PAL, la matriz de OR's, NO se puede Programar, viene de fabrica grabada por defecto con una cantidad determinada de direcciones por función de salida y NO se pueden reutilizar los términos grabados en otras direcciones que no pertenezcan a la función que estamos implementando. Es decir no se podrá poner mas de un punto rojo (conexión) en cada fila de la matriz de OR's.

En la matriz de **AND's** se pueden programar sin ninguna restricción los términos simplificados, respetando los grupos de direcciones de cada función de salida.

Por lo tanto para la implementación conviene simplificar la función.

Debo elegir una memoria que tenga tantas direcciones por función de salida como la función del problema a implementar tenga la mayor cantidad de términos una vez simplificada.

Observación: no se utilizan algunas direcciones, ya que hay funciones que tienen menos términos que otras a implementar.




PLA: Programable Logic Array (Arreglo Lógico Programable)

<u>Implementación del ejemplo con PLA</u>

En la PLA, ambas matrices de OR's y de AND's se pueden Programar sin ninguna restricción y se pueden reutilizar los términos grabados en otras direcciones que no pertenezcan a la función que estamos implementando. La cantidad de direcciones (cantidad de AND's) se calcula sumando todos los términos distintos de las funciones simplificadas.

Por lo tanto para la implementación conviene simplificar la función.

Observación: NO se dejan direcciones sin utilizar, ya que hay funciones que tienen términos iguales entonces se comparten en la implementación.



CAPACIDAD = 5 AND'S x 3 OR'S 5 X 3

CONCLUSIONES: ROM - PAL - PLA


PLD CARACTERÍSTICAS	ROM	PAL	PLA	
MATRIZ DE AND's	NO PROGRAMABLE	PROGRAMABLE	PROGRAMABLE	
MATRIZ DE OR's	PROGRAMABLE	NO PROGRAMABLE	PROGRAMABLE	
FUNCIÓN SIMPLIFICADA	NO	SI	SI	
NÚMERO DE DIRECCIONES (AND's) N°AND's = 2 N°ENTR		N°AND'S = CANTIDAD DE FUNCIONES A IMPLEMENTAR X CANTIDAD DE TÉRMINOS DE LA FUNCIÓN SIMPLIFICADA CON MAS TÉRMINOS.	N°AND'S = CANTIDAD DE TÉRMINOS DISTINTOS DE TODAS LAS FUNCIONES SIMPLIFICADAS.	
OBSERVACIONES		GRUPO DE DIRECCIONES EXCLUSIVO DE CADA FUNCIÓN DE SALIDA. NO SE PUEDEN COMPARTIR CON OTRA FUNCIÓN. NO MAS DE UN PUNTO POR FILA EN LA MATRIZ DE OR's.	SE USAN TODAS LAS DIRECCIONES.	


<u>Ejercicio 7:</u> Convertir el código BCD exceso 3 Gray a BCD 8421 utilizando, alternativamente, ROM, PAL y PLA.


Comparar los resultados obtenidos.

BCD	BCD		
GRAY EX – 3	8 - 4 - 2 - 1		


N°	A	В	C	D	A'	B'	C'	\mathbf{D}'
	0	0	0	0	X	X	X	X
	0	0	0	1	X	X	X	X
	0	0	1	1	X	X	X	X
0	0	0	1	0	0	0	0	0
1	0	1	1	0	0	0	0	1
2 3	0	1	1	1	0	0	1	0
3	0	1	0	1	0	0	1	1
4 5	0	1	0	0	0	1	0	0
5	1	1	0	0	0	1	0	1
6	1	1	0	1	0	1	1	0
7	1	1	1	1	0	1	1	1
8	1	1	1	0	1	0	0	0
9	1	0	1	0	1	0	0	1
	1	0	1	1	X	X	X	X
	1	0	0	1	X	X	X	X
	1	0	0	0	X	X	X	X







$$\mathbf{B}' = \mathbf{A}\mathbf{D} + \mathbf{A}\overline{\mathbf{C}} + \overline{\mathbf{C}}\overline{\mathbf{D}}$$




$$C' = D$$

$$\mathbf{D}' = \mathbf{A}\overline{\mathbf{B}} + \mathbf{A}\overline{\mathbf{C}}\overline{\mathbf{D}} + \overline{\mathbf{A}}\overline{\mathbf{C}}\mathbf{D} + \mathbf{A}\mathbf{C}\mathbf{D} + \overline{\mathbf{A}}\mathbf{B}\mathbf{C}\overline{\mathbf{D}}$$

Implementación del ejercicio 7 con **ROM**

CAPACIDAD = 16 AND'S x 4 OR'S 16 X 4


Matriz de AND's NO PROGRAMABLE



Implementación del ejercicio 7 con **PAL**

CAPACIDAD = 20 AND'S x 4 OR'S 20 X 4

Matriz de AND's PROGRAMABLE




Implementación del ejercicio 7 con **PLA**


CAPACIDAD = 10 AND'S x 4 OR'S 10 X 4

Matriz de OR's **PROGRAMABLE**


<u>Ejercicio</u>: Realizar un circuito que multiplique dos palabras de 2 bits, siendo \mathbf{A} y \mathbf{B} dos palabras de 2 bits cada una, es decir $\mathbf{A} = \mathbf{A_1}\mathbf{A_0}$ y $\mathbf{B} = \mathbf{B_1}\mathbf{B_0}$. Implementar con ROM, PAL y PLA.




$\mathbf{A_1}$	$\overline{\mathbf{A_0}}$	$\mathbf{B_1}$	$\mathbf{B_0}$	S_3	S_2	S_1	S_0
0	0	0	0	0	$\frac{2}{0}$	0	0
0	0	0	1	0	0	0	0
0	0	1	0	0	0	0	0
0	0	1	1	0	0	0	0
0	1	0	0	0	0	0	0
0	1	0	1	0	0	0	1
0	1	1	0	0	0	1	0
0	1	1	1	0	0	1	1
1	0	0	0	0	0	0	0
1	0	0	1	0	0	1	0
1	0	1	0	0	1	0	0
1	0	1	1	0	1	1	0
1	1	0	0	0	0	0	0
1	1	0	1	0	0	1	1
1	1	1	0	0	1	1	0
1	1	1	1	1	0	0	1










$$S_2 = A_1 \overline{A}_0 B_1 + A_1 B_1 \overline{B}_0$$




$$S_1 = A_1 \overline{B}_1 B_0 + A_0 B_1 \overline{B}_0 + A_1 \overline{A}_0 B_0 + \overline{A}_1 A_0 B_1$$

$$S_0 = A_0 B_0$$

Implementación del ejercicio del multiplicador con **ROM**

CAPACIDAD = 16 AND'S x 4 OR'S 16 X 4

Matriz de AND's NO PROGRAMABLE




Implementación del ejercicio del multiplicador con **PAL**

CAPACIDAD = 16 AND'S x 4 OR'S 16 X 4

Matriz de AND's PROGRAMABLE


Observación: Se dejan direcciones sin utilizar, ya que las funciones S_3 , S_2 y S_0 que tienen términos S_1 . En este modelo las direcciones de cada función de salida, no son correlativas, por ejemplo las que corresponden a S_1 son las 2, 6, 10 y 14.



Implementación del ejercicio del multiplicador con **PLA**

CAPACIDAD = 8 AND'S x 4 OR'S 8 X 4


Matriz de AND's PROGRAMABLE





<u>Ejercicio:</u> Implementar el circuito de un sumador y de un restador completo en diferentes dispositivos PLD utilizando ROM, PAL y PLA.


A	В	C	S	C_{A}
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

A	В	C	R	B_{W}
0	0	0	0	0
0	0	1	1	1
0	1	0	1	1
0	1	1	0	1
1	0	0	1	0
1	0	1	0	0
1	1	0	0	0
1	1	1	1	1











$$\mathbf{B}_{\mathbf{W}} = \overline{\mathbf{A}}\mathbf{B} + \overline{\mathbf{A}}\mathbf{C} + \mathbf{B}\mathbf{C}$$


Implementación del ejercicio con ROM



Implementación del ejercicio con PAL





Implementación del ejercicio con PLA




<u>Ejercicio:</u> Implementar el circuito de un sumador y de un restador completo en un mismo dispositivo PLD utilizando ROM, PAL y PLA.

A	В	C	S	C_{A}	R	B_{W}
0	0	0	0	0	0	0
0	0	1	1	0	1	1
0	1	0	1	0	1	1
0	1	1	0	1	0	1
1	0	0	1	0	1	0
1	0	1	0	1	0	0
1	1	0	0	1	0	0
1	1	1	1	1	1	1






$$\mathbf{R} = \mathbf{A} \oplus \mathbf{B} \oplus \mathbf{C}$$



$$C_A = AB + AC + BC$$




$$\mathbf{B}_{\mathbf{W}} = \overline{\mathbf{A}}\mathbf{B} + \overline{\mathbf{A}}\mathbf{C} + \mathbf{B}\mathbf{C}$$

Implementación del ejercicio del sumador y restador con **ROM**

CAPACIDAD = 8 AND'S x 4 OR'S 8 X 4

Matriz de AND's NO PROGRAMABLE




Implementación del ejercicio del sumador y restador con **PAL**

CAPACIDAD = 16 AND'S x 4 OR'S 16 X 4

Matriz de AND's PROGRAMABLE

Observación: Se dejan direcciones sin utilizar, ya que las funciones $\mathbf{C_A}$ y $\mathbf{B_W}$ que tienen un término menos que \mathbf{S} y \mathbf{R} . En este modelo las direcciones de cada función de salida, no son correlativas, por ejemplo las que corresponden a \mathbf{S} son las $\mathbf{0}$, $\mathbf{4}$, $\mathbf{8}$ y $\mathbf{12}$, por lo tanto se debe ser muy cuidadoso al momento de implementar.



B

Implementación del ejercicio del sumador y restador con **PLA**

CAPACIDAD = 9 AND'S x 4 OR'S 9 X 4

PROGRAMABLE Matriz de AND's **PROGRAMABLE**

Matriz de OR's