




#### Suma de dos palabras de 1 bit: S=A+B

#### **SEMI SUMADOR HALF ADDER**

A	В	S	$C_{A}$
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1










#### Resta de dos palabras de 1 bit: R=A-B

#### SEMI RESTADOR

A	В	R	$B_{W}$
0	0	0	0
0	1	1	1
1	0	1	0
1	1	0	0









B HS

El concepto de Borrow  ${f B}_{f W}$  es perdir prestado al vecino mas significaitivo, para  ${f B}_{f W}$ poder hacer la resta. Esto es necesario cuando el minuendo es menor al sustraendo. 2

SUMADOR COMPLETO C B FULL ADDER


T	FULL ADDER							
A	В	C	S	$C_{A}$				
0	0	0	0	0				
0	0	1	1	0				
0	1	0	1	0				
0	1	1	0	1				
1	0	0	1	0				
1	0	1	0	1				
1	1	0	0	1				
1	1	1	1	1				







RESTADOR COMPLETO FULL SUBTRACTOR

A	В	C	R	$ \mathbf{B}_{\mathbf{W}} $
0	0	0	0	0
0	0	1	1	1
0	1	0	1	1
0	1	1	0	1
1	0	0	1	0
1	0	1	0	0
1	1	0	0	0
1	1	1	1	1





Resta de tres palabras de 1 bit





Sumador Paralelo de dos palabras de 4 bits y transporte (acarreo-CARRY)








**PROBLEMAS DE RETARDO (DELAY):** Si el Retardo de Propagación de cada compuerta **AND-OR-NAND-NOR** es **T**, y el de cada compuerta **XOR** es **2T**, entonces el tiempo de funcionamiento de cada **FA** puede verse en la figura. El problema de este circuito es que al tener el carry (acarreotransporte) en serie se van acumulando los retardos en cada full adder en obtener cada suma y cada carry, eso afecta a cada uno de los full adder mas significativos. Por lo tanto al aumentar el ancho de palabra es decir de los registros se acumulan mas retardos y el resultado definitivo de la suma total se incrementará en **2T** lo cual no es óptimo, a éste efecto se lo conoce como **RIPPLE CARRY (Acarreo o arrastre en ondas)**. La solución a este problema es acelerar los carry en forma simultanea, para eso se usa una **unidad aceleradora o anticipadora de carry (carry look ahead)**.

#### Sumador Completo (Full Adder) en base a dos Semisumadores (Half Adder)

Existe otra implementación posible para un full adder en base a dos half adder, como puede verse, en lugar de tomar  $C_A = AB + AC + BC$  se lo toma,  $C_A = AB + A\overline{B}C + \overline{A}BC$ , no es óptima, pero en el caso que A = 1 o B = 1 entonces  $C_A$  valdrá lo mismo lógicamente. Por lo tanto son funciones equivalentes ya que responden a la misma tabla de verdad. Y estoy usando una compuerta AND menos.








#### Unidad Aceleradora de Carry (Carry Look Ahead)

La tabla muestra cuando los Carries son Propagados o Generados

A	В	C <sub>in</sub>	Cout	TIPO DE CARRY
0	0	0	0	NO
0	0	1	0	NO
0	1	0	0	NO
0	1	1	1	PROPAGA
1	0	0	0	NO
1	0	1	1	PROPAGA
1	1	0	1	GENERA
1	1	1	1	GENERA/PROPAGA




$$G_{i} = A_{i} \cdot B_{i} \qquad C_{1} = G_{0} + P_{0} \cdot C_{0}$$

$$P_{i} = A_{i} + B_{i} \qquad C_{2} = G_{1} + P_{1} \cdot C_{1} \quad C_{4} \leftarrow P_{i} = A_{i} \oplus B_{i} \qquad C_{3} = G_{2} + P_{2} \cdot C_{2}$$

$$C_{4} = G_{3} + P_{3} \cdot C_{3} \qquad 6$$

La lógica de anticipación de carries usa los conceptos de generación y propagación de carries. Es decir la suma de 2 palabras de 1 bit  $\mathbf{A}$  y  $\mathbf{B}$  generan carry independientemente si hay o no carry anterior  $(\mathbf{C_{in}})$ , cuando ambas  $\mathbf{A} = \mathbf{B} = \mathbf{1}$ . Mientras que hay propagación de carry cuando hay carry anterior  $(\mathbf{C_{in}} = \mathbf{1})$  y alguna o ambas son iguales a  $\mathbf{A} = \mathbf{1}$  o  $\mathbf{B} = \mathbf{1}$  o  $\mathbf{A} = \mathbf{B} = \mathbf{1}$ . Todos los casos de generación y propagación de carry pueden verse en la tabla y se concluye que  $\mathbf{G_i} = \mathbf{A_i} \cdot \mathbf{B_i}$  y  $\mathbf{P_i} = \mathbf{A_i} + \mathbf{B_i}$ . Propagar y generar se definen con respecto a un solo dígito de suma y no dependen de ningún otro dígito en la suma, por lo tanto son propios de cada full adder.

Así, el carry de la suma de dos bits, se produce cuando la suma genera o el siguiente bit menos significativo acarrea y la suma lo propaga, es decir  $C_{i+1} = G_i + (P_i \cdot C_i)$  con  $C_i$  el bit de carry del digito i,  $P_i$  y  $G_i$  la progación y la generación de bits del digito i respectivamente.




# UNIDADES ARITMÉTICAS C4 C3 C2 C1 C1

Sumador Paralelo de dos palabras de 4 bits tipo

Carry Look Ahead (Unidad Aceleradora de Carry)

Para cada bit que a sumar, la lógica de anticipación de carry determinará si ese par de bits generará o propagará un carry. Esto permite que el circuito "procese previamente" los dos números que se suman para determinar el carry antes de tiempo. Luego, cuando se realiza la suma real, no hay demora esperando el efecto del carry en ondas (o el tiempo que tarda elC<sub>4</sub> carry desde el primer full adder hasta el último).

A veces es mas simple usar  $P_i = A_i \oplus B_i$  para propagar ya que el único caso diferente es cuando A = B = 1, pero aqui el término  $G_i = A \cdot B = 1$  es 1 y el término  $P_i \cdot C_i$  se vuelve irrelevante.




 $\begin{aligned} G_i &= A_i \cdot B_i & C_1 &= G_0 + P_0 \cdot C_0 \\ P_i &= A_i + B_i & C_2 &= G_1 + P_1 \cdot C_1 \\ P_i &= A_i \oplus B_i & C_3 &= G_2 + P_2 \cdot C_2 \\ C_1 &= G_0 + P_0 \cdot C_0 & C_4 &= G_3 + P_3 \cdot C_3 \\ C_2 &= G_1 + G_0 \cdot P_1 + C_0 \cdot P_0 \cdot P_1 \end{aligned}$ 

Reemplazando  $\mathbf{C}_1$  en  $\mathbf{C}_2$ , luego  $\mathbf{C}_2$  en  $\mathbf{C}_3$ , luego  $\mathbf{C}_3$  en  $\mathbf{C}_4$  se produce las siguientes ecuaciones expandidas.


 $C_{3} = G_{2} + G_{1} \cdot P_{2} + G_{0} \cdot P_{1} \cdot P_{2} + C_{0} \cdot P_{0} \cdot P_{1} \cdot P_{2}$   $C_{4} = G_{3} + G_{2} \cdot P_{3} + G_{1} \cdot P_{2} \cdot P_{3} + G_{0} \cdot P_{1} \cdot P_{2} \cdot P_{3} + C_{0} \cdot P_{0} \cdot P_{1} \cdot P_{2} \cdot P_{3}$ 


Restar dos palabras de 4 bits con un Sumador Paralelo de transporte (acarreo) serie y Complemento al Módulo.



Se complementa al módulo menos 1 a B,  $C_{M-1}B$  y se suma 1 para lograr el complemento al módulo de B,  $C_MB$ .

Restar dos palabras de 4 bits con un Sumador Paralelo de transporte (acarreo) serie y Complemento al Módulo menos uno.






Se complementa al módulo menos 1 a B,  $\mathbf{C_{M-1}B}$  y se realimenta el carry, ya que cuando sumabamos en  $\mathbf{C_{M-1}}$  si había carry se tenía que sumar para finalizar la operación.

Sumar o Restar dos palabras de 4 bits con un Sumador Paralelo de transporte (acarreo) serie y Complemento al Módulo con señal externa.

$$+ \frac{A_3}{B_3} \quad \frac{A_2}{B_2} \quad \frac{A_1}{B_1} \quad \frac{A_0}{B_0} \\
+ \frac{A_3}{S_3} \quad \frac{A_2}{S_2} \quad \frac{A_1}{S_0} \quad \frac{A_0}{S_3} \quad \frac{C_3}{C_M B_3} \quad \frac{C_2}{C_M B_2} \quad \frac{C_1}{C_M B_1} \quad \frac{A_0}{C_M B_0} \\
+ \frac{C_4}{A_3} \quad \frac{C_2}{A_2} \quad \frac{C_1}{A_1} \quad \frac{A_0}{A_0} \\
+ \frac{C_3}{B_3} \quad \frac{C_2}{C_M B_3} \quad \frac{C_1}{C_M B_2} \quad \frac{C_1}{C_M B_1} \quad \frac{C_1}{C_M B_0} \\
+ \frac{C_1}{C_M B_3} \quad \frac{C_1}{C_M B_2} \quad \frac{C_1}{C_M B_1} \quad \frac{C_1}{C_M B_0} \quad \frac{C_1}{C_1} \quad \frac{C_$$

La señal externa  $\overline{S}/R$  determina que operación se realizará si es 0 sumará y si es 1 restará, sumando el complemento al módulo de B,  $C_MB$ . Se combinarán, usando la señal externa, el sumador y el restador con full adder visto en las páginas anteriores. Para ello tengo que invertir B, complementar al módulo menos 1 B,  $C_{M-1}B$  y sumar 1 y asi lograr el complemento al módulo de B,  $C_MB$ . Entonces uso una compuerta XOR donde si una de sus entradas es 0, entonces la salida será igual a la otra entrada  $0 \oplus B = B$ , y si una de sus entradas es 1, la salida será igual a la otra entrada invertida o complementada  $1 \oplus B = \overline{B}$ . Por tal razón cuando la señal externa sea 0,  $\overline{S}/R = 0$ , el circuito sumará y cuando  $\overline{S}/R = 1$ , restará.


Sumar o Restar dos palabras de 4 bits con un Sumador Paralelo de transporte (acarreo) serie y Complemento al Módulo con señal externa.



Restar dos palabras de 4 bits con un Sumador Paralelo de transporte (acarreo) serie y Complemento al Módulo menos uno con señal externa.

La señal externa  $\overline{S}/R$  determina que operación se realizará si es 0 sumará y si es 1 restará, sumando el complemento al módulo menos 1 de B,  $C_{M-1}B$ . Se combinarán, usando la señal externa, el sumador y el restador con full adder visto en las páginas anteriores, para ello tengo que invertir B, complementar al módulo menos 1 B,  $C_{M-1}B$  y asi lograr el complemento al módulo menos 1 de B,  $C_{M-1}B$ . Para esto uso una compuerta XOR donde si una de sus entradas es 0, entonces la salida será igual a la otra entrada  $0 \oplus B = B$ , y si una de sus entradas es 1, la salida será igual a la otra entrada invertida o complementada  $1 \oplus B = \overline{B}$ . Por tal razón cuando la señal externa sea 0,  $\overline{S}/R = 0$ , el circuito sumará y cuando  $\overline{S}/R = 1$ , restará. Como aquí debo realimentar el carry y no debo sumar 1 como el caso de complemento al módulo, tengo que usar una compuerta 10, que permitira inhabiltar la realimentación en el caso de la suma y habilitará la realimentación en el caso de la resta, por lo que conecto la señal externa 10, 11, 12, 13, 14, 15,

Restar dos palabras de 4 bits con un Sumador Paralelo de transporte (acarreo) serie y Complemento al Módulo menos uno con señal externa.



#### Indicadores o Banderas (Flags)

Como puedo extraer los indicadores o banderas (flags):

- El bit de carry C, será el carry del último full adder, el más significativo.
- El bit de V, será el XOR entre los dos últimos carries  $V = C_4 \oplus C_3$ , es decir si son iguales el overflow será 0, V = 0, mientras que si son distintoslos dos últimos carries el overflow será 1, V = 1.
- El bit de signo o negativo S o N, es el bit más significativo del resultado de la operación, es decir  $S_3$ .
- El bit de cero Z, será la NOR de todos los bits del resultado, ya que Z = 1 unicamente si todos los bits del resultado son 0, en cualquier otro caso será Z = 0. Recordar que en complemento al módulo hay un solo cero +0. En el caso de complemento al módulo menos 1, existen dos ceros, +0 y -0, por lo tanto tendré que considerar la opción cuando todos los bits del resultado sean 1, entonces la única comperta que se pone en 1 cuando todas sus entradas son 1, es la AND. Finalmente como es una u otra opción debo vincular ambas por medio de una compuerta OR.
- El bit de paridad P, será la XOR de todos los bits del resultado y será igual a 1, P = 1, si la cantidad de 1 del resultado es impar y será igual a 0, P = 0, si la cantidad de 1 del resultado es par o cero.
- El bit half carry HC, es el acarreo (carry) de la mitad del registro del resultado, cuando el número de bits es par. En este caso sería el carry del segundo full adder. Es solo para información ya que no se utiliza más.

#### Comparadores

A	В	A > B
0	0	0
0	1	0
1	0	1
1	1	0

A	B	$A \ge B$
0	0	1
0	1	0
1	0	1
1	1	1

A	В	A = B
0	0	1
0	1	0
1	0	0
1	1	1

A	В	$A \leq B$
0	0	1
0	1	1
1	0	0
1	1	1

A	B	A < B
0	0	0
0	1	1
1	0	0
1	1	0

A	В	$A \neq B$
0	0	0
0	1	1
1	0	1
1	1	0

$$F = A\overline{B}$$

$$\mathbf{F} = \mathbf{A} + \overline{\mathbf{B}}$$

$$F = A + \overline{B}$$
  $F = \overline{A}\overline{B} + AB$   $F = \overline{A} + B$ 

$$F = \overline{A} + B$$

$$\mathbf{F} = \overline{\mathbf{A}}\mathbf{B}$$

$$\mathbf{F} = \mathbf{A}\overline{\mathbf{B}} + \overline{\mathbf{A}}\mathbf{B}$$

**Ejercicio 17:** Encontrar la función A = B para palabras de 3 bits

A = B en ripple (en ondas)

$$A = B$$
:

$$(\mathbf{A}_2 = \mathbf{B}_2) \wedge (\mathbf{A}_1 = \mathbf{B}_1) \wedge (\mathbf{A}_0 = \mathbf{B}_0)$$

$$A_{2}$$

$$B_{2}$$

$$A_{1}$$

$$B_{1}$$

$$A_{0}$$

$$B_{0}$$

$$A_{0}$$

$$B_{0}$$

A = B en simultaneo

$A_2$	<b>A</b> <sub>1</sub>	$\mathbf{A_0}$	B <sub>2</sub>	<b>B</b> <sub>1</sub>	$\mathbf{B_0}$	A = B
0	0	0	0	0	0	1
0	0	0	0	0	1	0
0	0	0	0	1	0	0
• • •	• • •	• • •	• • •	• • •	• • •	• • •
1	1	1	1	0	1	0
1	1	1	1	1	0	0
1	1	1	1	1	1	1


En simultaneo es mucho mas compleja la resolución ya que con 3 bits tengo 64 combinaciones a comparar entre si, lo cual implica un mapa de Karnaugh de 6 bits. Por eso siempre es mas sencillo resolver usando lógica proposicional ∧ y ∨, es decir AND'S y OR'S, en ripple.

#### Comparadores

**Ejemplo:** Encontrar la función A > B para dos palabras de 2 bits, es decir un circuito que ponga su salida en 1 cuando A > B, siendo A > B dos palabras de 2 bits cada una. O sea  $A = A_1A_0$  y  $B = B_1B_0$ 

#### Tabla de verdad para A > B en simultaneo

$\mathbf{A_1}$	$\mathbf{A_0}$	$\mathbf{B}_{1}$	$\mathbf{B_0}$	A > B
0	0	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	1	1	0
	1	0	0	1 0
0	1	0	1	
0	1	1	0	0
0	1	1	1	0
1	0	0	0	1
1	0	0	1	1
1	0	1	0	1 0
1	0	1	1	0
1	1	0	0	1
1	1	0	1	1
1	1	1	0	1
1	1	1	1	0




$$\mathbf{F}_{\min} = \mathbf{A}_1 \overline{\mathbf{B}}_1 + \mathbf{A}_0 \overline{\mathbf{B}}_0 \overline{\mathbf{B}}_1 + \mathbf{A}_1 \mathbf{A}_0 \overline{\mathbf{B}}_0$$

$$A_{1} > B_{1}$$
 $A_{1} > B_{1}$ 
 $A_{0} > B_{0}$ 
 $A_{1} > B$ 
 $A_{1} > B$ 
 $A_{1} > B$ 
 $A_{1} > B$ 

#### Comparadores

Si lo planteamos ahora usando lógica proposicional, para que  ${\bf A}>{\bf B}$ , en dos números de dos bits cada uno, se tiene que cumplir que:

A = B en ripple (en ondas) 
$$A > B$$
:  $(A_1 > B_1) \lor [(A_1 = B_1) \land (A_0 > B_0)]$ 



Escrito con la función booleana llegamos a lo mismo.

Esto conviene hacer cuando el número de variables aumenta (ver ejercicio 19).

#### Comparadores

**Ejercicio 18:** Encontrar la función A < B para palabras de 3 bits

$$A < B$$
:  $(A_2 < B_2) \lor [(A_2 = B_2) \land (A_1 < B_1)] \lor [(A_2 = B_2) \land (A_1 = B_1) \land (A_0 < B_0)]$ 

$$A_{2} - \bigcirc A_{2} < B_{2}$$
 $A_{1} - \bigcirc A_{1} = B_{1}$ 
 $A_{0} - \bigcirc A_{0} < B_{0}$ 
 $A_{0} - \bigcirc A_{0} < B_{0}$ 
 $A_{1} - \bigcirc A_{1} < B_{1}$ 
 $A_{1} - \bigcirc A_{1} < B_{1}$ 

#### Comparadores

**Ejercicio 19:** Encontrar la función A > B para palabras de 3 bits

$$A > B$$
:  $(A_2 > B_2) \lor [(A_2 = B_2) \land (A_1 > B_1)] \lor [(A_2 = B_2) \land (A_1 = B_1) \land (A_0 > B_0)]$ 

$$A_{2} \longrightarrow A_{2} > B_{2}$$
 $A_{1} \longrightarrow A_{1} = B_{1}$ 
 $A_{0} \longrightarrow A_{0} > B_{0}$ 
 $A_{2} \longrightarrow A_{2} = B_{2}$ 
 $A_{3} \longrightarrow A_{2} = B_{2}$ 
 $A_{1} \longrightarrow A_{1} > B_{1}$ 
 $A_{1} \longrightarrow A_{1} > B_{1}$