

86.01 Técnica Digital

Circuitos Secuenciales Biestables

Ing. Jorge H. Fuchs

Introducción



Objetivos de la clase:

Analizar los efectos de la realimentación en circuitos lógicos.

Estudiar las características de los circuitos secuenciales y su empleo como circuitos de memoria.


Conocer y aplicar los distintos tipos de circuitos biestables como así también sus características.

Aplicar técnicas para obtener un tipo de biestable a partir de otro.

Realimentación en circuitos lógicos




Los circuitos vistos hasta ahora son circuitos **combinacionales**, ya que su salida responde a la **combinación** de sus **entradas**. Para cada una de las **2**ⁿ combinaciones, la salida queda unívocamente establecida mediante su TV. Como ejemplo una compuerta OR:



A	В	Output
0	0	0
0	1	1
1	0	1
1	1	1

Pero qué ocurre cuando realimentamos su salida:



A	Output
0	?
1	1

Circuitos secuenciales



La realimentación me permite obtener circuitos **secuenciales**, en los que la salida ya no responde solo a la combinación de sus **entradas**, sino que también depende del estado en que se encuentra su **salida**.

Combinacionales:

$$Z = f(A, B, C)$$

Secuenciales:

$$Z^{n+1} = f(A^n, B^n, C^n, Z^n)$$

El próximo estado depende también del estado actual.

El circuito recuerda en qué estado se encuentra, tiene memoria.

Un biestable es una celda básica de memoria RAM estática.

Circuitos secuenciales biestables



Los circuitos secuenciales más simples son los biestables, poseen solo **2 estados estables** (0 o 1). Es una celda básica SRAM. Podemos clasificarlos en principio:

Por su funcionamiento (TV):

SR

JK

D

T

Por su sincronismo:

Asincrónico Latch / FF asincrónico?

Sincrónico de nivel (alto o bajo) Latch c/habilit. / FF de nivel??

Sincrónico de flanco (asc. o desc.) Flip Flop / FF de flanco??

Circuitos secuenciales biestables



Para los biestables más comunes analizaremos sus características:

TV reducida (o implícita)

TV (ampliada)

Ecuación característica

Circuito lógico (interno)

Símbolo gráfico

Tabla de transiciones


Diagrama de estados



Circuito lógico

TV reducida

TV ampliada



S	R	Qn+1
0	0	Qn
0	1	0
1	0	1
1	1	Х

$$S.R = 0$$

S	R	Qn	Qn+1
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	X
1	1	1	X

Ecuación característica:

$$Q^{n+1} = f(S, R, Q^n)$$

$$Q^{n+1} = S + \overline{R} Q^n$$








Diagrama temporal: funcionamiento normal y funcionamiento con R = S = 1



S	R	Qn+1
0	0	Qn
0	1	0
1	0	1
1	1	X









Tabla de transiciones

S	R	Qn	Qn+1
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	X
1	1	1	X

Qn	Qn+1	S	R
0	0	0	Х
0	1	1	0
1	0	0	1
1	1	X	0

Diagrama de estados






Tiempos:


Retardos de propagación: t_{pLH} y t_{pHL}

Ancho de pulso mínimo: $t_{pw(min)}$




Biestable S-R con NAND





S	R	Qn+1
0	0	Qn
0	1	0
1	0	1
1	1	Х

Implementación con NAND:



notS	notR	Qn+1
0	0	Х
0	1	1
1	0	0
1	1	Qn

Biestables con habilitación por nivel (Ck)



TV reducida


TV ampliada

С	S	R	Qn+1
1	0	0	Qn
1	0	1	0
1	1	0	1
1	1	1	Х
0	Χ	Х	Qn

С	S	R	Qn	Qn+1
1	0	0	0	0
1	0	0	1	1
1	0	1	0	0
1	0	1	1	0
1	1	0	0	1
1	1	0	1	1
1	1	1	0	Х
1	1	1	1	Х
0	Х	X	0	0
0	Х	Х	1	1

C es la temporización, reloj o clock (Ck)


Circuito lógico




Biestables con habilitación por nivel (Ck)



Diagrama temporal: funcionamiento normal y funcionamiento con R = S = 1




С	S	R	Qn+1
1	0	0	Qn
1	0	1	0
1	1	0	1
1	1	1	X
0	X	Х	Qn



Biestables con habilitación por flanco (Ck)




Para que se produzca un solo cambio por cada pulso de Ck.




Biestables con habilitación por flanco (Ck)



Vemos el circuito y la TV de un SR de **flanco ascendente**.




C	S	R	Q	Q
口	0	0	latch	latch
厂	0	1	0	1
厂	1	0	1	0
厂	1	1	0	0
X	0	0	latch	latch
X	0	1	latch	latch
X	1	0	latch	latch
X	1	1	latch	latch




Biestables con habilitación por flanco (Ck)



También podemos obtener biestables de flanco descendente.







Biestables Maestro Esclavo



Necesitan que se produzcan 2 cambios en el nivel del Ck.

Con Ck = 1, el dato pasa a la salida del Master, y con Ck = 0, el dato pasa a la salida del Slave, quedando el Master deshabilitado.






Resumen de sincronismos de biestables





Asincrónico

Nivel alto

Nivel bajo









Flanco ascendente


Flanco descendente






Resumen de sincronismos de biestables





- Instantes de cambio permitido con sincronización por nivel alto
- 2 Instantes de cambio permitido con sincronización por nivel bajo


Instantes de cambio permitido con sincronización por flanco ascendente Instantes de cambio permitido con sincronización por flanco descendente



Resumen de sincronismos de biestables



Respuesta de un biestable de **flanco ascendente** y de uno de **nivel alto**.




Biestables con Entradas Asincrónicas




TV reducida:

Pr y Clr son **entradas asincrónicas**, no dependen de la temporización o clock (Ck).

Pr	Clr	Ck	S	R	Qn+1	not Qn+1
0	0	1	0	0	Qn	not Qn
0	0	1	0	1	0	1
0	0	1	1	0	1	0
0	0	1	1	1	0	0
0	1	Х	Х	Х	0	1
1	0	Х	Х	Х	1	0
1	1	Х	Х	Х	0	0
0	0	0	Х	Х	Qn	not Qn



Circuito lógico




Power On Reset (POR)



Para forzar un biestable a un determinado estado inicial utilizo las entradas asincrónicas (Pr o Clr según sea 1 o 0 el estado inicial). El tiempo debe ser suficiente para que se establezca pero no demasiado largo.

Muchas veces se utilizan circuitos de **Power On Reset (POR)** para lograrlo.



Biestable J-K



TV reducida SR

TV reducida JK

TV	amp	liada

S	R	Qn+1
0	0	Qn
0	1	0
1	0	1
1	1	X

J	K	Qn+1
0	0	Qn
0	1	0
1	0	1
1	1	not Qn

Equivalencias: J = S y K = R

$$J = S$$

$$K = F$$


Invierte estado con J = K = 1

J	K	Qn	Qn+1
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	0

Ecuación característica:

$$Q^{n+1} = f(J, K, Q^n)$$

$$Q^{n+1} = J \ \overline{\mathbf{Q}^n} + \overline{\mathbf{K}} \ Q^n$$



Biestable J-K





Tabla de transiciones

J	K	Qn	Qn+1
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	0

Qn	Qn+1	J	K
0	0	0	Х
0	1	1	Х
1	0	X	1
1	1	X	0

Diagrama de estados





Biestable D (Delay)



TV reducida

TV ampliada

Posee una sola entrada.

Guarda el dato.

D	Qn+1
0	0
1	1


D	Qn	Qn+1
0	0	0
0	1	0
1	0	1
1	1	1

Ecuación característica:

$$Q^{n+1} = f(D, Q^n)$$

$$Q^{n+1} = D$$

No depende de Qⁿ



Biestable D (Delay)



D	Qn	Qn+1
0	0	0
0	1	0
1	\cap	1

Tabla de transiciones

Qn	Qn+1	D
0	0	0
0	1	1
1	0	0
1	1	1

Símbolo gráfico





Diagrama de estados



Biestable T (Toggle)



TV reducida

TV ampliada

Posee una sola entrada.

Con T = 1 invierte la salida.


Т	Qn+1			
0	Qn			
1	not Qn			

Т	Qn	Qn+1
0	0	0
0	1	1
1	0	1
1	1	0

Ecuación característica:

$$Q^{n+1} = f(T, Q^n)$$

$$Q^{n+1} = T \ \overline{\mathbf{Q}^n} + \overline{\mathbf{T}} \ Q^n$$



Biestable T (Toggle)



la	bl	la	de	t t	rar	ารโ	C	0	n	es	5

Т	Qn	Qn+1
0	0	0
0	1	1
1	0	1
1	1	0

Qn	Qn+1	T
0	0	0
0	1	1
1	0	1
1	1	0

Símbolo gráfico





Diagrama de estados



Data sheets



SN74LS76A

Dual JK Flip-Flop with Set and Clear

MODE SELECT - TRUTH TABLE

OPERATING	INPUTS				OUTPUTS	
MODE	S _D	<u>C</u> D	J	K	Q	Q
Set	L	Н	X	X	Н	L
Reset (Clear)	H	L	X	X	L	Н
*Undetermined	L	L	X	X	Н	Н
Toggle	H	Н	h	h	q	q
Load "0" (Reset)	Н	Н	1	h	L	Н
Load "1" (Set)	Н	Н	h	1	Н	L
Hold	Н	Н	1	- 1	q	\overline{q}

Both outputs will be HIGH while both \overline{S}_D and \overline{C}_D are LOW, but the output states are unpredictable if \overline{S}_D and \overline{C}_D go HIGH simultaneously.

H, h = HIGH Voltage Level


L, I = LOW Voltage Level

X = Immaterial

I, h (q) = Lower case letters indicate the state of the referenced input (or output) one setup time prior to the HIGH-to-LOW clock transition

Data sheets





Data sheets



7475:

Truth Table


	Inputs	Output	
LE	ŌĒ	Dn	On
н	L	Н	н
н	L	L	L
L	L	X	On (no change)
X	Н	X	z

H - HIGH Voltage Level

L ~ LOW Voltage Level

X -- Immaterial


Z = High Impedance State



Método de las Transiciones



El objetivo es obtener un FF (AB) a partir de otro (CD). (Sincrónico o asincrónico)



$$C = f_1(A, B, Q^n)$$

$$D = f_2(A, B, Q^n)$$

Vamos a estudiarlo mediante un ejemplo: Obtener el FF JK a partir del RS.

Obtendremos: $S = f_1(J, K, Q^n)$ y $R = f_2(J, K, Q^n)$

Método de las Transiciones



Partimos de la TV ampliada del JK y analizamos sus transiciones con la TT del RS.

Qn	Qn+1	S	R
0	0	0	X
0	1	1	0
1	0	0	1
1	1	X	0

TT SR

TV	JK
----	----

Obtenemos:

J	K	Qn	Qn+1	S	R
0	0 <	0	0	0	X
0	0	1	1	Х	0
0	1	0	0	0	Х
0	1	1	0	0	1
1	0	0	1	1	0
1	0	1	1	Х	0
1	1	0	1	1	0
1	1	1	0	0	1


$$S = J \overline{\mathbf{Q}^n}$$

$$R = K Q^n$$


Método de las Transiciones



El circuito lógico de un JK sincrónico de nivel alto quedará:



También puedo obtener mediante este método un D a partir de un SR, un D a partir de un JK, etc.



Método de las Ecuaciones Características



Consiste en igualar las EC de ambos FF. Ejemplo: Obtener un T a partir de un JK.

$$Q^{n+1} = J \ \overline{\mathbf{Q}^n} + \overline{\mathbf{K}} \ Q^n$$

$$Q^{n+1} = T \ \overline{Q^n} + \overline{T} \ Q^n$$

Comparando obtenemos:

$$J = T$$
 y $K = T$

$$T$$

$$Clock$$

$$K$$

Método de las Ecuaciones Características



Otro ejemplo: Obtener un D a partir de un JK.

$$Q^{n+1} = J \ \overline{\mathbf{Q}^n} + \overline{K} \ Q^n$$


$$Q^{n+1} = D$$

$$Q^{n+1} = D \overline{Q^n} + D Q^n$$

Comparando obtenemos:

$$J = D$$
 y $\overline{K} = D$

Por lo tanto: $K = \overline{D}$




Máquina de Mealy



Memoria de estado: n biestables 2ⁿ estados posibles reloj

Lógica de próximo estado: F = f(entradas, estado actual)

Lógica de salida: G = g(entradas, estado actual)



Máquina de Moore



Memoria de estado: n biestables 2ⁿ estados posibles reloj

Lógica de próximo estado: F = f(entradas, estado actual)

Lógica de salida: G = g(estado actual)

