# 《通信原理》 第五十七讲

# § 11.3 位同步

## 位同步是指在接收端的基带信号中提取码元定时的过程。

位同步是正确取样判决的基础,只有数字通信才需要,所提取的位同步信息是频率等于码速率的定时脉冲,相位则根据判决时信号波形决定,可能在码元中间,也可能在码元终止时刻或其他时刻。<u>实现方法也有插入导频法(外同步)和直接法(自同步)。</u>

## 一、 插入导频法

在基带信号频谱的零点处插入所需的位定时导频信号。其中,图(a)为常见的双极性不归零基带信号的功率谱,插入导频的位置是 1/T;图(b)表示经某种相关变换的基带信号,其谱的第一个零点为 1/2T,插入导频应在 1/2T处。




图 11-14 插入导频法频谱图

在接收端,对图 11-14(a)的情况,经中心频率为 1/T 的窄带滤波器,就可从解调后的基带信号中提取出位同步所需的信号;对图 11-14(b)的情况,窄带滤波器的中心频率应为 1/2T,所提取的导频需经倍频后,才得所需的位同步脉冲。

图 11-15 画出了<u>插入位定时导频</u>的系统框图,它对应于图 11-14(b)所示谱的情况。发端插入的导频为 1/2T,接收端在解调后设置了 1/2T窄带滤波器,其作用是取出位定时导频。移相、倒相和相加电路是为了从信号中消去插入导频,

使进入取样判决器的基带信号没有插入导频。这样做是为了避免插入导频对取样判决的影响。




图 11-15 插入位定时导频系统框图

此外,由于窄带滤波器取出的导频为 1/2T,图中微分全波整流起到了倍频的作用,产生与码元速率相同的位定时信号 1/T。图中两个移相器都是用来消除窄带滤波器等引起的相移。

<u>另一种导频插入的方法</u>是**包络调制法**。这种方法是用位同步信号的某种波形对移相键控或移频键控这样的恒包络数字已调信号进行附加的幅度调制,使其包络随着位同步信号波形变化;在接收端只要进行包络检波,就可以形成位同步信号。

设移相键控的表达式为

$$s_1(t) = \cos[\omega_c t + \varphi(t)] \tag{11.3-1}$$

利用含有位同步信号的某种波形对  $s_1(t)$  进行幅度调制, 若这种波形为升余弦波形,则其表示式为

$$m(t) = \frac{1}{2}(1 + \cos\Omega t)$$
 (11.3-2)

式中的 $\Omega = 2\pi/T$ ,T为码元宽度。幅度调制后的信号为

$$s_2(t) = \frac{1}{2} (1 + \cos \Omega t) \cos[\omega_c t + \varphi(t)]$$
 (11.3-3)

接收端对 $s_2(t)$ 进行包络检波,<mark>包络检波器的输出为 $\frac{1}{2}(1+\cos\Omega t)$ </mark>,除去直流

# 分量后,就可获得位同步信号 $\frac{1}{2}$ cos $\Omega t$ 。

除了以上两种在频域内插入位同步导频之外,还可以在时域内插入,其原理 与载波时域插入方法类似。

## 二、直接法

这一类方法是发端不专门发送导频信号,而直接从接收的数字信号中提取位同步信号。

直接提取位同步的方法又分滤波法和特殊锁相环法。

#### a) 滤波法

#### 1) 波形变换一滤波法

不归零的随机二进制序列,不论是单极性还是双极性的,当 P(0)=P(1)=1/2时,都没有 f=1/T,2/T 等线谱,因而不能直接滤出 f=1/T 的位同步信号分量。但是,若对该信号进行某种变换,其谱中含有 f=1/T 的分量,然后用窄带滤波器取出该分量,再经移相调整后就可形成位定时脉冲。这种方法的原理框图如图 11-16 所示。它的特点是先形成含有位同步信息的信号,再用滤波器将其取出。图中的波形变换电路可以用微分、整流来实现。




图 11-16 滤波法原理图

#### 2) 包络检波—滤波法

这是一种从频带受限的中频 PSK 信号中提取位同步信息的方法,其波形图 如图 11-17 所示。当接收端带通滤波器的带宽小于信号带宽时,使频带受限的 2PSK 信号在相邻码元相位反转点处形成幅度的"陷落"。经包络检波后得到图 11-17(b)所示的波形,它可看成是一直流与图 11-17(c)所示的波形相减,而图(c) 波形是具有一定脉冲形状的归零脉冲序列,含有位同步的线谱分量,可用窄带滤波器取出。




图 11-17 从 2PSK 信号中提取位同步信息

#### b) 锁相法

我们把采用锁相环来提取位同步信号的方法称为锁相法。采用高稳定度的振荡器(信号钟),从鉴相器所获得的与同步误差成比例的误差信号不是直接用于调整振荡器,而是通过一个控制器在信号钟输出的脉冲序列中附加或扣除一个或几个脉冲,这样同样可以调整加到减相器上的位同步脉冲序列的相位,达到同步的目的。这种电路可以完全用数字电路构成全数字锁相环路。

用于位同步的全数字锁相环的原理框图如图 11-18 所示,它由信号钟、控制器、分频器、相位比较器等组成。其中:

**信号钟**包括一个高稳定度的振荡器(晶体)和整形电路。若接收码元的速率为 F=1/T,那么振荡器频率设定在nF,经整形电路之后,输出周期性脉冲序列,其 周期  $T_0=1/nF=T/n$  ;

控制器包括扣除门(常开)、附加门(常闭)和"或门",它根据比相器输出的控制脉冲("超前脉冲"或"滞后脉冲")对信号钟输出的序列实施扣除(或添加)脉冲。

**分频器**是一个计数器,每当控制器输出n个脉冲时,它就输出一个脉冲。控制器与分频器的共同作用的结果就调整了加至比相器的位同步信号的相位。

相位比较器将接收脉冲序列与位同步信号进行相位比较,以判别位同步信号究 竟是超前还是滞后,若超前就输出超前脉冲,若滞后就输出滞后脉冲。




图 11-18 数字锁相原理框图

位同步数字环的工作过程简述如下:由高稳定晶体振荡器产生的信号,经整形后得到周期为T<sub>0</sub>和相位差T<sub>0</sub>/2的两个脉冲序列(a)和(b)[图 11-19(a)、(b)]。<u>脉冲序列(a)通过常开门、或门并经n次分频后</u>,输出本地位同步信号[图 11-19(c)]。为了与发端时钟同步,分频器输出与接收到的码元序列同时加到相位比较器进行比相。如果两者完全同步,此时相位比较器没有误差信号,本地位同步信号作为同步时钟;如果本地位同步信号相位超前于接收码元序列时,相位比较器输出一个超前脉冲加到常开门(扣除门)的禁止端将其关闭,扣除一个(a)路脉冲[图 11-19(d)],使分频器输出脉冲的相位滞后 1/n周期(360°/n),如图 11-19(e)所示;如果本地同步脉冲相位滞后于接收码元脉冲时,比相器输出一个滞后脉冲去打开"常闭门(附加门)",使脉冲序列(b)中的一个脉冲能通过此门及或门,正因为两脉冲序列(a)和(b)相差半个周期,所以脉冲序列(b)中的一个脉冲能插到"常开门"输出脉冲序列(a)中[图 11-19(f)],使分频器输入端附加了一个脉冲,于是分频器的输出相位就提前 1/n周期,如图 11-19(g)所示。经过若干次<mark>调整</mark>后,使分频器输出的脉冲序列与接收码元序列达到同步的目的,即<mark>实现了位同步</mark>。




图 11-19 位同步脉冲的相位调整