





正反器之特性表

D	D型正反器				
D	Q(t	+1)			
0	0	重置爲0			
1	1	設置爲1			

T型正反器				
Т	Q(t+1)			
0	Q(t) 狀態未改變			
1	Q'(t) 補數輸出			



特性方程式

*D型正反器之特性方程式爲

$$Q(t+1) = D$$


$$Q(t+1) = JQ' + K'Q$$


Q(t+1) = JQ' + K'Q * JK正反器之特性方程式為

$$Q(t+1) = JQ' + K'Q$$

*T型正反器之特性方程式為

$$Q(t+1) = T \oplus Q = TQ' + T'Q$$







5-4時控序向電路分析

- *狀態方程式:
- ★圖5-15電路之狀態方程式爲

$$A(t+1) = A(t)x(t) + B(t)x(t)$$

$$B(t+1) = A'(t)x(t)$$

$$y(t) = [A(t) + B(t)]x'(t)$$

*或表示爲

$$A(t+1) = Ax + Bx$$

$$B(t+1) = A'x$$

$$y = (A + B)x'$$



狀態表

★圖5-15的狀態表


目前	狀態	輸入	次一	狀態	輸出
A	В	X	A	В	y
0	0	0	0	0	0
0	0	1	0	1	0
0	1	0	0	0	1
0	1	1	1	1	0
1	0	0	0	0	1
1	0	1	1	0	0
1	1	0	0	0	1
1	1	1	1	0	0



另一種形式的狀態表

*表5-3 狀態表的第二種形式

目前狀態	次一	├狀態	輸出	
	x=0 x=1		x=0	x=1
AB	AB	AB	y	y
00	00	01	0	0
01	00	11	1	0
10	00	10	1	0
11	00	10	1	0






正反器輸入方程式或稱爲輸入函數,係採用正反器的輸入符號代表輸入方程式的變數而下標則表示正反器輸出的名稱

- ★舉例而言,敘述一個具有輸入x和y的OR 閘連接到正反器的輸入D,而它的輸出標示爲Q,其輸入方程式表示爲
- $D_0 = x + y$
- **★圖5-15電路之輸入方程式**及輸出方程式可表示爲

$$D_A = Ax + Bx$$

$$D_B = A'x$$

$$y = (A + B)x'$$





D型正反器的分析

★圖5-17之輸入及輸出方程式爲

$$D_A = A \oplus x \oplus y$$
$$A(t+1) = A \oplus x \oplus y$$

- *因爲對D型正反器而言,其次一狀態與輸
- ★輸入D相同



JK正反器的分析

- 一個使用JK或T正反器的序向電路,其次 態值可由下列程序獲得:
- **★1、用現態和輸入變數的觀點決定正反器**
- * 的輸入方程式。
- **★2、列出每一個輸入方程式的**二元值。
- ★3、使用相對應的正反器特性表決定狀態
- * 表中的次態值。






圖5-18之輸入及狀態方程式

*如圖5-18所示。電路的輸入方程式爲

$$J_A = B$$

$$K_A = Bx'$$

$$J_{B} = x'$$

$$K_B = A'x + Ax' = A \oplus x$$

*正反器的特性程式可 藉由將A ,B取代Q 的名稱而得


$$A(t+1) = JA' + K'A$$

$$B(t+1) = JB' + K'B$$


★將J_A, K_A代入則A的 狀態方程式爲:

$$A(t+1) = BA' + (Bx')'A = A'B + AB' + Ax$$

$$B(t+1) = x'B' + (A \oplus x)'B = B'x' + ABx + A'Bx'$$












表5-5 圖5-20序向電路之狀態表

<u> </u>	11 1/4/15	#7 7	→	11 1/415	11 4±
日則	狀態	輸入	次一	狀態	輸出
A	В	X	A	В	y
0	0	0	0	0	0
0	0	1	0	1	0
0	1	0	0	1	0
0	1	1	1	0	0
1	0	0	1	0	0
1	0	1	1	1	0
1	1	0	1	1	1
1	1	1	0	0	1



**密利和莫爾模型


- ★圖5-15為密利機範例
- ★圖5-18及圖5-20則爲莫耳機範例



5-5 序向電路的硬體描述語言

★動作模式(behavioral modeling):

- *在Verilog HDL中,有兩種動作敘述: initial和always。Initial動作在時間t=0開 始執行,always動作則是重複地執行直 到模擬完成爲止。
- *在一個模組中,可使用關鍵字initial和 always來宣告動作,伴隨在一個敘述 (statement)或一個區塊(block)敘述 前後的關鍵字爲begin和end。



```
## HDL範例 5-1

//Description of D latch (see Fig.5-6)

module D-latch (Q,D,control);

output Q;

input D,control;

reg Q;

always @ (control or D)

if (control) Q=D; //same as: if

(control ==1)

endmodule
```

```
HDL 範例 5-2
 //D flip-flop
  module D-FF (Q, D, CLK);
   output Q;
    input D, CLK;
    reg Q;
  always @ (posedge CLK)
★ Q=D;
endmodule
// D flip-flop with asynchronous reset.
* module DFF (Q, D, CLK, RST);
    output Q;
    input D, CLK, RST;
    reg Q;
 always @ (posedge CLK or negedge RST)
    if (\simRST) Q=1'b0; //same as: if (RST ==0)
 * else Q=D ;
* endmodule
```

```
* HDL 範例 5-3
//T flip-flop from D flip-flop and gates
 module TFF (Q,T,CLK, RST);
 output Q;
   input T,CLK, RST;
   wire DT;

★ assign DT = Q ^ T

//Instantiate the D flip-flop
 DFF TF1 (Q,DT,CLK,RST) ;
* Endmodule
//JK flip-flop from D flip-flop and gates

★ module JKFF (Q, J, K, CLK, RST);
   output Q;
   input J, K, CLK, RST;
   wire JK;
<mark>≭</mark> assign JK= (J&~Q) │ (~K&Q)
```

```
#DL 範例 5-3:

//Instantiate the D flip-flop
    DFF JK1 (Q,JK,CLK,RST);
endmodule

// D flip-flop
module DFF (Q,D,CLK,RST);
output Q;
input D,CLK,RST;
reg Q;
always @ (posedge CLK or negedge RST)
if (~RST) Q = 1'b0;
else Q = D;
endmodule
```

```
**HDL 節例 5-5:

* // Mealy state diagram (Fig.5-16)

* module Mealy-mdl (x, y, CLK, RST);

* input x, CLK, RST;

* output y;

* reg y;

* reg [1:0] Prstate, Nxtstate;

* parameter S0 = 2'b00, S1 = 2'b01, S2 = 2'b10, S3 = 2'b11;

* always @ (posedge CLK or negedge RST)

* if (~RST) Prstate = S0: // Initialize to state S0

* else Prstate = Nxtstate; //Clock operations


* always @ (Prstate or x) //Determine next state

* case (Prstate)
```


```
★ HDL 範例5-5~:
       S0: if (x) Nxtstate = S1;
             else Nxtstate = S0;
       S1: if(x) Nxtstate = S3;
           else Nxtstate = S0;
       S2: if (\sim x) Nxtstate = S0;
             else Nxtstate = S2;
       S3 : if (\sim x) Nxtstate = S2 ;
             else Nxtstate = S0;
       endcase
 always @ (Prstate or x) //Evaluate output
     case (Prstate)
         S0: y=0;
         S1: if (x) y=1'b0; else y = 1'b1;
         S2: if (x) y=1'b0; else y = 1'b1;
         S3: if (x) y=1'b0; else y = 1'b1;
     endcase
 endmodule
```


```
★HDL 範例5-6:
  // Moore state diagram (Fig. 5-19)
  module Moore-mdl (x, AB, CLK, RST);
    input x, CLK, RST;
   output [1:0]AB;
    reg [1:0] state;
    parameter S0 =2'b00, S1 =2'b01, S2 =2'b10, S3 =2'b11;
      if (~RST) state = S0; // Initialize to state S0
    always @ (posedge CLK or negedge RST)
      else
      case (state)
       S0: if(x) state = S1; else state = S0;
       S1 : if(x) state = S2 ; else state = S3 ;
       S2: if (\sim x) state = S3; else state = S2;
       S3: if (\sim x) state = S0; else state = S3;
        endcase
    assign AB = state //output of flip-flops
 endmodule
```

```
★HDL 範例5-7:
* / / Structural description of sequential circuit
* / /See fig. 5-20(a)
* module Tcircuit (x, y, A, B, CLK, RST);
   input x, CLK, RST;
outout y, A, B;
wire TA, TB;
//Flip-flop input equations
   assign TB = x,
          TA = x \& B;
/ /Output equation
   assign y = A \& B;
/ / Instantiate T flip-flops
  T_FF BF (B, TB, CLK, RST);
   T_FF AF (A, TA, CLK, RST);
* endmodule
```




```
* HDL 範例5-7~~:
k initial
    begin
       RST = 0;
       CLK = 0;
    #5 RST = 0;
      repeat (16)
    #5 CLK = ~CLK;
    end
  initial
    begin
        x = 0;
    #15 x = 1;
       repeat (8)
    #10 x = -x;
    end
* end module
```





*表5-6 圖5-22狀態圖之狀態表						
	目前	次一	狀態	輸	出	
	狀態	X = 0	X = 1	X=0	X=1	
	a	a	b	0	0	
	b	c	d	0	0	
	c	a	d	0	0	
	d	e	f	0	1	
	e	a	f	0	1	
M	f	g	f	0	1	
来	g	a	f	0	1	







★表5-8簡化後之狀態表

目前	次一	狀態	輸出		
狀態	X = 0 $X = 1$		X=0	X=1	
a	a	b	0	0	
b	c	d	0	0	
c	a	d	0	0	
d	e	d	0	1	
e	a	d	0	1	






*表5-10 將第一種狀態指定用於簡化後 * 之狀態表

目前	次一	·狀態	輸出		
狀態	x=0	x=1	x=0	x=1	
000	000	001	0	0	
001	010	011	0	0	
010	000	011	0	0	
011	100	011	0	1	
100	000	011	0	1	




5-7 設計程序

- ▼同步序向電路的設計程序可摘要如下列步驟
- ***1、從文字敘述及所需要的操作規格,獲得電**
- * 路的狀態圖。
- ★2、如果需要,簡化狀態數量。
- ★3、指定狀態的二元值。
- ★4、獲得二元編碼的狀態表。
- ★5、選擇欲使用的正反器型式。
- **★6、推導出已簡化的輸入方程式及輸出方程**式。
- ★7、繪製邏輯圖。



*表5-11 順序偵測器之狀態表							
	目前狀態	輸入	次一狀態	輸出			
X	АВ	X	A B	у			
	0 0	0	0 0	0			
	0 0	1	0 0	0			
	0 1	0	1 0	0			
	0 1	1	0 0	0			
	1 0	0	0 1	0			
	1 0	1	1 1	0			
	1 1	0	0 1	1			
*	1 1	1	1 0	1			





*正反器的輸入方程式可直接由A與B的次態行獲得,並可表示成最小項的和爲

$$A(t+1) = D_A(A, B, x) = \Sigma(3,5,7)$$

$$B(t+1) = D_B(A, B, x) = \Sigma(1,5,7)$$


$$y(A,B,x) = \Sigma(6,7)$$

*簡化後之方程式爲

$$D_A = Ax + Bx$$

$$D_B = Ax + B'x$$


$$y = AB$$

















	*表5-14 3	位元二進位	計數器之狀	態表
	目前狀態	次一狀態	正反器輸入	
	$A_2 A_1 A_0$	$A_2 A_1 A_0$	T_{A2} T_{A1} T_{A0}	
	$\begin{bmatrix} 0 & 0 & 0 \\ 0 & 0 & 1 \end{bmatrix}$	0 0 1 0	$\begin{bmatrix} 0 & 0 & 1 \\ 0 & 1 & 1 \end{bmatrix}$	
16	0 1 0	0 1 1	0 0 1	
大	0 1 1 1 1 0 0	1 0 0	$\begin{bmatrix} 1 & 1 & 1 \\ 0 & 0 & 1 \end{bmatrix}$	
M	1 0 1	1 1 0	0 1 1	
3	1 1 0	$\begin{bmatrix} 1 & 1 & 1 \\ 0 & 0 & 0 \end{bmatrix}$	$\begin{bmatrix} 0 & 1 & 1 \\ 1 & 1 & 1 \end{bmatrix}$	
	1 1 1		1 1 1	

