Nand Support List v2.12 for A20

General Description:

- 1.the purpose of this document is to give a guide of nand seclection for people using our solution.
- 2.the vendors that are not mentioned here are not supported.
- 3.the following table show the current nand support list.
- 4.the appendix shows the nand code information(part number chart).
- 5.page/block/device size unit by Byte.

Definitions and Abbreviations Table:

SLC	single-level cell technology
MLC	multi-level cell technology
\checkmark	support and tested
×	not support
SNT	support but not tested
RTC	request to customer service

Nand Flash Driver Specification:

Acronyms	Chip	History	Date
V2.12	A20		2012.07.24



VENDOR	PART NUMBER	CELL	CEs	RBs	PAGE SIZE	BLOCK SIZE	DEVICE SIZE	PROCESS	V2.12	Note
	K9K2G08U0(A/M)	SLC	1	1	2K+64	128K+4K	256M		4	
	K9W4G08U0M	SLC	1	1	2K+64	128K+4K	512M		√	
	K9W4G08U1M	SLC	2	2	2K+64	128K+4K	512M		$\sqrt{}$	
	K9K4G08U0(A/M)	SLC	1	1	2K+64	128K+4K	512M		√	
	K9F4G08U0(A/M)	SLC	1	1	2K+64	128K+4K	512M		√	
	K9W8G08U1M	SLC	2	2	2K+64	128K+4K	1G		$\sqrt{}$	
	K9K8G08U0(A/M)	SLC	1	1	2K+64	128K+4K	1G		\checkmark	
	K9K8G08U1M	SLC	2	2	2K+64	128K+4K	1G		√	
	K9WAG08U0(A/M)	SLC	1	1	2K+64	128K+4K	2G		\checkmark	
	K9WAG08U1(A/M)	SLC	2	2	2K+64	128K+4K	2G		\checkmark	
	K9F8G08U0(A/M)	SLC	1	1	4K+128	256K+8K	1G		\checkmark	
	K9KAG08U0M	SLC	1	1	4K+128	256K+8K	2G		\checkmark	
	K9F1G08U0(A/B/M)	SLC	1	1	2K+64	128K+4K	128M		\checkmark	
	K9F2G08U0(A/M)	SLC	1	1	2K+64	128K+4K	256M		\checkmark	
	K9G4G08U0(A/M)	MLC	1	1	2K+64	256K+8K	512M		$\sqrt{}$	
Samsung	K9L8G08U0M	MLC	1	1	2K+64	256K+8K	1G		\checkmark	
Carrisarig	K9G8G08U0M	MLC	1	1	2K+64	256K+8K	1G		\checkmark	
	K9LAG08U0M	MLC	1	1	2K+64	256K+8K	2G		\checkmark	
	K9GAG08U0M/D	MLC	1	1	4K+128	512K+16K	2G		\checkmark	
	K9LBG08U0M/D	MLC	1	1	4K+128	512K+16K	4G		\checkmark	
	K9HBG08U1M	MLC	2	2	2K+64	256K+8K	4G		\checkmark	
	K9HCG08U0M	MLC	1	1	4K+128	512K+16K	8G		√	
	K9HCG08U1M	MLC	2	2	4k+128	512K+16K	8G		\checkmark	
	K9GBG08X0M	MLC	1	1	8K+436	1M+54.5K	4G	32nm	\checkmark	
	K9GAG08U0E	MLC	1	1	8K+436	1M+54.5K	2G	32nm	\checkmark	
	K9G8G08U0C	MLC	1	1	8K+436	1M+54.5K	1G		\checkmark	
	K9GBG08U0A	MLC	1	1	8K+640	1M+60K	4G	27nm	\checkmark	
+	K9GBGD8U0A	MLC	1	1	8K+640	1M+60K	4G	27nm	\checkmark	toogle nand
	K9GBG08U0B	MLC	1	1	8K+1K	1M+128K	4G	21nm	$\sqrt{}$	



K9LCG08U0A	MLC	1	1	8K+640	1M+80K	8G	27nm	$\sqrt{}$
K9HDG08U1A	MLC	2	2	8K+640	1M+80K	16G	27nm	V
K9LCG08U0B	MLC	. 1	_1	8K+1K	1M+128K	8G	21nm_	

Allwinner Technology CO., Ltd.

VENDOR	PART NUMBER	CELL	CEs	RBs	PAGE SIZE	BLOCK SIZE	DEVICE SIZE	PROCESS	V2.12	Note
	HY27UF081G2(A/M)	SLC .	1	1_	2K+64	128K+4K	128M			1
	HY27UF082G2(A/M)	SLC	1	1	2K+64	128K+4K	256M		√	
	HY27UH084G2M	SLC	1	1	2K+64	128K+4K	512M		√	
	HY27UF084G2M	SLC	1	1	2K+64	128K+4K	512M		\checkmark	
	HY27UG084G2M	SLC	1	1	2K+64	128K+4K	512M		\checkmark	
	HY27UF084G2B	SLC	1	1	2K+64	128K+4K	512M		\checkmark	
	HY27UG088G5M	SLC	2	2	2K+64	128K+4K	1G		\checkmark	
	HY27UG088G5B	SLC	2	2	2K+64	128K+4K	1G		\checkmark	
	HY27H088G2M	SLC	1	1	2K+64	128K+4K	1G		\checkmark	
	HY27UG088G2M	SLC	1	1	2K+64	128K+4K	1G		$\sqrt{}$	
	HY27UH08AG5M	SLC	2	2	2K+64	128K+4K	2G		√	
	HY27U4G8T2BTR	SLC	1	1	2K+64	128K+4K	512M		\checkmark	
	H27U1G8F2B	SLC	1	1	2K+64	128K+4K	128M		√	
	HY27UF082G2B	SLC	1	1	2K+64	128K+4K	256M		√	
	HY27UT084G2M	MLC	1	1	2K+64	256K+8K	512M		$\sqrt{}$	
	HY27UU088G5M	MLC	2	2	2K+64	256K+8K	1G		√	
	HY27UT088G2M	MLC	1	1	2K+64	256K+8K	1G		√	
	HY27UT088G2M	MLC	1	1	2K+64	256K+8K	1G		\checkmark	
	HY27UT088G2M	MLC	1	1	2K+64	256K+8K	1G		$\sqrt{}$	
	HY27UV08AG5M	MLC	2	2	2K+64	256K+8K	2G		$\sqrt{}$	
	HY27UU08AG5M	MLC	2	2	2K+64	256K+8K	2G		\checkmark	
Hynix	HY27UU08AG5M	MLC	2	2	2K+64	256K+8K	2G		\checkmark	

Allw11	nner Technolog	gy CO.	., Lt	d.						
НҮ	/27UU08AG5M	MLC	2	2	2K+64	256K+8K	2G		√	
H2	27UAG8T2A	MLC	1	1	4K+128	512K+16K	2G		√	
Н	/27UV08BG5M	MLC	2	2	2K+64	256K+8K	4G		√	
Н	/27UV08BG5M	MLC	2	2	2K+64	256K+8K	4G		\checkmark	
HY	′27UV08BG5M	MLC	2	2	2K+64	256K+8K	4G		\checkmark	
H2	7UBG8U5A	MLC	2	2	4K+224	512K+28K	4G		\checkmark	
H2	7UCG8V5M	MLC	2	2	4K+128	512K+16K	8G		\checkmark	
H2	7UCG8V5A	MLC	2	2	4K+224	512K+28K	8G	32nm	\checkmark	
H2	7UBG8T2A	MLC	1	1	8K+448	2M+112K	4G	32nm	\checkmark	
H2	27UCG8U5(D)A	MLC	2	2	8K+448	2M+112K	8G	32nm	\checkmark	
H2	7UDG8V5A	MLC	2	2	8K+448	2M+112K	16G	32nm	\checkmark	
H2	7UBG8T2M	MLC	1	1	4K+224	512K+28K	4G		\checkmark	
H2	7UAG8T2B	MLC	1	1	8K+448	2M+112K	2G	32nm	\checkmark	
H2	27U8G8T2B	MLC	1	1	4K+128	512K+16K	1G		\checkmark	
H2	7UBG8T2BTR	MLC	1	1	8K+448	2M+112K	4G	26nm	\checkmark	
H2	7UCG8U5BTR	MLC	2	2	8K+448	2M+112K	8G	26nm	\checkmark	
H2	7UCG8T2MYR	MLC	1	1	8K+448	2M+112K	8G	26nm	\checkmark	LGA 封装
H2	7UBG8T2CTR	MLC	1	1	8K+640	2M+160K	4G	20nm	\checkmark	
H2	7UCG8T2ATR	MLC	1	1	8K+640	2M+160K	8G	20nm	√	
H2	7UCG8T2BYR	MLC	1	1	16K+1280	4M+320K	8G	20nm	\checkmark	LGA 封装
H2	7UCG8T2BTR	MLC	1	1	16K+1280	4M+320K	8G	20nm	\checkmark	



VENDOR	PART NUMBER	CELL	CEs	RBs	PAGE SIZE	BLOCK SIZE	DEVICE SIZE	PROCESS	V2.12	Note
	MT29F2G08AAC	SLC -	+	†	2K+64	128K+4K	256M			
	MT29F4G08BAB	SLC	1	1	2K+64	128K+4K	512M		√	
	MT29F4G08AAA	SLC	1	1	2K+64	128K+4K	512M		\checkmark	
	MT29F8G08FAB	SLC	2	2	2K+64	128K+4K	1G		\checkmark	
	MT29F8G08DAA	SLC	2	2	2K+64	128K+4K	1G		\checkmark	
	MT29F8G08BAB	SLC	1	1	2K+64	128K+4K	1G		\checkmark	
	MT29F16G08FAB	SLC	2	2	2K+64	128K+4K	2G		\checkmark	
	MT29F4G08MAA	MLC	1	1	2K+64	256K+8K	512M		\checkmark	
	MT29F8G08QAA	MLC	2	2	2K+64	256K+8K	1G		\checkmark	
	MT29F8G08MAA	MLC	1	1	2K+64	256K+8K	1G		\checkmark	
	MT29F16GTAA	MLC	2	2	2K+64	256K+8K	2G		\checkmark	
	MT29F16G08QAA	MLC	2	2	2K+64	256K+8K	2G		\checkmark	
	MT29F32G08TAA	MLC	2	2	2K+64	256K+8K	4G		\checkmark	
MICRON	MT29F32G08TAA	MLC	2	2	2K+64	256K+8K	4G		\checkmark	
	MT29F32G08CBAAA	MLC	1	1	4K+218	512K+27K	4G	34nm	\checkmark	
	MT29F32G08CBABA	MLC	1	1	4K+224	1024K+56K	4G	34nm	\checkmark	
	MT29F64G08CFAAA	MLC	2	2	4K+218	512K+27K	8G	34nm	\checkmark	
	MT29F64G08TAA	MLC	2	2	4K+128	512K+16K	8G	34nm	\checkmark	
	MT29F128G08CJAAA	MLC	2	2	4K+218	512k+27K	16G	34nm	\checkmark	
	MT29F128G08CJABA	MLC	2	2	4K+218	512k+27K	16G	34nm	\checkmark	
	MT29F64G08CBAAA	MLC	1	1	8K+448	2M+112K	8G	25nm	\checkmark	
	MT29F32G08CBACA	MLC	1	1	4K+224	1M+56K	4G	25nm	\checkmark	

Allwinner Technology CO., Ltd

MT29F16G08CBABA	MLC	1	1	4K+224	1M+56K	2G	34nm	V	
MT29F16G08CBACA	MLC	1	1	4K+224	1M+56K	2G	25nm	√ J	
MT29F128G08CFAAA	MLC	2	2	8K+448	2M+112K	16G	25nm	$\sqrt{}$	
MT29F64G08CBABA	MLC	1	1	8K+744	2M+186K	8G	20nm	\checkmark	
MT29F32G08CBADA	MLC	1	1	8K+744	2M+186K	4G	20nm	\checkmark	

VENDOR	PART NUMBER	CELL	CEs	RBs	PAGE SIZE	BLOCK SIZE	DEVICE SIZE	PROCESS	V2.12	Note
	JS29F02G08AAN	SLC	1 -	1 -	2K+64	128K+4K	256M			
	JS29F04G08BAN	SLC	1	1	2K+64	128K+4K	512M		√	
	JS29F04G08AAN	SLC	1	1	2K+64	128K+4K	512M		√	
	JS29F08G08FAN	SLC	1	1	2K+64	128K+4K	1G		√	
	JS29F08G08BAN	SLC	1	1	2K+64	128K+4K	1G		√	
	JS29F16G08FAN	SLC	2	2	2K+64	128K+4K	2G		√	
	JS29F08G08AAM	MLC	1	1	2K+64	256K+8K	1G		√	
	JS29F16G08CAM	MLC	2	1	2K+64	256K+8K	2G		√	
	JS29F32G08FAM	MLC	2	2	2K+64	256K+8K	4G		√	
	JS29F32G08FAM	MLC	2	2	2K+64	256K+8K	4G		√	
	JS29F32G08AAMD2	MLC	1	1	4K+218	512K+27K	4G		√	
INTEL	JS29F32G08CAMC1	MLC	2	2	4K+218	512K+27K	4G		√	
	JS29F64G08CAMD2	MLC	2	2	4K+218	512K+27K	8G		√	
	JS29F64G08FAMC1	MLC	2	2	4K+218	512K+27K	8G	34nm	√	
	JS29F32G08AAMDB	MLC	1	1	4K+224	1M+56K	4G	34nm	√	
	JS29F64G08CAMDB	MLC	2	2	4K+224	1M+56K	8G	34nm	√	
	JS29F64G08AAME1	MLC	1	1	8K+448	2M+112K	8G	25nm	√	
<u>.</u> 	JS29F64G08ACME3	MLC	1	1	8K+448	2M+112K	8G	25nm	√	
	JS29F16B08CCME3	MLC	2	2	8K+448	2M+112K	16G	25nm	\checkmark	
	JS29F32B08JCME3	MLC	4	4	8K+448	2M+112K	32G	25nm	√	
	JS29F64G08ACMF3	MLC	1	1	8K+744	2M+186K	8G	20nm	√	
	JS29F16B08CCMF3	MLC	2	2	8K+744	2M+186K	16G	20nm	√	

8K+744

2M+186K

32G

20nm

JS29F32B08JCMF3

MLC

M Allv	winner Technolog	gy CO	., Lt	d.		1				1
VENDOR	PART NUMBER	CELL	CEs	RBs	PAGE SIZE	BLOCK SIZE	DEVICE SIZE	PROCESS	V2.12	Note
	TC58NVG0S3ETA00	SLC .	1	1_	2K+64	128K+4K	128M			
	TH58NVG6D1DTH20	MLC	2	2	4K+224	512K+27K	8G		\checkmark	
	TH58NVG5D1DTG20	MLC	2	2	4K+218	512K+27K	4G		\checkmark	
	TC58NVG4D2FTA00	MLC	1	1	8K+448	1M+56K	2G		\checkmark	
	TC58NVG5D2FTA00	MLC	1	1	8K+448	1M+56K	4G		\checkmark	
	TC58NVG6D2FTA20	MLC	2	2	8K+448	1M+56K	8G		\checkmark	
	TC58NVG4D2HTA00	MLC	1	1	8K+640	1M+80K	2G	24nm	\checkmark	
TOSHIBA	TC58NVG5D2HTA00	MLC	1	1	8K+640	1M+80K	4G	24nm	\checkmark	
	TC58NVG6D2GTA00	MLC	1	1	8K+640	1M+80K	8G	24nm	\checkmark	
	TH58NVG7D2GTA20	MLC	2	2	8K+640	1M+80K	16G	24nm	\checkmark	
-	TC58TEG5DCJTA00	MLC	1	1	16K+1280	4M+320K	4G	19nm	\checkmark	
	TC58NVG6DCJTA00	MLC	1	1	16K+1280	4M+320K	8G	19nm	\checkmark	
	TC58TEG6DCJTA00	MLC	1	1	16K+1280	4M+320K	8G	19nm	\checkmark	
	TC58TEG6DDJTA00	MLC	1	1	16K+1280	4M+320K	8G	19nm	\checkmark	
	TH58TEG7DCJTA20	MLC	2	2	16K+1280	4M+320K	16G	19nm	√	

Allwinner Technology CO., Ltd.

VENDOR	PART NUMBER	CELL			PAGE SIZE	BLOCK SIZE	DEVICE SIZE	PROCESS	V2.12	Note
	SDTNQGAMA-008G	MLC .	1_	1_	16k+1280	4M+320K	8G	19nm		
	SDTNQFAMA-004G	MLC	1	1	16k+1280	4M+320K	4G	19nm	\checkmark	
SANDISK										

Allwinner Technology CO., Ltd.

PART NUMBER	CELL	CEs	RBs	PAGE SIZE	BLOCK SIZE	DEVICE SIZE	PROCESS	V2.12	Note
ASU1GA30HT	SLC	1	1	2K+64	128K+4K	128M		4	
PSU1GA30HT	SLC	1	1	2K+64	128K+4K	128M		\checkmark	
	ASU1GA30HT	ASU1GA30HT SLC	ASU1GA30HT SLC 1	ASU1GA30HT SLC 1 1	ASU1GA30HT SLC 1 1 2K+64	ASU1GA30HT SLC 1 1 2K+64 128K+4K	ASU1GA30HT SLC 1 1 2K+64 128K+4K 128M	ASU1GA30HT SLC 1 1 2K+64 128K+4K 128M	ASU1GA30HT SLC 1 1 2K+64 128K+4K 128M ✓