Universidade Federal de São Carlos

Centro de Ciências Exatas e de Tecnologia Departamento de Computação 027359 - Arquitetura e Organização de Computadores 1 Prof. Luciano Neris

Exercícios 05

1. Assuma que cada estágio do pipeline do processador MIPS tenha as seguintes latências:

	IF	ID	EX	MEM	WB
a.	250ps	350ps	150ps	300ps	200ps
b.	200ps	170ps	220ps	210ps	150ps

- I. Qual seria o tempo de um ciclo de clock em versões com a técnica de pipelining, sem pipelining (monociclo) ?
- II. Qual é a latência total para executar uma instrução LW, nas versões com e sem pipelining ?
- III. Se você pudesse dividir um dos estágios do pipeline em 2 novos estágios, cada um deles tendo metade da latência do estágio original, qual estágio você dividiria, e qual seria o novo tempo do ciclo de clock do processador ?
- 2. Considerando às seguintes instruções MIPS:

	Instrução			
a.	SW R16, -100(R6)			
b.	OR R2, R1, R0			

Conforme cada uma delas é executada, quais dados/sinais são armazenados nos registradores de pipeline entre cada um dos estágios do datapath da Figura 1?

PCSre

| DIEX | WB | EXMEM | WB | MEMWB | MEMW

Figura 1. Fluxo de dados do MIPS.

3. Assumindo que instruções abaixo são executadas no datapath da Figura 1, de acordo com a frequência relativa entre a totalidade delas responda os itens a, b e c.

	ADD	BEQ	LW	SW
a.	40%	30%	25%	5%
b.	60%	10%	20%	10%

- I. Assumindo que nenhuma parada (stall) ocorra, e que 60% de todos os desvios condicionais ocorram, qual é a porcentagem de ciclos de clock em que o somador do estágio EX produz um valor que é utilizado de fato?
- II. Assumindo que nenhuma parada (stall) ocorra, qual é a porcentagem de ciclos em que todas as portas (read1, read2, write1) do arquivo de registradores são utilizadas?
- III. Assumindo que nenhuma parada (stall) ocorra, qual é a porcentagem de ciclos em que a memória de dados é usada?
- 4. Quais são os registradores utilizados no MIPS pipeline, quais são os sinais de controle neles presentes, e quais são os sinais que são usados no estágio imediatamente seguinte?
- 5. Dada a sequencia de instruções:

Iw \$5, 0(\$6) add \$2, \$3, \$4 sw \$6, 0(\$6) and \$2, \$5, \$7 or \$4, \$5, \$6

- a) Em que estágios estão as instruções quando a última instrução está no estágio IF (busca de instrução)?
- b) Quais são os sinais de controle presentes nos registradores de pipeline entre os estágios do pipeline quando a última instrução está no estágio IF?
- c) Dos sinais listados no item b, quais são usados imediatamente nesse mesmo ciclo, ou seja, no estágio subsequente?
- d) Quais são os dados contidos no registrador MEM/WB nesse mesmo ciclo?