## Universidade Federal de São Carlos

Centro de Ciências Exatas e de Tecnologia Departamento de Computação 027359 - Arquitetura e Organização de Computadores 1 Prof. Luciano Neris

## Exercícios 06 - Respostas

1.

<b>I1:</b>	lw \$a1, 4(\$sp)	# \$a1 ← Mem[4 + \$sp]
<b>I2:</b>	sw \$a1, 0(\$v0)	# \$a1 → Mem[0 + \$v0]
<b>I3:</b>	addi \$sp, \$sp, -4	# \$sp ← \$sp - 4
14:	sw \$a0, 8(\$sp)	# \$a0 → Mem[8+\$sp]
<b>I5:</b>	addi \$a0, \$a0, -2	# \$a0 ← \$a0 -2

Instruções	Registrador
l1 e l2	\$a1
I1 e I3	\$sp
13 e 14	\$sp
14 e 15	\$a0

2.

		ciclos													
	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
I1: add R1, R2, R3	ı	D	х	м	w										
12: sub R2, R3, R2		1	D	Х	М	w									
13: add R3, R1, R3			T	-	D	Х	М	W							
14: lw R4, 10 (R7)					1	D	Х	М	w						
15: add R5, R1, R2						1	D	Х	М	w					

3.

		ciclos de relógio															
	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17
I1: lw <b>\$2</b> , 100(\$5)	T	D	Х	М	w												
I2: add <b>\$1</b> , <b>\$2</b> , \$3		ı	-	-	D	Х	М	W									
l3: sub \$3, \$2, <b>\$1</b>					Τ	-	-	D	Х	М	W						
I4: sw \$2, 50(\$1)								Τ	D	X	М	W					
15: add <b>\$2</b> , \$3, \$3									ī	-	D	Х	М	W			
I6: sub \$2, <b>\$2</b> , \$4											ı	-	-	D	X	М	W

4.

A instrução add \$5, \$2, \$4 depende da instrução sub \$2, \$4, \$6 – no registrador \$2. Solução: antecipação.

A instrução or \$7, \$2, \$8 depende da instrução sub \$2, \$4, \$6 – no registrador \$2. Solução: antecipação.

A instrução lw \$9, 10(\$7) depende da instrução or \$7, \$2, \$8 – no registrador \$7. Solução: antecipação.

A instrução sw \$7, 10( \$5) depende da instrução or \$7, \$2, \$8 – no registrador \$7. Solução: antecipação – observando que esse circuito de antecipação não é o mesmo circuito de antecipação colocado no estágio EX, e sim, um circuito que deve ser colocado no estágio M.

5.

I.

	Instruction Sequence	With Forwarding	Without Forwarding
a.	I1: ADD R1,R2,R1 I2: LW R2,0(R1) I3: LW R1,4(R1) I4: OR R3,R1,R2	(R1)  3 to  4	(R1)  1 to  2,  3 (R2)  2 to  4 (R1)  3 to  4
b.	I1: LW R1,0(R1) I2: AND R1,R1,R2 I3: LW R2,0(R1) I4: LW R1,0(R3)	(R1)  1 to  2	(R1)  1 to  2 (R1)  2 to  3

II.

	Instruction Sequence	RAW
a.	I1: ADD R1,R2,R1 I2: LW R2,O(R1) I3: LW R1,4(R1) I4: OR R3,R1,R2	(R1)  1 to  2 (30 overrides -1)
b.	I1: LW R1,0(R1) I2: AND R1,R1,R2 I3: LW R2,0(R1) I4: LW R1,0(R3)	(R1) I1 to I2 (0 overrides 4)

III.

		Instruction Sequence with Forwarding Stalls	Execution without Forwarding	Values after Execution
•	a.	I1: ADD R1,R2,R1 I2: LW R2,O(R1) I3: LW R1,4(R1) Stall I4: OR R3,R1,R2	R1 = 30 (Stall and after) R2 = 0 (I4 and after) R1 = 0 (after I4) R3 = 30 (after I4)	R0 = 0 R1 = 0 R2 = 0 R3 = 30
	b.	I1: LW R1,0(R1)     Stall I2: AND R1,R1,R2 I3: LW R2,0(R1) I4: LW R1,0(R3)	R1 = 0 (I3 and after)  R1 = 4 (after I4)  R2 = 0  R1 = 0	R0 = 0 R1 = 0 R2 = 0 R3 = 3000