
#### 0273359 - Arquitetura e Organização de Computadores 1



### Datapath e Controle Multiciclo para MIPS

Luciano de Oliveira Neris

luciano@dc.ufscar.br

Adaptado de slides do prof. Marcio Merino Fernandes

Fonte: http://www.techspot.com/article/904-history-of-the-personal-computer-part-5


Departamento de Computação Universidade Federal de São Carlos






#### Datapath Monociclo

- Cada instrução é executada em um 1 ciclo de clock
- Ciclo de clock deve ser longo o suficiente para executar a instrução mais longa
- Desvantagem: velocidade global limitada à velocidade da instrução mais lenta




#### Datapath Monociclo




#### Datapath Monociclo

- Viola o princípio de "tornar o caso comum mais rápido"
- Datapaths monociclo não são mais utilizados em processadores modernos
- É mais eficiente executar cada instrução em um número variável de ciclos mais rápidos, utilizando apenas o necessário
- Este é o principio básico do datapath multiciclo

- Quebra o ciclo de execução em vários passos
- Executa cada passo em um ciclo de clock
- Cada instrução usa apenas o número de ciclos que ela necessita






#### Vantagens:

- Redução no tempo médio de execução de cada instrução
- Uma mesma unidade funcional pode ser utilizada em ciclos distintos de uma mesma instrução (ou seja, utilizada mais de uma vez).
  - \* Utilizar multiplexadores para determinar a origem dos dados
- Pergunta: Como subdividir o datapath / instruções?


- Esquema geral: partindo do datapath monociclo, acrescentar registradores temporários para armazenar valores entre entre as diversas unidades funcionais utilizadas por uma instrução.
  - Esses registradores são "invisíveis" ao programador
  - Sua função é evitar perda de sincronização nas transições de clock
- Dessa forma, subdivide-se o ciclo longo por uma sequencia de ciclos mais curtos

- Uma única memória para instruções e dados
- Apenas uma ULA (dispensa os uso de somadores extras)
- Dados a serem usados na mesma instrução um ciclo de relógio posterior ficam armazenados nos registradores não-visíveis ao programador
- Dados a serem usados em outras instruções devem ser armazenados em elementos de memória visíveis ao programador (banco de registradores, PC ou memória)

- IR (registrador de instrução) usado para guardar a saída da memória para uma leitura de instrução
- MDR (registrador de dados da memória) usado para guardar a saída da memória para uma leitura de dados
- A e B usados para conter os valores dos registradores operandos lidos do banco de registradores
- ALUOut contém a saída da ALU



#### Sinais de Controle



#### Memória única:


 Requer um MUX para selecionar se o endereço de acesso à memória vem de PC (instrução) ou de SaídaALU (dados)

#### ALU única:


- Um MUX adicional é incluído na primeira entrada para escolher entre o registrador A ou o PC
- O MUX da segunda entrada da ALU é expandido para quatro entradas, a fim de poder selecionar a constante 4 (incremento do PC) e o campo offset estendido e deslocado (desvios)

- □ Três origens para o valor de PC:
  - Saída da ALU (PC + 4) (Entrada 0): este valor sempre será armazenado no PC
  - Registrador ULASaída, onde é armazenado o endereço de desvio, após ele ser calculado (Entrada 1):este registrador armazena o endereço-alvo do desvio condicional, após este ter sido calculado pela ULA (beq)
  - □ 26 bits menos significativos do IR deslocados de 2 à esquerda e concatenados com os 4 bits mais significativos de PC+4, no caso de jumps (Entrada 2)

#### □ Três origens para o valor de PC:



#### Sinais de Controle




- Passos (etapas) das Instruções
  - 1. Busca da instrução
  - 2. Decodificação da instrução
    - Leitura dos registradores mesmo que não sejam utilizados
    - Cálculo do endereço do branch mesmo que instrução não seja branch
  - 3. Execução da operação
    - Instruções tipo R
    - Cálculo do endereço efetivo do operando instruções load e store
    - Determinar se branch deve ser executado instrução branch
  - 4. Acesso à memória
    - Instruções load e store
    - Escrita de registrador instruções tipo R
  - 5. Escrita de registrador
    - Instrução load

- □ Execução de Instruções
  - 1. Busca da Instrução (e incremento do PC)

$$RI = Mem[PC];$$
  
 $PC = PC + 4;$ 

Estas operações ocorrem em paralelo

Execução de Instruções: busca




- □ Execução de Instruções
  - 2. Decodificação (Geração dos Sinais de Controle) e Leitura de Rs e Rt

```
A = Reg[ RI[25-21] ];
B = Reg[ RI[20-16] ];
ULASaída = PC + (extensão de sinal (RI[15-0]) << 2 )
```

Estas operações ocorrem em paralelo

□ Execução de Instruções: leit. Rs e Rt e decodificação




#### □ Execução de Instruções

- 3. Execução da Instrução:
  - Referência à memória (lw e sw)
    ULASaída = A + extensão de sinal(RI[15-0]);
  - Tipo R ULASaída = A op B;
  - Desvio Condicional


Desvio Incondicional

$$PC = PC[31-28] || (RI[25-0] << 2);$$


Execução de Instruções: execução lw/sw




Execução de Instruções: execução tipo R



Execução de Instruções: execução beq



Execução de Instruções: execução jump



#### □ Execução de Instruções

- 4. Final da Execução de sw e Tipo R:
  - lw:

```
RDM = Mem[ULASaída];
```


SW:

```
Mem[ULASaída] = B;
```


Tipo R:

Reg[ RI[15-11] ] = ULASaída;


Execução de Instruções: lw lê dado da memória



Execução de Instruções: conclui sw



Execução de Instruções: conclui tipo R




### □ Execução de Instruções

- 5. Final da Execução de lw:
  - lw:

Reg[RI[20-16]] = RDM;


Execução de Instruções: conclui lw



#### Passos Necessários para Cada Instrução


Nome do passo	Instrução tipo R	Instrução lw	Instrução sw	Instrução de desvio condicional	Instrução de desvio incondicional		
Busca da instrução	RI = Mem[PC] PC = PC + 4						
Decodificação da instrução & leitura dos registradores Rs e Rt & cálculo do endereço de desvio (cond.)	A = Reg [RI[25-21]] B = Reg [RI[20-16]] ULASaída = PC + (extensão de sinal(RI[15-0]) <<2)						
Execução, cálculo do endereço de acesso à memória, término de uma instrução branch/jump	ULAOp = A op B	ULASaída = A + extensão de sinal (RI[15-0])		Se (A == B) então PC = ULASaída	PC = PC[31-28]    (RI[25-0] <<2)		
Término de uma instrução store word ou de tipo R	Reg [RI[15-11]] = ULASaída	RDM = Mem [ULASaída]	Mem [ULASaída] = B				
Término de uma instrução load word		Reg[RI[20-16]] = RDM					
Número de passos	4	5	4	3	3		

#### Máquina de Estados




#### Passos Necessários para Cada Instrução


Nome do passo	Instrução tipo R	Instrução Iw	Instrução sw	Instrução beq	Instrução j			
Busca da instrução	0 RI = Mem[PC] PC = PC + 4							
Decodificação da instrução & leitura dos registradores Rs e Rt & cálculo do endereço de desvio (cond.)	A = Reg [RI[25-21]]  B = Reg [RI[20-16]]  ULASaída = PC + (extensão de sinal(RI[15-0]) <<2)							
Execução, cálculo do endereço de acesso à memória, término de uma instrução branch/jump	ULAOp = A op. 6	ULASaída = A + extensão de (RI[15-0])		Se (A == B) & 8 PC = ULASalus	PC = PC[: 9]   (RI[25-0] 92)			
Término de uma instrução store word ou de tipo R	Reg [RI[15-11] 7 ULASaída	RDM = Men [ULASaída]	Mem [ULASa 5					
Término de uma instrução load word		Reg[RI[20-14]						
Número de passos	4	5	4	3	3			




Máquina de Estados: busca e decodificação




Máquina de Estados: execução de instruções lw/sw



Máquina de Estados: execução de instrução tipo R



Máquina de Estados: execução de instrução beq



Máquina de Estados: execução de instrução jump

