"Arquitetura e Organização de Computadores I – Aula_04 – Aritmética Computacional"

Prof. Dr. Emerson Carlos Pedrino

DC/UFSCar

São Carlos



Números com Sinal e Sem Sinal

- Sistema Sinal-Magnitude
 - Zero positivo e negativo.
 - Hardware mais complexo.
- Sistema de Complemento de 2
 - Hardware mais simples.
- *Exercício: mostrar como seriam implementadas as operações aritméticas de soma e subtração no sistema S-M.

Comparação entre números com sinal e sem sinal

No MIPS:

- slt: set on less than e slti: set on less than immediate -> para inteiros com sinal.
- sltu: set on less than unsigned e sltiu: set on less than immediate -> para inteiros sem sinal.

Exercício*

- Dados:

- \$t0? e \$t1? para:
 - slt \$t0,\$s0,\$s1
 - sltu \$t1,\$s0,\$s1
 - Sol: \$s0=-1 ou 4294967295 e \$s1=1 nos dois casos.
 Assim, \$t0=1, pois -1<1 e \$t1=0 pois 4294967295>1.



- Bit de sinal replicado à esquerda.
- No MIPS: load byte (lb), load half (lh) e load byte unsigned (lbu) e load half unsigned (lhu).
- Loads sem sinal simplesmente preenchem com 0s à esquerda dos dados.

Exercício* - Atalho para verificação de limites (reduz o custo para verificar 0<=x<y)

- Dado: (dica: usar stlu e beq)
 - Se \$a1>=\$t2 ou \$a1<0 vá para IndiceForaDosLimites
 - Sol.:
 - sltu \$t0,\$a1,\$t2 # \$t0<-0 se k>=tamanho ou k<0
 - beq \$t0,\$zero,IndiceForaDosLimites # se fora dos limites, vá para Erro.
 - Obs.: números em C₂ se parecem com números grandes sem sinal.
 - Assim, uma comparação sem sinal de x<y também verifica se x é negativo.

Resumo até aqui

MIPS operands

Name	Example	Comments
32 registers		Fast locations for data. In MIPS, data must be in registers to perform arithmetic. MIPS register \$zero always equals 0. Register \$at is reserved for the assembler to handle large constants.
2 ³⁰ memory words	Memon(0), Memon(4), , Memon(4294967292)	Accessed only by data transfer instructions. MIPS uses byte addresses, so sequential word addresses differ by 4. Memory holds data structures, such as arrays, and spilled registers, such as those saved on procedure calls.

MIPS assembly language

Category	Instruction	Example	Meaning	Comments
	add	add \$s1,\$s2,\$s3	\$s1 = \$s2 + \$s3	Three operands
Arithmetic	subtract	sub \$s1,\$s2,\$s3	\$s1 = \$s2 - \$s3	Three operands
	add immediate	addi \$s1,\$s2,100	\$s1 = \$s2 + 100	+ constant
	load word	lw \$s1.100(\$s2)	\$s1 = Memory[\$s2 + 100]	Word from memory to register
	store word	sw \$s1,100(\$s2)	Memory[\$s2 + 100] - \$s1	Word from register to memory
	load half unsigned	1hu \$s1,100(\$s2)	\$s1 = Memory[\$s2 + 100]	Halfword memory to register
Data transfer	store half	sh \$s1,100(\$s2)	Memory[\$82 + 100] = \$81	Halfword register to memory
C. C	load byte unsigned	1bu \$s1,100(\$s2)	\$s1 = Memory[\$s2 + 100]	Byte from memory to register
	store byte	sb \$s1,100(\$s2)	Memory(\$52 + 100] = \$51	Byte from register to memory
	load upper immediate	lui \$s1,100	\$s1 = 100 * 2 ¹⁶	Loads constant in upper 16 bits
	and	and \$81,\$82,\$83	\$s1 = \$s2 & \$s3	Three reg. operands; bit-by-bit AND
	or	or \$81,\$82,\$83	\$81 - \$82 \$83	Three reg. operands; bit-by-bit OR
	nor	nor \$s1,\$s2,\$s3	\$s1 = - (\$s2 \$s3)	Three reg. operands; bit-by-bit NOR
Logical	and immediate	andi \$s1.\$s2.100	\$s1 = \$s2 & 100	Bit-by-bit AND with constant
	or immediate	ori \$s1,\$s2,100	\$s1 - \$s2 100	Bit-by-bit OR with constant
	shift left logical	511 \$51,\$52,10	\$51 = \$52 << 10	Shift left by constant
	shift right logical	srl \$81,\$82,10	\$a1 = \$a2 >> 10	Shift right by constant
	branch on equal	beq \$s1,\$s2,25	If (\$51 == \$52) go to PC + 4 + 100	Equal test; PC-relative branch
	branch on not equal	bne \$s1,\$s2,25	# (\$\$1 != \$\$2) go to PC + 4 + 100	Not equal test; PC-relative
	set on less than	slt \$s1,\$s2,\$s3	If (\$32 < \$33) \$31 = 1; else \$31 = 0	Compare less than; two's complement
Conditional branch	set less than immediate	slti \$81,\$82,100	#(\$82 < 100) \$81 = 1; else \$81 = 0	Compare < constant; two's complement
	set less than unsigned	sltu \$s1,\$s2,\$s3	f(\$s2 < \$s3) \$s1 = 1; else \$s1 = 0	Compare less than; unsigned numbers
	set less than immediate unsigned	sltiu \$s1,\$s2,100	if (\$s2 < 100) \$s1 = 1; else \$s1 = 0	Compare < constant; unsigned numbers
	jump	j 2500	go to 10000	Jump to target address
Uncondi- tional jump	jump register	jr \$ra	go to \$ra	For switch, procedure return
cone jump	jump and link	jal 2500	\$ra = PC + 4; go to 10000	For procedure call

Adição e Subtração


 Condições de overflow (resultado de uma operação não pode ser representado com o hardware disponível) para adição e subtração.

Operation	Operand A	Operand B	Result indicating overflow
A + B	≥0	≥0	< 0
A + B	< 0	< 0	≥ 0
A – B	≥0	< 0	< 0
A – B	< 0	≥0	≥ 0


Exceções (Interrupção)

- add, addi, e sub causam exceções no overflow.
- addu, addiu e subu não causam.
- EPC (exception program counter) contém o endereço da instrução que causou a exceção.
- mfc0 (move from system control) -> usada para copiar o EPC para um registrador de uso geral para que o software possa retornar à instrução através da instrução jr.
- Registradores reservados para o SO: \$k0 e \$k1. As rotinas de exceção colocam o endereço de retorno em um desses registradores (*Ver detalhamento na pg. 132).

Algoritmo Sequencial de Multiplicação




Hardware de Multiplicação



Observações

As três etapas anteriores são repetidas 32 vezes para obter o produto. Se cada etapa usar um ciclo de clk, o algoritmo exigirá aproximadamente 100 ciclos de clk para multiplicar dois números de 32 bits.


*Pesquisar: Versão Refinada do Hardware de Multiplicação



Exemplo de Multiplicação de 4 bits usando o Algoritmo: 2₁₀ x 3₁₀

Iteration	Step	Multiplier	Multiplicand	Product
0	Initial values	0011	0000 0010	0000 0000
1	1a: 1 ⇒ Prod = Prod + Mcand	0011	0000 0010	0000 0010
	2: Shift left Multiplicand	0011	0000 0100	0000 0010
	3: Shift right Multiplier	0001	0000 0100	0000 0010
2	1a: 1 ⇒ Prod = Prod + Mcand	0001	0000 0100	0000 0110
	2: Shift left Multiplicand	0001	0000 1000	0000 0110
	3: Shift right Multiplier	0000	0000 1000	0000 0110
3	1: 0 ⇒ no operation	0000	0000 1000	0000 0110
	2: Shift left Multiplicand	0000	0001 0000	0000 0110
	3: Shift right Multiplier	0000	0001 0000	0000 0110
4	1: 0 ⇒ no operation	0000	0001 0000	0000 0110
	2: Shift left Multiplicand	0000	0010 0000	0000 0110
	3: Shift right Multiplier	0000	0010 0000	0000 0110

Hardware de Multiplicação Rápida



O hardware "desenrola o loop" para usar 32 somadores. Cada somador produz uma soma de 32 bits e um bit de carry. O bit menos significativo é o bit de produto, e o carry com os 31 bits mais significativos da soma são passados adiante para o próximo somador.


*Pesquisar

Somador com vai um antecipado!

Multiplicação no MIPS


- Hi e Lo: par separado de registradores de 32 bits para armazenar o produto de 64 bits.
- mult (multiply).
- multu (multiply unsigned).
- mflo (move from lo).
- mfhi (move from hi).
- Obs.: as duas instruções de multiplicação ignoram o overflow. O teste deve ser realizado por software.

Algoritmo para Divisão



Testa se o divisor cabe no dividendo.

Hardware




Resto: inicializado com o dividendo

Exemplo: 7/2

Iteration	Step	Quotient	Divisor	Remainder
0	Initial values	0000	0010 0000	0000 0111
	1: Rem = Rem – Div	0000	0010 0000	①110 O111
1	2b: Rem < 0 ⇒ +Div, sII Q, Q0 = 0	0000	0010 0000	0000 0111
	3: Shift Div right	0000	0001 0000	0000 0111
	1: Rem = Rem - Div	0000	0001 0000	(J111 0111
2	2b: Rem < 0 ⇒ +Div, sII Q, Q0 = 0	0000	0001 0000	0000 0111
	3: Shift Div right	0000	0000 1000	0000 0111
	1: Rem = Rem - Div	0000	0000 1000	(1)111 11111
3	2b: Rem < 0 ⇒ +Div, sII Q, Q0 = 0	0000	0000 1000	0000 0111
	3: Shift Div right	0000	0000 0100	0000 0111
	1: Rem = Rem - Div	0000	0000 0100	@000 0011
4	2a: Rem ≥ 0 ⇒ sll Q, Q0 = 1	0001	0000 0100	0000 0011
	3: Shift Div right	0001	0000 0010	0000 0011
	1: Rem = Rem – Div	0001	0000 0010	@000 0001
5	2a: Rem ≥ 0 ⇒ sII Q, Q0 = 1	0011	0000 0010	0000 0001
	3: Shift Div right	0011	0000 0001	0000 0001

*Pesquisar: Versão Melhorada do *Hardware* para Divisão e Multiplicação



Divisão no MIPS

- Hi: contém o resto.
- Lo: contém o quociente.
- div (divide).
- divu (divide unsigned).
- Uso de mflo e mfhi para colocar o resultado desejado em um registrador de uso geral.
- Instruções de divisão no MIPS ignoram o overflow.

Resumo das Instruções Vistas

MIPS assembly language


Category	Instruction	Example		Meaning	Comments
	add	add	\$s1,\$s2,\$s3	\$s1 = \$s2 + \$s3	Three operands; overflow detected
	subtract	sub	\$s1,\$s2,\$s3	\$s1 = \$s2 - \$s3	Three operands; overflow detected
	add immediate	addi	\$s1,\$s2,100	\$s1 = \$s2 + 100	+ constant; overflow detected
	add unsigned	addu	\$s1,\$s2,\$s3	\$s1 = \$s2 + \$s3	Three operands; overflow undetected
	subtract unsigned	subu	\$s1,\$s2,\$s3	\$s1 = \$s2 - \$s3	Three operands; overflow undetected
	add immediate unsigned	addiu	\$s1,\$s2,100	\$s1 = \$s2 + 100	+ constant; overflow undetected
Arithmetic	move from coprocessor register	mfc0	\$sl,\$epc	\$s1 = \$epc	Copy Exception PC + special regs
Anumeuc	multiply	mult	\$52,\$53	$Hi, Lo = $s2 \times $s3$	64-bit signed product in Hi, Lo
	multiply unsigned	multu	\$s2,\$s3	Hi, Lo = $$s2 \times $s3$	64-bit unsigned product in Hi, Lo
	divide	div	\$s2,\$s3	Lo = \$s2 / \$s3, Hi = \$s2 mod \$s3	Lo = quotient, Hi = remainder
	divide unsigned	dívu	\$s2,\$s3	Lo = \$s2 / \$s3, Hi = \$s2 mod \$s3	Unsigned quotient and remainder
	move from Hi	mfhi	\$s1	\$s1 = Hi	Used to get copy of Hi
	move from Lo	mflo	\$s1	\$s1 = Lo	Used to get copy of Lo

Ponto Flutuante (Precisão Simples) *Pesquisar: *Overflow x Underflow*

Representação sinal-magnitude:

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
s				ехро	nent													frac	ction												
	1 bit			3 bit:	5													23	bits												

Ponto Flutuante (Precisao Dupla)



Padrão IEEE 754

- Deixa implícito o bit 1 inicial dos números binários normalizados. Assim, o número tem na realidade 24 bits (significando) de largura na precisão simples (1 implícito e fração de 23 bits) e 53 bits de extensão na precisão dupla (1+52).
- Utiliza símbolos especiais para representar eventos incomuns (div/0, 0/0, inf-inf) -> ±inf, NaN. O maior expoente é reservado para esses símbolos.

Representação em Ponto Flutuante

- Os projetistas do IEEE 754 quiseram uma representação de PF que pudesse ser facilmente processada por comparações de inteiros, especialmente para ordenação.
- A notação desejada precisa representar o expoente mais negativo como 00..00₂ e o mais positivo como 11..11₂. Logo:

 $(-1)^S \times (1 + Fraction) \times 2^{(Exponent - Bias)}$

Exemplo

Mostre a representação binária IEEE 754 do número -0.75₁₀ em precisão simples e dupla.


Sol.:

- Em notação científica: -0.11x2º e em notação normalizada: -1.1x2-1.
- Representação em precisão simples: (-1)^sx(1+Fração)x2^(exp-127).
- Logo: $-1^{(1)}x(1+.1000\ 0000\ 0000\ 0000\ 0000\ 0000\ 0000$

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	0	1	1	1	1	1	1	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
1	bit			8 b	its													:	23 bi	ts											

Exemplo

Em precisão dupla:




Exercício* (Para Casa)


Qual número decimal é representado pelo seguinte *float* de precisão simples?

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	1	0	0	0	0	0	0	1	0	1	0	0	0	O	0	0	0	0	0	О	0	0	0	0	0	0	0	О			-

Adição em Ponto Flutuante




*Hardware: Estudar seu funcionamento



Exemplo

- 0.5 0.4375? Usar 4 bits de precisão.
- Sol.:
 - $1x2^{-1} 1.11x2^{-2}$
 - deslocar significando do número de menor expoente à direita:-0.111x2⁻¹,
 - somar os significandos: 0.001x2⁻¹,
 - normalizar soma e verificar se houve *overflow* ou *underflow*: 1.000x2⁻⁴,
 - 127>=-4>=-126, logo, não existe *ovf* nem *und*.
 - Arrendondar a soma: 1.000x2⁻⁴. Portanto, a soma já cabe em 4 *bits*.

Multiplicação em Ponto Flutuante



Exemplo

- 1.000x2⁻¹ x -1.110x2⁻²? Usar precisão de 4 bits.
- Sol.:
 - Somar expoentes sem *bias*: -1+-2=-3. Usando a representação deslocada: -1+127 + -2+ 127 -127 = 124.
 - Multiplicar os significandos: 1.000x1.110=1.110000x2⁻³. Em
 4 bits: 1.110x2⁻³.
 - 127>=-3>=-126, logo, não existe *ovf* nem *und*. (ou: 254>=124>=1).
 - O arredondamento não causa mudança.
 - Como os sinais dos operandos originais diferem, torne o sinal do produto negativo. Logo: -1.110x2⁻³.

Instruções de Ponto Flutuante no MIPS

- Adição simples (add.s) e dupla (add.d).
- Subtração simples (sub.s) e dupla (sub.d).
- Multiplicação simples (mul.s) e dupla (mul.d).
- Divisão simples (div.s) e dupla (div.d).
- Comparação simples (c.x.s) e dupla (c.x.d) onde x->eq, neq,lt,le,gt,ge.
- Desvio verdadeiro (belt) e falso (bclf).

Registradores

- \$f0, \$f1, \$f2...\$f31
- Loads e stores: lwc1 e swc1.
- Registrador de precisão dupla: um par de registradores (par e ímpar) de precisão simples.
- Exemplo:

```
lwcl $f4,x(\$sp) $\# Load 32-bit F.P. number into F4
lwcl $f6,y(\$sp) $\# Load 32-bit F.P. number into F6
add.s $f2,\$f4,\$f6 $\# F2 = F4 + F6 single precision
swcl $f2,z(\$sp) $\# Store 32-bit F.P. number from F2
```

Resumo

Category	Instruction	Example	Meaning	Comments
	FP add single	add.s \$f2,\$f4,\$f6	\$f2 = \$f4 + \$f6	IP add (single precision)
	FP subtract single	sub.s \$f2,\$f4,\$f6	\$f2 = \$f4 - \$f6	FP sub (single precision)
	FP multiply single	mul.s \$f2,\$f4,\$f6	\$f2 = \$f4 × \$f6	FP multiply (single precision)
Arithmetic	FP divide single	div.s \$f2,\$f4,\$f6	\$f2 = \$f4 / \$f6	FP divide (single precision)
Anumeuc	FP add double	add.d \$f2,\$f4,\$f6	\$f2 = \$f4 + \$f6	FP add (double precision)
	FP subtract double	sub.d \$f2,\$f4,\$f6	\$72 - \$14 - \$16	FP sub (double precision)
	FP multiply double	mul.d \$f2,\$f4,\$f6	\$F2 = \$F4 × \$F6	FP multiply (double precision)
	FP divide double	div.d \$f2,\$f4,\$f6	\$f2 = \$f4 / \$f6	FP divide (double precision)
Data	load word copr. 1	Twe1 \$f1,100(\$s2)	\$f1 - Memory[\$s2 + 100]	32-bit data to FP register
transfer	store word copr. 1	swcl \$f1,100(\$s2)	Memory(\$82 + 100 = \$11	32-bit data to memory
	branch on FP true	bclt 25	if (cond == 1) go to PC + 4 + 100	PC-relative branch if FP cond.
Condi-	branch on FP false	bc1f 25	if (cond == 0) go to PC + 4 + 100	PC-relative branch if not cond.
tional branch	FP compare single (eque,lt,le,gt,ge)	c.lt.s \$f2,\$f4	if (\$f2 < \$f4) cond = 1; else cond = 0	FP compare less than single precision
	FP compare double (equie, Itule, gt.ge)	c.lt.d \$f2,\$f4	Y(\$f2 < \$f4) cond = 1; else cond = 0	FP compare less than double precision

*Pesquisar!

Bits: guarda, arredondamento e sticky.