
#### 0273359 – Arquitetura e Organização de Computadores 1



ISA: Arquitetura do Conjunto de Instruções

Luciano de Oliveira Neris

luciano@dc.ufscar.br

Adaptado de slides do prof. Marcio Merino Fernandes


Fonte: http://www.techspot.com/article/904-history-of-the-personal-computer-part-5

Departamento de Computação Universidade Federal de São Carlos







- Composto de um pequeno conjunto de componente lógicos básicos
  - Podem ser combinados para armazenar dados binários e executar operações aritméticas e lógicas sobre esses dados.
- Para cada aplicação particular pode-se obter uma configuração de componentes lógicos projetada especificamente para uma dada aplicação
  - Hardware é dedicado para uma aplicação particular, o sistema apenas lê dados e produz resultados




- Alternativa: configuração de funções lógicas e aritméticas de propósito geral
  - Conjunto de componentes de hardware capaz de executar várias funções sobre os dados, dependendo dos sinais de controle que lhe são aplicados.
- Hardware de propósito geral é capaz de ler dados e sinais de controle e produzir resultados.
  - Não é necessário projetar um novo hardware para cada aplicação nova, o programador simplesmente precisa fornecer um novo conjunto de sinais de controle.



- Componentes importantes: módulo de interpretação de instruções e o módulo de execução das funções lógicas e aritméticas
- Outros componentes: módulos de E/S (I/O), memória
  - Entrada: introduzem os dados e instruções no sistema, recebendo-os em algum formato e os converte em uma representação interna.
  - Saída: apresentar ou armazenar os resultados produzidos
  - Armazenamento: armazena instruções e dados temporariamente.




# Computador - Datapath



- Função básica: executar um programa que é constituído por um conjunto de instruções armazenadas na memória.
  - O processador realiza o trabalho efetivo de executar as instruções especificadas no programa.
- Passos para o processamento de instruções:
  - Busca (fetch): o processador lê instruções na memória (uma de cada vez),
  - Execução: executa cada instrução lida da memória
- A execução de um programa consiste na repetição desse processo de busca e execução de instruções.

- No contador de programas (PC) estará o endereço da próxima instrução a ser executada
- O processador faz a busca da instrução na posição de memória que está armazenada no PC
- O PC é incrementado
  - A não ser que a próxima instrução não esteja armazenada na posição seguinte (instruções de desvio)
- A instrução é armazenada no registrador de instrução (IR)
- O processador interpreta a instrução



- A instrução buscada na memória e carregada no IR contem bits que especificam a ação que o processador deve executar após a interpretação da instrução. Geralmente as ações são classificadas em quatro categorias:
  - Processador-memória: transferência de dados do processador para a memória ou da memória para o processador.
  - Processador-E/S: transferência de dados entre o processador e um dispositivo periférico.
  - Processamento de dados: execução de operações aritméticas ou lógicas sobre os dados.
  - Controle: alteração da sequência de execução de instruções 11

#### Registradores:

- Contador de programa (PC) = endereço da próxima instrução
- Registrador de instrução (IR) = instrução que está sendo executada
- Acumulador (AC) = armazenamento temporário de dados

- Códigos de operações:
  - 0001 = carregar AC a partir do endereço de memória especificado:

$$(AC) \leftarrow (mem)$$

 0010 = armazenar o valor contido em AC no endereço de memória especificado:

$$(mem) \leftarrow (AC)$$


 0101 = acrescentar ao valor contido em AC o valor contido no endereço de memória especificado:

$$(AC) \leftarrow (AC) + (mem)$$


#### Formato de instruções



#### Formato de números inteiros



- Soma de dois números
  - 0001 (AC) ← (mem)
  - 0010 (mem) ← (AC)
  - 0101 (AC) ← (AC) +(mem)



- Os números binários são base da teoria computacional
  - 100011000001 (bits): "Linguagem" do computador
  - 1. Primórdios: uso da linguagem nativa em binário.
  - 2. Linguagem de Montagem (Assembly)
    - Montador (Assembler): traduz uma versão simbólica das instruções para sua representação binária na arquitetura
    - add A, B -> montador -> 100011000001
  - 3. Linguagem de Programação de alto-nível
    - Compilador: traduz instruções de alto-nível para instruções binárias diretamente ou via um montador
    - A + B -> compilador -> add A, B -> montador -> 100011000001

- Palavras (= conjunto de bits) -> podem ter diferentes significados agrupados em: dados e instruções
- Instruções: Contêm as informações que o computador necessita para executar as várias operações
- Cada máquina possui um conjunto de instruções (coleção completa de instruções que será entendida pela CPU)

**2**<sup>0</sup>

Pode ser interpretado como:

$$2^{5} + 2^{14} + 2^{17}$$
  
= 32 + 16.384 + 13.1072  
= 147.488

#### Melhorando...

Melhor Assim?

1
 1
 2
 8
 0
 32
 4
 9
 0
 32
 2
 8
 9
 5
 0
 34

· Melhorando...

add \$8, \$1, \$2 add \$9, \$3, \$4 sub \$5, \$8, \$9

Melhor Assim?

· Melhorando...

$$u = a + b$$

$$v = c + d$$

$$x = u - v$$

- Claro agora?  

$$x = (a+b) - (c+d)$$

- Linguagem de Montagem (Assembly): facilita a programação pois é uma abstração da linguagem de máquina.
- Nome simbólico, ou mnemônico, para cada instrução.
   Resultado: programa simbólico
- Ainda exige conhecimento do hardware por parte do programador

Endereço		Cont	eúdo				
101	0010	0010	0000	0001	101	LDA	201
102	0001	0010	0000	0010	102	ADD	202
103	0001	0010	0000	0011	103	ADD	203
104	0011	0010	0000	0100	104	STA	204
201	0000	0000	0000	0010	201	DAT	2
202	0000	0000	0000	0011	202	DAT	3
203	0000	0000	0000	0100	203	DAT	4
204	0000	0000	0000	0000	204	DAT	o


(a) Programa binário

(c) Programa simbólico

Endereço	Conteúdo	Rótulo	Operação	Operando
101	2201	FORMUL	LDA	
102	1202		ADD	J
103	1203		ADD	K
104	3204		STA	N
201 202	0002 0003 0004 0000	J K N	DATA DATA DATA DATA	2 3
203 204				4

(b) Programa hexadecimal

(d) Programa em linguagem de montagem



#### Assembler

- Montador (Assembler): Traduz programas escritos em linguagem de montagem para linguagem de máquina. Esse programa não apenas deve fazer a tradução simbólica mas também associar um endereço de memória a cada endereço simbólico.
- O desenvolvimento de linguagens de montagem constituiu um grande marco na evolução da tecnologia de computadores. Foi o primeiro passo para o desenvolvimento das linguagens de alto nível usadas atualmente.


#### Linguagens de Alto Nível

 Abstração de linguagem de máquina mais amigável do que linguagem assembly.


Ex: C++, Java, Pearl, etc.


- Necessitam de um compilador para traduzir a linguagem de máquina em código assembly ou código de máquina.
- Conhecimento do hardware não é mais necessário para o programador, já que o compilador é responsável por isso.

#### Linguagens de Alto Nível




#### Linguagens de Alto Nível





- A operação de uma CPU é determinada pelas instruções que ela executa: instruções de máquina ( operação elementar que o processador é capaz de realizar)
- Conjunto de instruções: limite de visão do projetista e do programador de computadores.




- Projetista: o conjunto de instruções de máquina fornece os requisitos funcionais para a CPU. Implementar uma CPU é uma tarefa que envolve, em grande parte, implementar o conjunto de instruções de máquina.
- Programador: o conjunto de instruções constitui o meio pelo qual o programador pode controlar a CPU.
  - Para utilizar o conjunto de instruções é necessário conhecer o conjunto de registradores da CPU, a estrutura de memória, os tipos de dados disponíveis diretamente na máquina e o funcionamento da ULA, ou seja: a arquitetura do conjunto de instruções

#### ISA - Instruction Set Architecture

# Arquitetura do conjunto de instruções

- Elementos essenciais de uma instrução:
  - Código de operação, que especifica a operação a ser realizada,
  - Referências aos operandos de origem e de destino, que especificam os endereços dos dados de entrada e de saída da operação.
  - Endereço da próxima instrução, que normalmente é implícito.
- Os dados necessários ou gerados pelas instruções podem ser lidos ou escritos das seguinte áreas:
  - Memória principal
  - Registradores da CPU
  - Dispositivos de I/O

- Representação das Instruções
  - Cada instrução é representada como uma sequencia de Bits
  - A instrução é dividida em pequenos campos. Cada campo representa um elemento da instrução
  - Durante a execução de uma instrução, a instrução é armazenada no IR (Instruction Register) da CPU.
  - A CPU encarrega-se de interpretar os bits da instrução



#### Representação de instruções

 Código de operação são representados por abreviações (mnemônicos) que é uma representação simbólica para instruções. Exemplos:

ADD Adição

SUB Subtração

MPY Multiplicação

DIV Divisão

LOAD Carregar dados da memória

STOR Armazenar dados na memória

Operandos também são representados de maneira simbólica

ADD R, Y

- Tipos de Instruções
  - Processamento de dados: instruções aritméticas e lógicas
  - Armazenamento de dados: instruções de memória
  - Movimentação de dados: instruções de E/S
  - Controle: instruções de teste e de desvio

#### Número de Endereços

- Instruções mais comuns teriam obrigatoriedade de ter 4 endereços de referência:
  - 2 operandos, 1 resultado e o endereço da instrução seguinte
  - Na prática, 4 endereços é uma situação extremamente rara
  - Muitas CPUs possuem 1,2, ou 3 endereços na instrução, com o endereço da próxima instrução estando explícito através do PC

#### Número de Endereços

Instrução		Comentário	
SUB	Y, A, B	Y← A - B	
MPY	T, D, E	$T \leftarrow D \times E$	
ADD	T, T, C	$T \leftarrow T + C$	
DIV	Y, Y, T	$Y \leftarrow Y \div T$	

(a) Instruções com três endereços

Instrução		Comentário	
MOVE	Y, A	Y ← A	
SUB	Y, B	$Y \leftarrow Y - B$	
MOVE	T, D	$T \leftarrow D$	
MPY	T, E	T← T×E	
ADD	T, C	$T \leftarrow T + C$	
DIV	Y, T	γ ← Y ÷ T	

(b) Instruções com dois endereços

Instrução		Comentário	
LOAD	D	AC ← D	
MPY	Ε	$AC \leftarrow AC \times E$	
ADD	C	$AC \leftarrow AC + C$	
STOR	Υ	$Y \leftarrow AC$	
LOAD	Α	$AC \leftarrow A$	
SUB	В	$AC \leftarrow AC - B$	
DIV	Υ	$AC \leftarrow AC \div Y$	
STOR	Υ	Y ← AC	

(c) Instruções com um endereço

#### Número de Endereços

Número de endereços	Representação simbólica	Interpretação
3	OP A, B, C	$A \leftarrow B OP C$
2	OP A, B	$A \leftarrow A OP B$
1	OP A	$AC \leftarrow AC OP A$
0	OP	$T \leftarrow (T-1) \text{ OP } T$

AC = acumulador

T = topo da pilha A, B, C = registrador ou posição de memória

#### Projeto do Conjunto de Instruções


- Aspecto mais interessante e mais analisados do projeto de computadores.
- Muito complexo, pois afeta diversos aspectos do sistema.
- Define muitas das funções desempenhadas pela CPU tendo efeito significativo sobre a implementação da CPU.
- Como o conjunto de instruções constitui o meio pelo qual o programador pode controlar a CPU portanto, ao projetar um conjunto de instruções é necessário considerar as necessidades do programador


#### Projeto do Conjunto de Instruções

- Operações: quantas e quais são as operações que devem ser fornecidas e quão complexas elas podem ser.
- Tipos de dados: quais os tipos de dados sobre os quais as operações são efetuadas.
- Formatos de instrução: qual o tamanho das instruções, o número de endereços por instrução, o tamanho dos vários campos etc.
- Registradores: qual o número de registradores da CPU que podem ser usados pelas instruções e qual o propósito de cada registrador.
- Endereçamento: como o endereço de um operando pode ser especificado.

- Uma forma de se categorizar possíveis tipos de ISAs é de acordo com o armazenamento dos operandos das instruções:
  - Arquitetura baseada em Pilha (stack)
    - Implicitamente, os operandos estão no topo de uma pilha
  - Arquitetura baseada em Acumulador (accumulator)
    - Implicitamente, um operando é o acumulador, e o outro é referenciado explicitamente
  - Arquitetura baseada em Registradores (register)
    - Todos os operandos são referenciados explicitamente (memória e/ou registrador)

ULA - Unidade Lógica Aritmética (ALU)






#### Arquitetura baseada em Pilha

- O hardware implementa a pilha, reservando uma região na memória que irá armazenar a pilha
- Usa um registrador p/ armazenar o endereço do topo da pilha (TOS)
- A ISA fornece instruções PUSH e POP, além de outras convencionais como ADD, SUB, etc.
- Ex: Os operandos da instrução ADD são implicitamente os dois elementos no topo da pilha. ADD faz POP dos dois elementos no topo da pilha, soma-os, e faz PUSH do resultado no topo da pilha.

Arquitetura baseada em Pilha




```
PUSH A // load the data at @ A at the top
PUSH B // load the data at @ B at the top
ADD // pop the two two elements,
add them, push the result
POP C // store the top at @ C
```

Toda a vez que a pilha é modificada, o registrador TOS é atualizado automaticamente

- Arquitetura baseada em Acumulador
  - O hardware implementa o acumulador, que é um registrador
  - A ISA fornece instruções LOAD e STORE instruction, além de ADD, SUB, etc.
  - LOAD e STORE fazem a transferência de dados entre o acumulador e a memória
  - Ex: Na instrução ADD, um operando é implicitamente o conteúdo do acumulador, e o outro um conteúdo da memória.
     O resultado é armazenado no acumulador.

#### Arquitetura baseada em Acumulador



```
LOAD A // load the data at @ A in the acc.

ADD B // add B to the acc.


STORE C // store the content of the

// acc. at @ C
```

Utiliza menos instruções do que a arquitetura baseada em pilha


- Arquitetura baseada em Registrador
  - Todos os operandos de uma instrução são explícitos, podendo ser: registradores ou células de memória RAM.
  - Opção #1: register-register ISAs
    - Instrução pode ter apenas operandos em registradores (ex: MIPS)
    - Também conhecidas como load-store architectures
  - Opção #2: register-memory ISAs
    - Instrução pode ter algum operando na memória (ex: x86)
  - Ambas as opções são chamadas General Purpose Register (GPR) ISAs

- Arquitetura baseada em Registrador
  - Register-Register



LOAD R1, A LOAD R2, B ADD R3, R1, R2 STORE R3, C

- Arquitetura baseada em Registrador
  - Register-Memory



LOAD R1, A ADD R3, R1, B STORE R3, C

- Arquitetura baseada em Registrador
  - Desde os anos 80, praticamente todo novo projeto de processador é baseado em registradores (GPR ISA).
  - Registradores são bem mais rápidos que a memória, e se tornaram mais baratos de implementar
  - Pilha e acumuladores dificultam a tarefa do compilador, impedindo a geração de código mais eficiente (otimizações).
    - Ex: uso de registradores temporários, reduzindo o tráfego entre memória <- > pilha/acumulador
    - (A\*B) (B\*C) (A\*D)

#### **MIPS** operands

Name	Example	Comments
32 registers	\$\$0-\$\$7, \$t0-\$t9, \$zero, \$a0-\$a3, \$v0-\$v1, \$gp, \$fp, \$sp, \$ra, \$at	Fast locations for data. In MIPS, data must be in registers to perform arithmetic, register \$zero always equals 0, and register \$at is reserved by the assembler to handle large constants.
2 <sup>30</sup> memory words	Memory[0], Memory[4], , Memory[4294967292]	Accessed only by data transfer instructions. MIPS uses byte addresses, so sequential word addresses differ by 4. Memory holds data structures, arrays, and spilled registers.

#### MIPS assembly language

Category	Instruction	Example	Meaning	Comments
Arithmetic	add	add \$s1,\$s2,\$s3	\$s1 = \$s2 + \$s3	Three register operands
	subtract	sub \$s1,\$s2,\$s3	\$s1 = \$s2 - \$s3	Three register operands
	add immediate	addi \$s1,\$s2,20	\$s1 = \$s2 + 20	Used to add constants
	load word	1w \$s1,20(\$s2)	\$s1 = Memory[\$s2 + 20]	Word from memory to register
	store word	sw \$s1,20(\$s2)	Memory[ $$s2 + 20$ ] = $$s1$	Word from register to memory
	load half	1h \$s1,20(\$s2)	\$s1 = Memory[\$s2 + 20]	Halfword memory to register
	load half unsigned	1hu \$s1,20(\$s2)	\$s1 = Memory[\$s2 + 20]	Halfword memory to register
5	store half	sh \$s1,20(\$s2)	Memory[\$s2 + 20] = \$s1	Halfword register to memory
Data transfer	load byte	1b \$s1,20(\$s2)	\$s1 = Memory[\$s2 + 20]	Byte from memory to register
uansiei	load byte unsigned	1bu \$s1,20(\$s2)	\$s1 = Memory[\$s2 + 20]	Byte from memory to register
	store byte	sb \$s1,20(\$s2)	Memory[\$s2 + 20] = \$s1	Byte from register to memory
	load linked word	11 \$s1,20(\$s2)	\$s1 = Memory[\$s2 + 20]	Load word as 1st half of atomic swap
	store condition. word	sc \$s1,20(\$s2)	Memory[\$s2+20]=\$s1;\$s1=0 or 1	Store word as 2nd half of atomic swap
	load upper immed.	lui \$s1,20	\$s1 = 20 * 2 <sup>16</sup>	Loads constant in upper 16 bits
	and	and \$s1,\$s2,\$s3	\$s1 = \$s2 & \$s3	Three reg. operands; bit-by-bit AND
	or	or \$s1,\$s2,\$s3	\$s1 = \$s2   \$s3	Three reg. operands; bit-by-bit OR
	nor	nor \$s1,\$s2,\$s3	\$s1 = ~ (\$s2   \$s3)	Three reg. operands; bit-by-bit NOR
Logical	and immediate	andi \$s1,\$s2,20	\$s1 = \$s2 & 20	Bit-by-bit AND reg with constant
	or immediate	ori \$s1,\$s2,20	\$s1 = \$s2   20	Bit-by-bit OR reg with constant
	shift left logical	sll \$s1,\$s2,10	\$s1 = \$s2 << <b>10</b>	Shift left by constant
	shift right logical	srl \$s1,\$s2,10	\$s1 = \$s2 >> <b>10</b>	Shift right by constant
	branch on equal	beq \$s1,\$s2,25	if (\$s1 == \$s2) go to PC + 4 + 100	Equal test; PC-relative branch
	branch on not equal	bne \$s1,\$s2,25	if (\$s1!= \$s2) go to PC + 4 + 100	Not equal test; PC-relative
Conditional	set on less than	slt \$s1,\$s2,\$s3	if (\$s2 < \$s3) \$s1 = 1; else \$s1 = 0	Compare less than; for beq, bne
branch	set on less than unsigned	sltu \$s1,\$s2,\$s3	if (\$s2 < \$s3) \$s1 = 1; else \$s1 = 0	Compare less than unsigned
	set less than immediate	slti \$s1,\$s2,20	if (\$s2 < 20) \$s1 = 1; else \$s1 - 0	Compare less than constant
	set less than immediate unsigned	sltiu \$s1,\$s2,20	if (\$s2 < 20) \$s1 = 1; else \$s1 = 0	Compare less than constant unsigned
11	jump	j 2500	go to 10000	Jump to target address
Unconditional .	jump register	jr \$ra	go to \$ra	For switch, procedure return 5
jump	jump and link	jal 2500	\$ra = PC + 4; go to 10000	For procedure call
de la			to the second se	

- Quantos Registradores ?
  - ISAs mais modernas tendem a ter um número maior de registradores visíveis
    - **8**, 16, 32, 64, 128
  - Isso facilita o trabalho do compilador, resultando em código mais rápido e eficiente

- Quantos operandos por Instrução ?
  - GPR ISAs tem duas características básicas:
    - 1. Se a ALU tem 2 ou 3 operandos
      - 3 operandos: o caso mais intuitivo:

2 operandos: um deles é tanto entrada como saída
 ADD \$4, \$3 (Reg4= Reg4 + Reg3)

2. O número de operandos que pode ser um endereço de memória

Número máximo de operandos	Número de operandos na memória	Tipo de Arquitetura	Exemplos de Arquiteturas Comerciais
3	0	Register- register	Alpha, ARM, MIPS, PowerPC, SPARC, SuperH, Trimedia TM5200
2	1	Register- memory	IBM 360,370, Intel 80×86, Motorola 68000, TI TMS320C54×
2	2	Memory- memory	VAX
3	3	Memory- memory	VAX

Iremos nos concentrar na configuração (3,0), ou seja, 3 operandos em registradores, que é a opção mais moderna.

## ISA: Características Buscadas

- Uma boa ISA resulta em:
  - Simplicidade do hardware necessário para implementá-la
  - Clareza da sua funcionalidade e aplicação
  - Velocidade de processamento

## ISA: Endereçamento

- Uma instruções é composta em sua maioria de um opcode e de alguma informação adicional: de onde vêm os operandos e para onde vão os resultados.
- Especificar onde os operandos estão, ou seja, os seus endereços é denominado de Endereçamento
- Toda ISA deve definir como endereços de memória são especificados em instruções (Load/Store), e interpretados

## ISA: Endereçamento


- A maioria das ISAs é endereçada byte-a-byte
  - A menor porção de memória que pode ser endereçada é um byte
  - Cada byte tem um endereço, representado por uma sequencia de bits
    - Ex: Se eu tenho 128 bytes de RAM endereçável, cada byte tem um endereço composto por 7 bits;

Endereço	Byte 0	Byte 1	Byte 2	Byte 3
0				
4	13	23		
8				
12				
16				


## ISA: Endereçamento

- Normalmente, uma ISA permite acesso a:
  - bytes (8 bits)
  - half words (16 bits)
    - C (short integers)
    - Útil quando o tamanho das estrutura de dados é importante (e.g., O/S)
    - Caracteres Unicode
  - words (32 bits)
  - double words (64 bits)

- Na maioria dos computadores, o acesso a objetos maiores que um byte deve ser alinhado.
- Uma palavra de 4 bytes, por exemplo, em uma arquitetura alinhada pode começar no endereço 0, 4, 8, etc., mas não no endereço 1 ou 2.
- Ler 1 endereço arbitrário requer um hardware mais sofisticado e é mais caro



(a) Palavra de 8 bytes alinhada



(b) Palavra de 8 bytes não alinhada


 Definição de Alinhado: Um objeto de tamanho S bytes está alinhado se o seu endereço é um múltiplo de S (i.e., @ mod S = 0)

#### • Exemplo:

- Acessando 1 byte no endereço 000000: alinhado
- Acessando 1 half word no endereço 000001: NÃO alinhado

 $1 \mod 2 = 1$ 

- Acessando 1 half word no endereço 000010: alinhado
- Acessando 1 double word no endereço 011000: alinhado
   24 mod 8 = 0




. . .

- Por que Alinhamento?
- Explicação Simples: O hardware fica mais simples
  - O hardware de acesso à memória é construído de modo a permitir o acesso alinhado a objetos de tamanho elevado (ex: double word)
  - Assim, o acesso a objetos mal-alinhados aumentaria o número de acessos à memória, reduzindo o desempenho do sistema.
  - Exemplo:



# ISA: Alinhamento de Registradores

 A CPU possui vários registradores, podendo armazenar bytes, half words, words, or double words:



# ISA: Alinhamento de Registradores

- Quando algum dado ou instrução é carregado da memória p/ um registrador (Load), uma double word é lida e colocada em um registrador de 64-bits
- Assumindo que apenas um tamanho de leitura é possível, o hardware se torna mais simples.
- Além disso, o tempo para transmitir 8 sinais em paralelo (1 byte) e 64 sinais em paralelo (1 doubleword), é o mesmo

## ISA: Memória para Dados e Instruções

- Outra decisão importante com relação ao acesso à memória é se a faixa de endereços da memória de dados será a mesma da memória de instruções.
- Com a criação das Arquiteturas Harvard os dados passaram a ser armazenados em áreas de memória separadas das instruções.
- Isso ajuda principalmente no Pipeline, porque a CPU pode, no mesmo ciclo, buscar uma instrução e buscar os dados de uma outra instrução.

 Questão importante: como os bytes são representados e referenciados dentro de uma palavra ou como os bits são representados e referenciados dentro de um byte.

• Ex.: valor hexadecimal 12345678

Endereço	Valor	Endereço	Valor
184	12	184	78
185	34	185	56
186	56	186	34
187	78	187	12
big-endian		little-e	endian

 Little Endian: O byte cujo endereço é x...x000 é colocado na posição menos significativa, ou seja o "little end"

Ex: IA-32, x86

 Big Endian: O byte cujo endereço é x...x000 é colocado na posição mais significativa, ou seja o "big end"

Ex: Sparc

 Algumas arquitetura permitem as duas opções, configuradas em software (at boot up) ou na motherboard

PowerPC, IA64, MIPS

- Por que a ordenação é importante?
  - Geralmente, isso é transparente ao usuário
  - Mas pode ser um problema quando o mesmo endereço de memória é acessado como doubleword ou word ou byte.
  - Diferenças na ordenação causam problemas na troca de dados entre computadores.

Ex: IP define a ordenação de bytes em redes como Big Endian

Em uma máquina Big Endian

```
#include <stdio.h>
int main() {
   struct {
     int x;
     char y;
   } data;
   data.x = 0x61626364;
   data.y = ' \setminus 0';
   printf("--> '%s'\n",(char*)&data);
```

a | b | c | d | \0

Em uma máquina Little Endian

```
#include <stdio.h>
int main() {
   struct {
     int x;
     char y;
   } data;
   data.x = 0x61626364;
  data.y = ' \ 0';
  printf("--> '%s'\n",(char*)&data);
```

 O bit de menor ordem é o bit menos significativo do byte (little-endian) ou é o bit mais significativo do byte (big-endian)?