Skip to content

我的数字IC厂库:Verilog HDL; System Vreilog; UVM; ModelSim; Quartus II;

Notifications You must be signed in to change notification settings

Daniel-GGB/My-Digital-IC-Library

Folders and files

NameName
Last commit message
Last commit date

Latest commit

 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 

Repository files navigation

My-Digital-IC-Library

我的数字IC仓库: Verilog HDL System Vreilog UVM EDA_Linux

数字IC设计是一项大工程,包括前端设计(算法研究、计算机体系架构等等)、前端验证、中端综合、DFT、STA以及后端APR。自己可以找个小项目,熟悉前端设计做到后端实现的整个设计流程。然后,再根据自己的喜好,选择某个方向专研。每个流程都会涉及不同的EDA tool及脚本语言的使用,希望大家等静下心来好好沉淀技术! 不过,说实话,毕业后真正从事芯片设计的一般很少,一个实验室也就20%左右!硅农不好挣钱,现在还是码农、金融、公务员的天下!

  • 《Verilog HDL程序设计教程_135例》_王金明.pdf => 书中的案例值得多学习,反复练习验证,明白其中编程原理
  • 《Verilog编码规范》_亚芯微电子有限公司.pdf

Verilog HDL

  • 模为任意值的BCD码计数器 => count60_BCD.v
  • 带置0和置1位的D触发器 => dff1.v
  • 带参数的4位加法器 => fulladder4.v
  • 任意位数二进制码转格雷码 => Binary_Gray.v
  • 任意位数格雷码转二进制码 => Gray_Binary.v
  • 随机访问存储器 => ram_single.v 与 ram_double.v
  • 只读存储器 => rom.v
  • 边沿检测模块(通用消抖模块) => edge_detection.v
  • 同步FIFO => fifo_s.v

Verilog HDL

  • 模为任意值的BCD码计数器的测试文件 => count60_BCD_t.v
  • 带置0和置1位的D触发器的测试文件 => dff1_t.v
  • 带参数的4位加法器的测试文件 => fulladder4_t.v
  • 任意位数二进制码转格雷码的测试文件 => Binary_Gray_t.v
  • 任意位数格雷码转二进制码测试文件 => Gray_Binary_t.v
  • 随机访问存储器的测试文件 => ram_single_t.v 与 ram_double_t.v
  • 只读存储器 => rom_t.v
  • 边沿检测模块(通用消抖模块)的测试文件 => edge_detection_t.v
  • 同步FIFO的测试文件 => fifo_s_t.vdizixiong

学习网站推荐

  1. 【西南交通大学-邸志雄】https://customizablecomputinglab.gitee.io/
  2. 【复旦大学-范益波】http://viplab.fudan.edu.cn/vip/projects/gradproj/wiki

其他推荐

  1. gvim简明教程
  2. Synopsys全套docker镜像使用指南
  3. VCS入门教程(一)
  4. 【工利其器】必会工具之(一)Source Insight篇
  5. 3.Linux系统Makefile(资料推荐:Makefile入门.zip
  6. formality软件使用教程
  7. 自动布局布线工具Astro教程(现在的ICC)
  8. ASIC设计学习总结(包括:工具及书籍文档推荐 、软件环境搭建、RTL设计、验证、工艺库说明、形式验证、综合等共12部分)

About

我的数字IC厂库:Verilog HDL; System Vreilog; UVM; ModelSim; Quartus II;

Resources

Stars

Watchers

Forks

Releases

No releases published

Packages

No packages published