Programmation parallèle

Cycle 2019-2020

ECE – Ing5 – Systèmes Embarqués

Alexandre Berne

aberne@inseec-edu.com

Etienne Hamelin

ehamelin@inseec-edu.com

Introduction & concepts



Le récap' de la semaine dernière


- Rappels: architecture d'un CPU,
- Quête historique de performance
- Taxonomie
 - SISD, SIMD, MIMD: {Single/Multiple}-Instruction, {S/I}-Data
- Analyse quantitative
 - Métriques, latence, speedup,
 - Loi d'Amdahl
- Risques associés à la concurrence
- Fonctionnement d'un cache
- TP PThreads



- · Le problème de mémoire
- Fonctionnement d'un cache
- Cohérence




Principe de cache






Séance 2

Principe de cache














Localité temporelle

- Adresse accédée récemment → probabilité d'être réutilisée bientôt
- ⇒ politiques de remplacement

Localité spatiale

- Adresse accédée récemment → probabilité d'utiliser les adresses adjacentes
- ⇒ gestion par blocs

Exemple

```
for (i=0; i < n; i++) {
  for (j=0; j < n; j++) {
    y[i] += a[i][j] * x[j];
}}</pre>
```

Paramètres caractéristiques d'un cache


- Capacité du cache, taille de bloc
- Degré d'associativité
 - combien de choix ai-je pour placer un bloc de données?
- Lors des remplacements, quelle ligne dois-je évincer ?
 - politique de remplacement
- Comment propager les écritures?
 - politique d'écriture
- Comment gérer les accès concurrents?
 - politique de cohérence

Séance 2

Fonctionnement d'un cache

Cache
direct-mapped
4 lignes
blocs de 2 octets

СРИ






> read @x00 ?


read @x00


Cache				
Flags	Tag	ВІ	ос	
i	~	~	~	
i	~	~	~	
i	~	~	~	
i	~	~	~	

RAM					
adresse	mot de données				
x00	а				
x01	b				
x02	С				
x03	d				
x04	е				
x05	f				
x06	g				
x07	h				
x08	i				
x09	j				
x0A	k				
x0B	I				
x0C	m				
x0D	n				
x0E	0				
x0F	р				




Lecture / 3






Lecture / cache hit




R.A	M
adresse	mot de données
x00	a
x01	b
x02	С
x03	d
x04	e
x05	f
x06	g
x07	h
x08	i
x09	j
x0A	k
хOВ	I
x0C	m
x0D	n
x0E	0
x0F	р


15



RAM			
adresse	mot de données		
x00	a		
x01	b		
x02	С		
x03	d		
x04	e		
x05	f		
x06	g		
x07	h		
x08	i		
x09	j		
x0A	k		
хOВ	I		
x0C	m		
x0D	n		
x0E	0		
x0F	р		

16





R/	AM
adresse	mot de données
x00	a
x01	b
x02	С
x03	d
x04	e
x05	f
x06	g
x07	h
x08	i
x09	j
x0A	k
x0B	I
x0C	m
x0D	n
x0E	0
x0F	р



- Direct-mapped
 - 1 bloc de données ira toujours dans la même ligne de cache; pas de choix.

(associativité = 1, chaque ligne est un groupe)

- Set-associative
 - 1 bloc a le choix entre toutes les lignes (voies) d'un groupe (set)
 - Nb de voies = degré d'associativité
- Fully-associative
 - 1 bloc peut aller dans n'importe quelle ligne du cache

(cache = 1 groupe, associativité = nb de lignes de cache)

Politique de remplacement

Quand on a le choix (direct-mapped):

- une ligne vide
- ou on remplacer une ligne déjà pleine...

Exemples de politiques:

- Random: n'importe laquelle
- FIFO (first-in, first-out): la ligne chargée depu le plus longtemps
- LRU (*Least Recently Used*): on remplace la ligne restée inutilisée depuis longtemps



Remplacement de ligne


Cache direct mapped



CPU read @x0A

Cache				
Flags	Tag	ВІ	ос	
V	x00	а	b	
V	x02	С	d	
i	~	~	~	
٧	x0E	0	р	

R.A	M
adresse	mot de données
x00	а
x01	b
x02	С
x03	d
x04	е
x05	f
x06	g
x07	h
x08	i
x09	j
x0A	k
x0B	1
x0C	m
x0D	n
x0E	0
x0F	р





Remplacement de ligne

Cache 2-way set associative, LRU




CPU	
read @x0A	

		Cache				
Grp	Voie	Flags	Tag	В	loc	Âge
0	0	٧	x08	i	j	3
U	1	٧	x04	е	f	1
1	0	٧	x02	С	d	0
1	1	٧	x06	g	h	2

Associativité double (2 voies par groupe), 2 groupes (sets).


R.A	M
adresse	mot de données
x00	a
x01	b
x02	С
x03	d
x04	e
x05	f
x06	g
x07	h
x08	i
x09	j
x0A	k
x0B	I
x0C	m
x0D	n
x0E	0
x0F	р



1 groupe (set)

Fonctionnement d'un cache

Matériellement



07/10/2020

Alexandre BERNE - Etienne HAMELIN




Cache fully associative, LRU

CPU read @x0A

Flags	Tag	В	loc	Âge
V	x08	i	j	3
V	x04	е	f	1
V	x02	С	d	0
V	x06	σ	h	2


R <i>A</i>	M
adresse	mot de données
x00	a
x01	b
x02	С
x03	d
x04	е
x05	f
x06	g
x07	h
x08	i
x09	j
x0A	k
хOВ	I
x0C	m
x0D	n
x0E	0
x0F	р



- Politiques d'écriture
- Write hit: écriture sur une donnée présente en cache
 - Ecriture RAM immédiate: Write-through
 - Dès qu'on écrit dans le cache, on propage vers la RAM ...mais beaucoup d'écritures inutiles sur le bus RAM...
 - Ou bien écriture RAM différée: Write-back
 - On n'écrit que dans le cache; on mettra la RAM à jour lors de l'éviction de la ligne
- Write miss: écriture sur une donnée non cachée
 - Ecriture avec allocation: Write-allocate
 - On charge la ligne, et on la modifie (voir ci-dessus)
 - Ecriture sans allocation: Write-non-allocate
 - On écrit dans la RAM, sans charger la ligne en cache
- Exemples
 - CPU modernes: souvent write-back & write-allocate

Politiques d'écriture

Ecriture immédiate write-through




RAM		
adresse	mot de données	
x00	a	
x01	b	
x02	С	
x03	d	
x04	42	
x05	f	
x06	g	
x07	h	
x08	i	
x09	j	
x0A	k	
x0B	1	
x0C	m	
x0D	n	
x0E	0	
x0F	р	



Politiques d'écriture


Ecriture différée write-back



RAM		
adresse	mot de données	
x00	a	
x01	b	
x02	С	
x03	d	
x04	e	
x05	f	
x06	g	
x07	h	
x08	i	
x09	j	
x0A	k	
хOВ	I	
x0C	m	
x0D	n	
x0E	0	
x0F	р	

Quelques cycles plus tard:

au moment d'évincer la ligne, le bloc est écrit en RAM




RAM		
adresse	mot de données	
x00	a	
x01	b	
x02	С	
x03	d	
x04	42	
x05	f	
x06	g	
x07	h	
x08	i	
x09	j	
x0A	k	
хOВ	I	
x0C	m	
x0D	n	
x0E	0	
x0F	р	



Write allocate

Bloc n'est pas présent initialement dans le cache, alloué lors de l'écriture




RAM	
adresse	mot de données
x00	а
x01	b
x02	С
x03	d
x04	42
x05	f
x06	g
- x07	h
x08	i
x09	j
x0A	k
x0B	I
x0C	m
x0D	n
x0E	0
x0F	р



Write non-allocate

- Bloc n'est pas présent initialement dans le cache, n'est pas alloué
- Forcément write-through




RAM		
adresse	mot de données	
x00	а	
x01	b	
x02	С	
x03	d	
x04	42	
x05	f	
x06	g	
x07	h	
x08	i	
x09	j	
x0A	k	
x0B	I	
x0C	m	
x0D	n	
x0E	0	
x0F	р	

- 4 sources de défaut de cache (cache miss): les 4C
- Compulsory miss
 - Le premier accès à un bloc: inévitable!
- Conflict miss
 - utilisations multiples du même groupe (set), dépassant l'associativité
 - ∆ alignement des données...
- Capacity miss
 - jeu de donnée dépasse la taille du cache ⇒ défaut quelle que soit l'associativité
- Coherency miss
 - Conflit avec d'autres processeurs: on va voir tout de suite




Et en multicoeur maintenant!



07/10/202

Problème de cohérence




07/10/20




Protocole write-invalidate

Ligne Cache0::tag x00 modifiée →flag dirty Contrôleur de cohérence propage l'info, invalide la liche tag x00 de Cache1.



RAM	
adresse	mot de données
x00	a = 150
x01	b = 212
x02	c = 7
x03	d = 0
x04	е
x05	f
x06	g
x07	h
x08	i
x09	j
x0A	k
x0B	I
x0C	m
x0D	n
x0E	0
x0F	р

Ligne Cache0::tag x00 modifiée, on ajoute le flag *dirty*Le contrôleur de cohérence propage l'info, et invalide la liche
Cache1::tag x00.



Write

(proc.

local)

Write

(proc.

distant)


Fonctionnement d'un cache



- Shared (v)
 - le bloc est cohérent avec la RAM;
 - d'autres caches peuvent éventuellement avoir une copie
- Modified (d)
 - le bloc a été modifié par le processeur local
 - la RAM et les autres caches sont périmés
- Invalid (i)
 - le bloc a été modifié dans un autre cache; la copie locale est invalide.

Variantes

- MESI: Modified, Exclusive, Shared, Invalid
- MOESI: Modified, Owned, Exclusive, Shared, Invalid



Note:

PrRd: lecture par le processeur propriétaire du cache

PrWr: écriture par le processeur

BusRd: demande sur le bus de lecture par un processeur

BusRdX: demande sur le bus de lecture exclusive pour écriture par un process

BusUpgr: demande de mise à jour sur le bus

Flush: écriture du bloc sur le bus

Propriétés essentielles:

Cohérence

 – À un même instant, 2 CPUs ne doivent pas considérer valides des valeurs différentes du même bloc

Consistance

- Lectures & écritures concurrentes sur *plusieurs blocs*
- Consistance stricte: le cache doit faire « comme si » les écritures étaient instantanées. Coûteux...
- Consistance séquentielle: pour chaque processeur, l'ordre perçu est correct
- Outils: memory barriers

```
P1

flag0 = 1;
if (flag1 == 0) {
    /* section critique */
}
flag0 = 0;

flag1 = 1;
if (flag0 == 0) {
    /* section critique */
}
flag1 = 0;
```

Algorithme de Dekker

```
P1

flag1 = 1;
turn = 0;
if (flag0 == 0 && turn == 0) {
    /* section critique */
}
flag1 = 0;

flag0 = 1;
turn = 1;
if (flag1 == 0 && turn == 1) {
    /* section critique */
}
flag1 = 0;
```

Le récap'

- Associativité: direct mapped, set/fully associative
- Politiques de remplacement: LRU, FIFO, random, ...
- Politiques d'écriture: write hit (write-through, write-back), write miss (write-allocate, write-non-allocate)
- Les sources de conflits (4C)