

STM32F051x4 STM32F051x6 STM32F051x8

低密度和中密度的高级的基于 ARM™的 32 位 MCU 16 到 64K 字节 FLASH、定时器、ADC、DAC 和通讯接口

特点:

- 工作条件:
 - 电压范围: 2.0到3.6V
- ARM 32位Cortex®-M0 CPU (最大48 MHz)
- 存储器
 - 16到64K字节的FLASH存储器
 - 8K字节的SRAM,硬件奇偶校验
- CRC校验单元
- 时钟管理
 - 4到32MHz晶振振荡器
 - 32KHz有校准功能的RTC振荡器
 - 内部8MHz RC, x6 PLL选项
 - 内部40KHz RC振荡器
- 日历RTC,报警和从stop/standby模式 中周期唤醒功能
- 复位和电源管理
 - 上电/掉电复位(POR/PDR)
 - 可编程的电压检测(PVD)
- 低功耗的睡眠、停止和待机模式
- VBAT电源用于RTC和备份寄存器供电
- 5通道的DMA控制器
- 1x12位、1.0us ADC(多达16通道)
 - 转换电压范围: 0到3.6V
 - 分离的模拟电源,范围从2.4到 3.6V
- 两个快速低功耗模拟比较器,可以编程的输入和输出
- 1个12位D/A转换器
- 多达55个快速I/O口
 - 所有IO口都映射到外部中断向量 上
 - 多大36个的可耐受5V电压的IO 端口
- 多达18个电容式感应通道,支持触控 按键、线性、旋转触控感应
- 96位唯一的ID
- 串行线调试 (SWD)



■ 多达11个定时器

- 1个16位的7通道的高级控制定时器用 于6通道的PWM输出,带死区发生器 和紧急停止功能
- 1个32位和1个16位的定时器,有4个 IC/OC,可用于IR控制解码
- 1个16位定时器,有2个IC/OC,1 OCN, 死区发生器和紧急停止功能
- 2个16位定时器,每个都有IC/OC和OCN,死区发生器和紧急停止功能,调制门控可用于IR控制
- 1个16位定时器,有1个IC/OC
- 独立的和系统看门狗定时器
- SysTick定时器: 24位减数计数器
- 1个16位基本定时器,驱动DAC

■ 通讯接口

- 多达2个I2C接口,1个支持快速增强模式(1M位/秒),20mA灌电流,SMBus/PMBus和从STOP模式中唤醒功能
- 2个USART支持主机同步SPI和调制解调控制。1个ISO7816接口,LIN, IrDA,唤醒特征
- 多达2个SPI(18M位/秒),有4到16个可 编程的位帧,1个I2S接口
- 消费电子控制(HDMI CEC)接口,通 讯头接受唤醒

表 1 STM32F051x 列表

参考	型号
STM32F051x4	STM32F051K4,STM32F051C4,STM32F051R4
STM32F051x6	STM32F051K6,STM32F051C6,STM32F051R6
STM32F051x8	STM32F051C8,STM32F051R8,STM32F051K8

目 录

1.	描述	· • • • • • • • • • • • • • • • • • • •		3
2.	微控制器	总员	齿	5
3.	功能概述			7
	3.1. AF	RM	Cortex-M0 内核	7
	3.2. 存	储岩	况 拍	7
	3.3. 循	环汀	冗余校验计算单元(CRC)	7
	3.4. 直	接在	存储器访问控制器(DMA)	8
	3.5. 嵌	套向	句量中断控制器(NVIC)	8
	3.6. 外	部中	中断/事件控制器(EXIT)	8
	3.7. 时	钟和	和启动	9
	3.8. 启	动植	莫式	9
	3.9. 电	源電	管理	9
	3.9.1	L.	电源	9
	3.9.2	<u>.</u>	电源监控	
	3.9.3	•	电压调节器	
			功耗模式	
		-	时时钟(RTC)和备份寄存器	
	3.12.	定師	村器和看门狗	
	3.12	.1.	高级控制定时器(TIM1)	
	3.12	.2.	(C) 147C-14 HM	
	3.12	.3.	± 1/5 1,	
	3.12	.4.		
	3.12		7.72	
	3.12		,	
			:接口(I2C)	
			用同步/异步串行接收/发送器(USART)	
			行外设接口(SPI)/I2S	
			青晰度多媒体接口(HDMI)-消费电子控制(CEC)	
			用输入/输出(GPIO)	
			空感应控制器(TSC)	
			数转换器(ADC)	
			温度传感器	
			VBAT 电池电压监控	
			吴转换帝(DAC) 速低功耗比较器和参考电压	
1			厅线调试端口(SW-DP)	
4. -			描述	
5. 6.				
υ.				
7.			71. 例文	
7. 8.				
J.	ルスインノメ	. • • • • • • •		

1. 描述

STM32F051xx 系列集成高性能 ARM Cortex-M0 32 位 RISC 内核,工作于 48MHz 频率,内嵌高速存储器(FLASH 存储器容量最多至 64K 字节,SRAM 最多至 8K 字节),广泛增强外设和 I/O 端口。所有产品都提供标准通讯接口(最多有 2 个 I2C、2 个 SPI、1 个 HDMI CEC、2 个 USART)、一个 12 位的 ADC 和一个 12 位的 DAC、最多有五个通用 16 位定时器、一个32 位定时器和一个高级控制 PWM 定时器。

STM32F051xx 系列产品工作在-40 到+85 ℃ 和-40 to +105 ℃ 温度范围内, 电源范围从 2.0V 到 3.6V。一整套的节电模式可用于低功耗应用的设计。

STM32F051xx 系列产品有三种不同封装形式,其范围从 32 引脚到 64 引脚。根据选择的产品不同封装其包含的外设也尽不同。下面描述提供了一个本产品系列提到的全范围外设的总览。

这些特点使得 STM32F051xx 系列产品适合于各种广泛的应用,例如家电控制、用户界面、手持设备、A/V 接受器和数字 TV、PC 辅助设备、游戏和 GPS 平台、工业应用、PCL、逆变器、打印机、扫描仪、报警系统、视频和 HVAC。

表 2 STM32F051xx 系列产品功能和外设数目

外设		STM32F051Kx			STM32F1051Cx			STM32F051Rx		
FLASH(Kbytes)		16	32	64	16	32	64	16	32	64
SRAM	I(Kbytes)	2	4	8		4	8	4	4	8
	高级控制					1(16位)				
定时器	通用					5(16位)				
足时福	地口					1 (32位)				
	基本					1 (16位)				
	SPI(I2S) (1)	1(1	L)(2)	2 ⁽¹⁾	1	(1)(2)	2 ⁽¹⁾	1(1	L)(2)	2 ⁽¹⁾
通讯接口	I2C	1	(3)	2	1	L ⁽³⁾	2	1	(3)	2
迪	USART	1(4)		2	1 ⁽⁴⁾	2)	1 ⁽⁴⁾	2	2
	CEC					1				
12 位同步	12 位同步 ADC(通道数)		1 (10 个外部通道+3 个内部通道) (16 个外部通道+3 部通道)				+3个内			
G	SPIO	27			39				55	
电容式	感应通道	14 17			18					
12位 DAG	C (通道数)	1								
模拟比较器		2								
最大 CPU 工作频率		48MHz								
工作电压		2.0 到 3.6 V								
工作温度		环境工作温度:-40 °C to 85 °C / -40 °C to 105 °C 结温:-40 °C to 125 °C								
#	 封装		UFQFPN	N32		LQFP48			LQFP64	

^{1.} SPI1 接口即可用于 SPI 模式,又可用于 I2S 音频模式.

^{2.} 无 SPI2

^{3.} 无 I2C2

^{4.} 无 USART2

2. 微控制器总览

图 1 功能框图





图 2 时钟树



3.功能概述

3.1.ARM Cortex-M0 内核

ARM Cortex-M0 处理器是最新一代的针对嵌入式系统的 ARM 处理器。它是以提供低成本的平台来满足 MCU 应用的需求,减少引脚数和低电源功耗,同时提供出色的的计算性能和一个高级系统响应中断。

ARM Cortex-M0 32 位 RISC 处理器具有优秀的代码效率, 在通常 8 位和 16 位系统上的存储器大小上获得了 ARM 内核的高性能。

STM32F051xx 系列有一个内嵌的 ARM 内核,因此与所有的 ARM 工具和软件都兼容。

3.2. 存储器

STM32F05xx 微控制器有如下特点:

- 最多可访问 8K 字节的内部 SRAM (读/写),最快以 CPU 的时钟速度进行访问,无等待周期。内置奇偶校验功能防止一些苛刻的应用发生异常。
- 非易失性存储器被分成两组:
 - 16K 到 64K 字节的内部 FLASH 存储器,用于存放程序和数据
 - 选项字节(Option bytes)

选项字节用于存储器的"写保护"(以 4K 字节为单位),或者用下面选项对整个存储器进行"读出保护"

- Level 0: 无读出保护
- Level 1:存储器读出保护,若调试功功能连接或 RAM 引导被选择,那 FLASH 存储器内容不能被读出或写入
- Leveo 2: 芯片读出保护,调试功能(Cortex-M0 串行线)和从 RAM 中引导选择被禁止

3.3. 循环冗余校验计算单元(CRC)

CRC (循环冗余校验) 计算单元用于从一个 96 位数据字和一个固定生成多项式获得一个 CRC 码。

在其他应用中,基于 CRC 的技术用于校验数据传送或存储的完整性。在 EN/IEC 60335-1 标准范围内,其提供了一种校验 FLASH 存储器完整性的方法。CRC 计算单元帮助计算在运行时的一个软件标志(signature),并将其与在连接时产生的参考标志(signature)相比较,并存储在给定的存储器地址。

3.4. 直接存储器访问控制器(DMA)

DMA 控制器有 5 个通道,管理着存储器到存储器、外设到存储器和存储器到外设的数据传送。

DMA 支持循环缓冲区管理,当 DMA 控制器达到缓冲区末尾时,移除用户代码干预需要的缓冲区。

每个 DMA 通道连接到专用硬件 DMA 请求,并且每个通道都支持软件触发。软件配置,源和目标之间的传送数据长度是独立的。

DMA 适用的外设有: SPI、I2S、I2C、USART、所有 TIMx 定时器(除 TIM4 之外)、DAC 和 ADC。

3.5. 嵌套向量中断控制器(NVIC)

STM32F051xx 系列产品内嵌一个嵌套向量中断控制器,最多能够处理 32 个可屏蔽中断通道(不包括 16 个 Cortex-M0 的中断线)和 16 个优先级。

- 紧密结合的 NVIC 可产生低延迟的中断处理
- 中断进入向量表地址直接转到内核
- 紧密结合的 NVIC 内核接口
- 早期中断处理
- ◆ 处理晚到的高优先级中断
- 支持尾链(tail-chaining)
- 自动保存处理器状态
- 中断退出恢复时,没有指令开销

硬件功能以最小的中断延迟提供了灵活的中断管理功能。

3.6.外部中断/事件控制器(EXIT)

外部中断/事件控制器包含 24 条边沿检测线,用于产生中断/事件请求和唤醒系统。每根中断线都可以独立地配置选择触发事件(上升沿、下降沿、或者上升/下降沿)和可独立地被屏蔽。一个请求寄存器保持中断请求的状态。EXTI 可检测到一根外部线上小于内部时钟周期的脉冲宽度。最多有 55 个 GPIO 可连接到 16 个外部中断线。

3.7.时钟和启动

系统时钟选择启动时执行,复位时选择内部的 RC 8MHz 振荡器作为默认的 CPU 时钟。可以选择一个外部 4-32MHz 的时钟,那就可以监控故障。如果检测到故障,那么系统自动地切换到内部的 RC 振荡器。如果中断使能,那么就会产生一个软件中断。同样地,当需要时,全部 PLL 时钟进入中断管理都是可用的(例如,间接使用外部晶振、谐振器或振荡器的故障)。

通过几个预分频器,软件可以配置AHB和APB区频率。AHB和APB区最大频率是48MHz。

3.8. 启动模式

在上电启动时,可以通过 boot 引脚和 boot 选择选项位下面 3 中方式中的一种。

- 从用户 FLASH 启动
- 从系统存储器启动
- 从内嵌的 SRAM 启动

Boot loader (引导装载) 位于系统存储器中。其用来通过使用 USART1 接口对 FLASH 存储器进行重新编程。

3.9. 电源管理

3.9.1. 电源

- VDD = 2.0 到 3.6V, VDD 引脚提供一个外部电源,用于给 I/O 和内部电压调节器供电。
- VDDA = 2.0 到 3.6V: 外部模拟电源用于给 ADC、复位时钟、RC 和 PLL 供电(当使用 ADC 和 DAC 时,最低电压是 2.4V)。VDDA 电平必须要保持大于或等于 VDD 电平且须先给其供电。
- VBAT = 1.6 到 3.6V: 当 MCU 没有 VDD 供电时, VBAT 给 RTC、外部时钟 32KHz 振荡器和备份寄存器供电(通过电源开关来切换)。

对于如何连接电源引脚更多信息,请参考 figure 9: power supply scheme

3.9.2. 电源监控

STM32F051xx 系列微控制器已集成上电复位 (POR) 和掉电复位 (PDR) 电路。这两个电路会一直保持有效,以确保在 2V 阈值之上的正常工作。当电源电压低于规定的阈值 VPOR/PDR 时,微控制器将处于复位状态,不需要外部的复位电路来复位。

- POR 仅监控 VDD 供电电压。在启动阶段,要求 VDDA 首先要供电,并且要大于或等于 VDD 电压。
- PDR 监控 VDD 和 VDDA 两个供电电压。不过,如果应用设计确保了 VDDA 高于或等于 BDD 的话,那么 VDDA 电压监视器可以被禁止(通过对一个专用的选项位编程来禁止/使能),以减少电源功耗。

微控制器内嵌一个可编程的电压检测器 (PVD), 监控 VDD 电源, 并与 VPVD 阈值相比较。当 VDD 降到低于 VPVD 阈值或当 VDD 高于 VPVD 阈值时, 会产生一个中断。中断服务程序产生一个警告信息或将 MCU 置于一个安全状态。PVD 通过软件来使能。

3.9.3. 电压调节器

电压调节器有三种工作模式: 主电源 (MR)、低功耗 (LPR)、掉电

- MR 用于正常工作模式(运行)
- LPR 用于停止(stop)模式,在要求低功耗的情况下
- 掉电用于待机(standby)模式,电压调节器输出是高阻抗,内核电路掉电,零功耗(寄存器和 SRAM 的内容全部丢失)

这个电压调节器在复位之后一直处于使能状态。在 standby 模式中禁止,输出高阻抗。

3.10. 低功耗模式

STM32F051xx 系列支持三种低功耗模式,以便在低电源功耗、快速启动时间和可用唤醒源三者之间实现最佳的低功耗方案。

● 睡眠模式 (sleep mode)

在睡眠模式中,仅 CPU 停止。所有的外设继续工作。当中断/事件发生时,可唤醒 CPU。

● 停止模式 (stop mode)

停止模式实现了非常低的电源功耗,仅保留 SRAM 和寄存器的内容。所有 1.8V 区域的时钟都停止。PLL、HIS RC 和 HSE 晶振禁止。电压调节器或处于正常模式或处于低功耗模式。

微控制器可以通过任意的 EXTI 线从停止模式中唤醒。EXTI 线源可以是 16 根外部

线中的一根、PVD 输出、RTC 报警、COMPx、I2C1、USART1、或 CEC。

I2C1、USART1 和 CEC 可配置成使能 HSI RC 振荡器,以便于处理进来的数据。如果使用这种方式,电压调节器不应该置于低功耗模式,而是保持在正常模式。

● 待机模式 (standby mode)

待机模式用于实现最低的电源功耗。关掉内部电压调节器以致整个 1.8V 区掉电。还有 PLL、HSI RC 和 HSE 晶体振荡器也会关掉。在进入待机模式之后,除备份区的备份寄存器和待机电路之外,SRAM 和寄存器内容都会丢失。

当一个外部复位 (NRST 引脚) 产生时, 微控制器退出待机模式。复位源有: IWDG 复位、WKUP 引脚上的上升沿、或者一个 RTC 报警发生。

注意: 进入停止或待机模式, RTC、IWDG 和相应的时钟源没有停止。

3.11. 实时时钟(RTC)和备份寄存器

RTC 和 5 个备份寄存器的供电是通过一个开关开切换到 VDD 电源(若有 VDD 电源时)或 VBAT 引脚。当没有 VDD 电源时,5 个 32 位的备份寄存器可以用于保存 20 个字节的用户应用数据。当系统或电源复位时或当微控制器从待机模式中唤醒时,备份寄存器不会被复位。

RTC 是一个独立 BCD 编码的定时器/计数器。其主要功能如下:

- 亚秒 (subsecond)、秒、分、时 (12 或 24 时格式)、周、天、日、月、年。BCB 编码式。
- 自动调整月天数, 28 天、29 天(闰年)、30 天和 31 天
- 可编程闹钟(alarm),可以从停止模式和待机模式中唤醒
- 可在运行中调整从 1 到 32767 的 RTC 时钟脉冲。这可以用于与主时钟同步。
- 有1个 PPM 分辨率的数据校准电路,可补偿石英晶体精度
- 有 2 个可编程滤波的防侵入 (anti-temper) 检测引脚。当检测到侵入事件时, MCU 可以从停止和待机模式中唤醒。
- 时间戳(timestamp)用来保存日历内容。这个功能可以通过时间戳(timestamp)引脚上的事件触发,或通过侵入事件触发。当检测到时间戳(timestamp)事件时,MCU可以停止和待机模式中唤醒。

RTC 时钟源有:

- 32.768KHz 外部晶振
- 谐振器或振荡器
- 内部低功耗 RC 振荡器(典型频率 40KHz)
- 32 分频的高速外部时钟

3.12. 定时器和看门狗

STM32F051xx 系列微控制器定时器有: 最多 6 个通用定时器、一个基本定时器和一个高级控制定时器。

下表是高级控制定时器、通用定时器和基本定时器的功能比较。

表	3	定时器功能比较
14	J	

定时器类	定时器	计数分	计数类型	预分频因子	DMA 请	捕获/比较	互补											
型	AC 57 HH	辨率	7	12/2/2012	求产生	通道	输出											
高级控制	TIN 4.1	16 位	上升、下降、	1到65536之	是	4	是											
定时器	TIM1	10 位	上升/下降	间任意整数	足	4	足											
	TIMA	32 位	上升、下降、	1到65536之	是	4	否											
	TIM2	32 <u>小</u> .	上升/下降	间任意整数	走	4	TÍ I											
	TIM3	TV 43	TIN 40	16 位	上升、下降、	1到65536之	Ħ	4	否									
		10 11/.	上升/下降 间任意整数 定	是	4	首												
通用定时	TIM14	16 位	上升	1到65536之	否	1	否											
器				间任意整数														
	TIN 41 F	1 <i>6 恰</i>	LIL	1到65536之	是	r	Ħ.											
	1 IIVI 15	TIM15	HIM15	HM15	11M15	111/1115	HIVITS	I IIVI 15	1110115	LIIVIT2	1110115	I IIVI 12	16 位	上升	间任意整数	定	2	是
	TIM16	16 位	L TI.	1到65536之	是	1	是											
	TIM17	16 位.	上升	间任意整数	疋	1	疋											
基本定时	TINAC	16 /∺	L TI.	1到65536之	Ħ	0	不											
器	TIM6	16 位	上升	间任意整数	是	0	否											

3.12.1. 高级控制定时器(TIM1)

高级控制定时器(TIM1)可以看作是一个6通道的三相PWM。PWM互补输出、可编程死区时间。TIM1还可看作是一个完整的通用定时器。4个独立通道可用作:

- 输入捕获
- 输出比较
- PWM 发生(边沿或中心对齐模式)
- 单脉冲模式输出

如果配置为标准的 16 位定时器,那么这个定时器就具有与其他 TIMx 定时器一样的功能。如果配置为 16 位 PWM 发生器,那么 TIM1 具有占空比满量程的调制能力(0-100%)。

计数器在调试模式中会被冻结。

许多功能与结构相同的标准定时器共用。因此,高级控制器定时器可以与其他定时器通过 Timer Link 功能一起工作,用于同步或事件链。

3.12.2. 通用定时器 (TIM2..3、TIM14..17)

STM32F051xx 系列微控制器有 6 个同步通用定时器。每个通用定时器都可用于产生 PWM 输出,或作为一个简单的定时时基。

TIM2, TIM3

STM32F051xx 系列微控制器有 2 个同步的 4 通道通用定时器。TIM2 基于 32 位自动装载上升/下降计数器和一个 16 位预分频器。TIM3 基于一个 16 位自动装载上升/下降计数器和一个 16 位预分频器。它们有 4 个独立通道,每个通道都可用于输入捕获/输出比较、PWM或单脉冲模式输出。在最大封装的微控制器上,可给出最多 12 个输入捕获/输出比较/PWM。

TIM2 和 TIM3 两个通用定时器可以一起配合工作,或者通过 Timer Link 功能与 TIM1 高级控制定时器一起工作用于同步或事件链。

TIM2 和 TIM3 定时器两个都有独立的 DMA 请求产生。

这些定时器能处理正交(增量)编码信号和1到3个的霍尔传感器数字输出。

计数器在调试模式下被冻结。

TIM14

该定时器基于 16 位自动装载上升计数器和一个 16 位的预分频器。

TIM14 有一个通道用于输入捕获/输出比较、PWM 和一个单脉冲模式输出。

计数器在调试模式下被冻结。

TIM15、TIM16和TIM17

这些定时器基于一个 16 位自动装载上升计数器和一个 16 位预分频器。

TIM15 有两个独立通道,而 TIM16 和 TIM17 有一个通道用于输入捕获/输出比较、PWM 或单脉冲输出。

TIM15、TIM16 和 TIM17 定时器可以一起配合工作。并且 TIM15 还可通过 Timer Link 功能与 TIM1 一起工作,用于同步或事件链。

TIM15、TIM16 和 TIM17 有一个互补输出,带死区发生器和独立的 DMA 请求发生。

计数器在调试模式下被冻结。

3.12.3. 基本定时器 TIM16

该定时器主要用于 DAC 触发产生。还可用作一个通用的 16 位定时时基。

3.12.4. 独立窗口看门狗 (IWWDG)

独立窗口看门狗基于一个 8 位预分频器和 12 位下降计数器,用户可自定义刷新窗口。 IWWDG 时钟来自于独立的 40KHz 的内部 RC 振荡器,独立于主时钟工作,可以工作在停止和待机模式中。当发生问题时,它即可用作一个看门狗复位微控制器,也可作为一个自由运行的定时器用于应用超时管理。它是可以通过选项字节进行软件或硬件配置。计数器在调试模式下冻结。

3.12.5. 系统窗口看门狗(WWDG)

系统窗口看门狗基于一个7位下降计数器,可设置为自由运行。当发生问题时,它可用作看门狗复位微控制器。WWDG时钟来自于APB时钟(PCLK)。有预警中断能力。计数器在调试模式下被冻结。

3.12.6. SysTick 定时器

这个定时器专门用于实时操作系统,还可以用作一个标准的下降计数器。它有如下特点:

- 24 位下降计数器
- 自动装载
- 当计数器达到 0 时,可屏蔽系统中断产生
- 可编程时钟源(HCKL 或 HCKL8)

3.13. I2C接口(I2C)

STM32F051x 系列微控制器最多有 2 个 I2C 接口(I2C1 和 I2C2),可在多主设备或从设备模式下工作。两个 I2C 都支持标准模式(速度高达 100Kbit/s)或快速模式(速度高达 300kbit/s)。I2C1 还支持快速增强模式(速度高达 1Mbit/s), 20mA 的输出驱动。

两个 I2C 都支持 7 位和 10 位寻址模式,多个 7 位从设备寻址。I2C 接口还包括可编程的模拟和数字噪音滤波器。

耒	4	12C	模拟和数字滤波比较
20	_	12	1

	模拟滤波	数字滤波
毛刺脉冲宽度	≥ 50 ns	可编程的长度,从1到15个I2C外设时钟
优点	可用于停止模式	1. 极佳滤波能力 vs.标准需求 2. 稳定的长度
缺点	依赖于温度、电压和处理的变化	当从停止模式中唤醒使能时禁止

另外, I2C1 硬件能够支持 SMBUS2.0 和 PMBUS1.1:ARP, 主机通知协议、硬件 CRC(PEC) 发生/验证、超时验证和 ALERT 协议管理。I2C1 还有一个时钟区,独立于 CPU 时钟, 可使得 I2C1 在寻址匹配时从停止模式中唤醒 MCU。

I2C接口可使用 DMA 控制器。下表是 I2C1 和 I2C2 之间的区别。

表 5 STM32F051xx I2C

I2C 特性 ⁽¹⁾	I2C1	I2C2
7位寻址模式	Х	Х
10 位寻址模式	х	Х
标准模式(高达 100kbit/s)	х	Х
快速模式 (高达 400kbit/s)	х	Х
快速增强模式, 20mA 输出驱动 I/O(高达 1Mbit/s)	х	
独立的时钟	х	
SMBus	х	
从 STOP 模式中唤醒	х	

^{1.} X=支持

3.14. 通用同步/异步串行接收/发送器(USART)

微控制器内嵌达 2 个通用同步/异步接收发送器(USART1 和 USART2),通讯速率达 6Mbit/s。

USART1/2 提供 CTS、RTS 和 RS485 DE 信号的硬件管理,多个处理器通讯模式,主机同步通讯和单线半双工通讯模式。USART1 还支持 SmarCard 通讯(ISO7816)、IrDA SIR ENDCE、LIN 主机/从机、自动波特率功能。因其时钟区独立于 CPU 时钟,可使得 USART1 可以从 STOP 模式中唤醒 MCU。

USART 接口可以使用 DMA 控制器。下表 USART1 和 USART2 之间的区别。

表 6 STM32F051xx USART

USART 模式/特性 ⁽¹⁾	USART1	USART2
调制解调器的硬件流控制	X	X
DMA 连续通讯	X	X
多处理器通讯	X	Х

同步模式	X	X
Smartcard 模式	X	
单线半双工通讯	X	Х
IrDA SIR ENDEC	X	
LIN 模式	X	
双时钟区,可从 STOP 模式唤醒	X	
接受超时中断	X	
Modbus 通讯	X	
自动波特率侦测	X	
驱动使能	X	X

1. X = 支持

3.15. 串行外设接口(SPI)/I2S

微控制器最多有 2 个 SPI 接口,能在全双工和简单通讯模式下以高达 18Mbits/s 的速度在从和主模式下进行通讯。3 位的预分频器给出了 8 个主模式频率,帧长度从 4 位到 16 位。

一个标准的 I2S 接口(与 SPI1 复用)支持四种不同的音频标准,可作为主机或从机工作于单工模式。I2S 可配置成用 16 位或 32 位的数据分辨率传送 16/24/32 位数据,并通过一个规定的信号同步。音频采样频率从 8KHz 到 192KHz,通过 8 位可编程线性预分频器来设置。当工作在主机模式时,I2S 可输出一个时钟用于一个外部的音频组件,并以 256 倍采样频率采样。

下表是 SP11 和 SPI2 之间的区别:

表 7 STM32F051xSPI/I2S

SPI 特性 ⁽¹⁾	SPI1	SPI2
硬件 CRC 计算	X	X
Rx/Tx FIFO	Х	X
NSS 脉宽模式	Χ	X
I2S 模式	Х	
TI 模式	Х	Х

^{1.} X = 支持

3.16. 高清晰度多媒体接口(HDMI)-消费电子控制(CEC)

微控制器内嵌 HDMI-CEC 控制器,提供消费电子控制(CEC)协议(Supplement 1 to the HDMI standard)的硬件支持。

该协议提供在一个环境中所有音频产品之间的高级控制功能。CEC 规定以最小处理和存

储器开销低速工作。CEC 有一个独立于 CPU 时钟的时钟区,使得 HDMI_CEC 控制器在数据接受时可以从 stop 模式中唤醒 MCU。

3.17. 通用输入/输出(GPIO)

每个 GPIO 引脚都可以通过软件配置为输出(上拉或开漏)、输入(带或不带上拉或下拉)或作为外设的复用功能。大部分 GPIO 引脚与数字或模拟复用功能共用。

为避免意外的 I/O 端口寄存器写入操作,如果需要 I/O 端口配置可通过规定时序来锁定。

3.18. 触控感应控制器(TSC)

微控制器有一个内嵌的独立硬件控制器(TSC),用于 I/O 端口上触控感应采集。

最多有 18 个通过 TSC 控制的触控感应电极。触控感应 I/O 端口被组织成 6 个采集组,每组 4 个 I/O 端口。

耒	8 STM32F051x	《微控制器电容式感应	GPIO
1X	0 211012710313	(1m) 1'm milan 44.75 10.78% ny.	ULIO

组	电容式感应信号名称	引脚名称	组	电容式感应信号名称	引脚名称
	TSC_G1_IO1	PA0		TSC_G4_IO1	PA9
1	TSC_G1_IO2	PA1	4	TSC_G4_IO2	PA10
1	TSC_G1_IO3	PA2	4	TSC_G4_IO3	PA11
	TSC_G1_IO4	PA3		TSC_G4_IO4	PA12
	TSC_G2_IO1	PA4		TSC_G5_IO1	PB3
2	TSC_G2_IO2	PA5	5	TSC_G5_IO2	PB4
2	TSC_G2_IO3	PA6	3	TSC_G5_IO3	PB6
	TSC_G2_IO4	PA7		TSC_G5_IO4	PB7
	TSC_G3_IO1	PB0		TSC_G6_IO1	PB11
2	TSC_G3_IO2	PB1	6	TSC_G6_IO2	PB12
3	TSC_G3_IO3	PB2	6	TSC_G6_IO3	PB13
	TSC_G3_IO4	PC5		TSC_G6_IO4	PB14

表 9 STM32051xx 微控制器上可用的电容感应通道

模拟 I/O 组	电容式感应通道数量						
快拟 I/O 组	STM32F051Rx	STM32F051Cx	STM32F051Kx				
G1	3	3	3				
G2	3	3	3				
G3	3	2	2				

G4	3	3	3
G5	3	3	3
G6	3	3	0
电容式感应通道数	18	17	14

3.19. 模数转换器 (ADC)

12 位模数转换器最多有 16 个外部和 3 个内部通道(温度传感器、电压参考、VBAT 电压测量),可以执行单次或扫描转换。在扫描模式中,在选定模拟输入组时,自动地开始转换。

ADC 可以使用 DMA。

一个模拟看门狗功能允许非常精确地监测一个、多个或所有选定通道的转换电压。当转 换电压超出可编程阈值时,就会产生一个中断。

3.19.1. 温度传感器

温度传感器产生一个随温度线性变化的电压。转换电压范围是 2 V < VDDA < 3.6 V。温度传感器内部连接到 ADC IN16 输入通道,用于将传感器输出的电压转换到一个数字值。

由于芯片间的工艺差异,温度传感器的偏差也各不相同。内部温度传感器主要适用于检测温度变化的应用,而不是检测绝对温度。如果需要读取一个准确的温度,那么就需要使用一个外部的温度传感器器件。

3.19.2. VBAT 电池电压监控

内嵌的硬件可以使应用程序使用内部的 ADC 通道 ADC_IN18 测量 VBAT 电池电压。因为电池电压可能高于 VDDA,这样就超出了 ADC 输入的范围, VBAT 引脚内部自动连接到一个电桥 1/2 分压器。因此,转换的数字值就是 VBAT 电压的一半。

3.20. 数模转换器(DAC)

12 位缓冲的 DAC 通道可用于将数字信号转换成模拟电压信号输出。选择的设计结构由集成电阻串和非反相配置的运放构成。

DAC支持如下功能:

- 12 位模式的左或右对齐
- 同步更新

- DMA
- 外部触发转换

微控制器有五个 DAC 触发输入。DAC 通过定时器触发器输出触发和 DAC 接口产生 DMA 请求。

3.21. 快速低功耗比较器和参考电压

微控制器内嵌两个快速轨到轨比较器,可编程的参考电压(内部或外部)、滞回、速度(低速低功耗)、可选择输出极性。

参考电压源有如下几个:

- 外部 I/O 端口
- DAC 输出引脚
- 内部参考电压,或分压(1/4、1/2、3/4)。

两个比较器可以从 STOP 模式中唤醒,产生中断,中止定时器,还可组合成窗口比较器。

内部电压参考还可以连接到 ADC 的 ADC_IN17 输入通道。

3.22. 串行线调试端口(SW-DP)

STM32F051xx 系列微控制器提供 ARM SW-DP 接口(SWD),用于开发调试。

4.引脚分配和描述

图 3 LQFP64 64PIN 封装




图 4 LQFP48 48PIN 封装




图 5 UFQFPN32 32PIN 封装




表 10 引脚分配表中的图例/缩写

	名称	缩写	定义					
7.1	脚名称	除非另有规定,下	面括弧中的引脚名字,引脚功能在复位和复位后与实					
71			际引脚名字一样					
		S	电源引脚					
引	脚类型	I	仅输入引脚					
		IO	输入/输出引脚					
		FT	耐受 5 V 电压的 I/O					
		FTf 耐受 5 V 电压 I/O,FM+ capable						
IO:	端口结构	TTa	3.3 V I/O 直接连接到 ADC					
10 :	和口红的	TC	标准 3.3V I/O					
		В	专用的 BOOT0 引脚					
		RST 双向复位引脚,内嵌弱上拉电阻						
	注意	除非另有规定,所有I/O端口在复位中和复位后设置为悬空输入						
引脚功能	复用功能	通过 GPIOx_AFR 寄存器选择功能						
フルギカ形	附加功能	直接选择功能/通过外设寄存器使能						

Table 11. Pin definitions

Pin	num	ber			ø		Pin functions
LQFP64	LQFP48	UFQFPN32	Pin name (function after reset)	Pin type	I/O structure	Notes	Alternate functions Additional functions
1	1		VBAT	S			Backup power supply
2	2		PC13	I/O	TC	(1)(2)	RTC_TAMP1, RTC_TS, RTC_OUT, WKUP2
3	3		PC14-OSC32_IN (PC14)	I/O	TC	(1)(2)	OSC32_IN
4	4		PC15- OSC32_OUT (PC15)	I/O	TC	(1)(2)	OSC32_OUT
5	5	2	PF0-OSC_IN (PF0)	I/O	FT		OSC_IN
6	6	3	PF1-OSC_OUT (PF1)	I/O	FT		OSC_OUT
7	7	4	NRST	I/O	RST		Device reset input / internal reset output (active low)

Table 11. Pin definitions (continued)

Pin	num	ber			ē		Pin function	ons
LQFP64	LQFP48	UFQFPN32	Pin name (function after reset)	Pin type	I/O structure	Notes	Alternate functions	Additional functions
8			PC0	I/O	TTa		EVENTOUT	ADC_IN10
9			PC1	I/O	TTa		EVENTOUT	ADC_IN11
10			PC2	I/O	TTa		EVENTOUT	ADC_IN12
11			PC3	I/O	TTa		EVENTOUT	ADC_IN13
12	8	0	VSSA	S			Analog grou	ınd
13	9	5	VDDA	S			Analog power	supply
14	10	6	PA0	I/O	ТТа		USART2_CTS, TIM2_CH1_ETR, COMP1_OUT, TSC_G1_IO1	ADC_IN0, COMP1_INM6, RTC_TAMP2, WKUP1
15	11	7	PA1	I/O	TTa		USART2_RTS, TIM2_CH2, TSC_G1_IO2, EVENTOUT	ADC_IN1, COMP1_INP
16	12	8	PA2	I/O	TTa		USART2_TX, TIM2_CH3, TIM15_CH1, COMP2_OUT, TSC_G1_IO3	ADC_IN2, COMP2_INM6
17	13	9	PA3	I/O	TTa		USART2_RX, TIM2_CH4, TIM15_CH2, TSC_G1_IO4	ADC_IN3, COMP2_INP
18			PF4	I/O	FT		EVENTOUT	
19			PF5	I/O	FT		EVENTOUT	
20	14	10	PA4	I/O	ТТа		SPI1_NSS/I2S1_WS, USART2_CK, TIM14_CH1, TSC_G2_IO1	ADC_IN4, COMP1_INM4, COMP2_INM4, DAC1_OUT
21	15	11	PA5	I/O	ТТа		SPI1_SCK/I2S1_CK, CEC, TIM2_CH_ETR, TSC_G2_IO2	ADC_IN5, COMP1_INM5, COMP2_INM5
22	16	12	PA6	I/O	TTa		SPI1_MISO/I2S1_MCK, TIM3_CH1, TIM1_BKIN, TIM16_CH1, COMP1_OUT, TSC_G2_IO3, EVENTOUT	ADC_IN6
23	17	13	PA7	I/O	TTa	SPI1_MOSI/I2S1_SD, TIM3_CH2, TIM14_CH1, TIM1_CH1N, TIM17_CH1, COMP2_OUT, TSC_G2_IO4, EVENTOUT		ADC_IN7
24			PC4	I/O	TTa		EVENTOUT	ADC_IN14
25			PC5	I/O	TTa		TSC_G3_IO1	ADC_IN15
26	18	14	PB0	I/O	TTa		TIM3_CH3, TIM1_CH2N, TSC_G3_IO2, EVENTOUT ADC_IN8	

Table 11. Pin definitions (continued)

	e 11.		in definitions (co		,	Pin functions		
Pin	num		Dim e	ø	ure		Pin function	ons
LQFP64	LQFP48	UFQFPN32	Pin name (function after reset)	Pin type	I/O structure	Notes	Alternate functions	Additional functions
27	19	15	PB1	I/O	TTa		TIM3_CH4, TIM14_CH1, TIM1_CH3N, TSC_G3_IO3	ADC_IN9
28	20	16	PB2	I/O	FT		TSC_G3_IO4	
29	21		PB10	I/O	FT		I2C2_SCL, CEC, TIM2_CH3, TSC_SYNC	
30	22		PB11	I/O	FT		I2C2_SDA, TIM2_CH4, TSC_G6_IO1, EVENTOUT	
31	23	0	VSS	S			Digital grou	ind
32	24	17	VDD	S			Digital power s	supply
33	25		PB12	I/O	FT		SPI2_NSS, TIM1_BKIN, TSC_G6_IO2, EVENTOUT	
34	26		PB13	I/O	FT		SPI2_SCK, TIM1_CH1N, TSC_G6_IO3	
35	27		PB14	I/O	FT		SPI2_MISO, TIM1_CH2N, TIM15_CH1, TSC_G6_IO4	
36	28		PB15	I/O	FT		SPI2_MOSI, TIM1_CH3N, TIM15_CH1N, TIM15_CH2	RTC_REFIN
37			PC6	I/O	FT		TIM3_CH1	
38			PC7	I/O	FT		TIM3_CH2	
39			PC8	I/O	FT		TIM3_CH3	
40			PC9	I/O	FT		TIM3_CH4	
41	29	18	PA8	I/O	FT		USART1_CK, TIM1_CH1, EVENTOUT, MCO	
42	30	19	PA9	I/O	FT		USART1_TX, TIM1_CH2, TIM15_BKIN, TSC_G4_IO1	
43	31	20	PA10	I/O	FT		USART1_RX, TIM1_CH3, TIM17_BKIN, TSC_G4_IO2	
44	32	21	PA11	I/O	FT		USART1_CTS, TIM1_CH4, COMP1_OUT, TSC_G4_IO3, EVENTOUT	
45	33	22	PA12	I/O	FT	USART1_RTS, TIM1_ETR, COMP2_OUT, TSC_G4_IO4, EVENTOUT		
46	34	23	PA13 (SWDAT)	I/O	FT	(3)	(3) IR_OUT, SWDAT	
47	35		PF6	I/O	FT		I2C2_SCL	
48	36		PF7	I/O	FT		I2C2_SDA	

Pin definitions (continued) Table 11.

Pin	num	ber	,		ē		Pin function	ons
LQFP64	LQFP48	UFQFPN32	Pin name (function after reset)	Pin type	I/O structure	Notes	Alternate functions	Additional functions
49	37	24	PA14 (SWCLK)	I/O	FT	(3)	USART2_TX, SWCLK	
50	38	25	PA15	I/O	FT		SPI1_NSS/I2S1_WS, USART2_RX, TIM2_CH_ETR, EVENTOUT	
51			PC10	I/O	FT			
52			PC11	I/O	FT			
53			PC12	I/O	FT			
54			PD2	I/O	FT		TIM3_ETR	
55	39	26	PB3	I/O	FT		SPI1_SCK/I2S1_CK, TIM2_CH2, TSC_G5_IO1, EVENTOUT	
56	40	27	PB4	I/O	FT		SPI1_MISO/I2S1_MCK, TIM3_CH1, TSC_G5_IO2, EVENTOUT	
57	41	28	PB5	I/O	FT		SPI1_MOSI/I2S1_SD, I2C1_SMBA, TIM16_BKIN, TIM3_CH2	
58	42	29	PB6	I/O	FTf		I2C1_SCL, USART1_TX, TIM16_CH1N, TSC_G5_IO3	
59	43	30	PB7	I/O	FTf		I2C1_SDA, USART1_RX, TIM17_CH1N, TSC_G5_IO4	
60	44	31	BOOT0	İ	В		Boot memory se	election
61	45	32	PB8	I/O	FTf	I2C1_SCL, CEC, TIM16_CH1, TSC_SYNC		
62	46		PB9	I/O	FTf		I2C1_SDA, IR_OUT, TIM17_CH1, EVENTOUT	
63	47	0	VSS	S			Digital ground	
64	48	1	VDD	S			Digital power supply	

PC13, PC14 and PC15 are supplied through the power switch. Since the switch only sinks a limited amount of current (3 mA), the use of GPIO PC13 to PC15 in output mode is limited:

- The speed should not exceed 2 MHz with a maximum load of 30 pF

- these GPIOs must not be used as a current sources (e.g. to drive an LED).

^{2.} After the first backup domain power-up, PC13, PC14 and PC15 operate as GPIOs. Their function then depends on the content of the Backup registers which is not reset by the main reset. For details on how to manage these GPIOs, refer to the Battery backup domain and BKP register description sections in the reference manual.

^{3.} After reset, these pins are configured as SWDAT and SWCLK alternate functions, and the internal pull-up on SWDAT pin and internal pull-down on SWCLK pin are activated.

Table 12. Alternate functions selected through GPIOA_AFR registers for port A

Pin name	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7
PA0		USART2_CTS	TIM2_CH1_ ETR	TSC_G1_IO1				COMP1_OUT
PA1	EVENTOUT	USART2_RTS	TIM2_CH2	TSC_G1_IO2				
PA2	TIM15_CH1	USART2_TX	TIM2_CH3	TSC_G1_IO3				COMP2_OUT
PA3	TIM15_CH2	USART2_RX	TIM2_CH4	TSC_G1_IO4				
PA4	SPI1_NSS/ I2S1_WS	USART2_CK		TSC_G2_IO1	TIM14_CH1			
PA5	SPI1_SCK/ I2S1_CK	CEC	TIM2_CH1_ ETR	TSC_G2_IO2				
PA6	SPI1_MISO/ I2S1_MCK	TIM3_CH1	TIM1_BKIN	TSC_G2_IO3		TIM16_CH1	EVENTOUT	COMP1_OUT
PA7	SPI1_MOSI/ I2S1_SD	TIM3_CH2	TIM1_CH1N	TSC_G2_IO4	TIM14_CH1	TIM17_CH1	EVENTOUT	COMP2_OUT
PA8	MCO	USART1_CK	TIM1_CH1	EVENTOUT				
PA9	TIM15_BKIN	USART1_TX	TIM1_CH2	TSC_G4_IO1				
PA10	TIM17_BKIN	USART1_RX	TIM1_CH3	TSC_G4_IO2				
PA11	EVENTOUT	USART1_CTS	TIM1_CH4	TSC_G4_IO3				COMP1_OUT
PA12	EVENTOUT	USART1_RTS	TIM1_ETR	TSC_G4_IO4				COMP2_OUT
PA13	SWDAT	IR_OUT						
PA14	SWCLK	USART2_TX						
PA15	SPI1_NSS/ I2S1_WS	USART2_RX	TIM2_CH1_ ETR	EVENTOUT				

Table 13. Alternate functions selected through GPIOB_AFR registers for port B

Pin name	AF0	AF1	AF2	AF3
PB0	EVENTOUT	TIM3_CH3	TIM1_CH2N	TSC_G3_IO2
PB1	TIM14_CH1	TIM3_CH4	TIM1_CH3N	TSC_G3_IO3
PB2				TSC_G3_IO4
PB3	SPI1_SCK/I2S1_CK	EVENTOUT	TIM2_CH2	TSC_G5_IO1
PB4	SPI1_MISO/I2S1_MCK	TIM3_CH1	EVENTOUT	TSC_G5_IO2
PB5	SPI1_MOSI/I2S1_SD	TIM3_CH2	TIM16_BKIN	I2C1_SMBA
PB6	USART1_TX	I2C1_SCL	TIM16_CH1N	TSC_G5_IO3
PB7	USART1_RX	I2C1_SDA	TIM17_CH1N	TSC_G5_IO4
PB8	CEC	I2C1_SCL	TIM16_CH1	TSC_SYNC
PB9	IR_OUT	I2C1_SDA	TIM17_CH1	EVENTOUT
PB10	CEC	I2C2_SCL	TIM2_CH3	TSC_SYNC
PB11	EVENTOUT	I2C2_SDA	TIM2_CH4	TSC_G6_IO1
PB12	SPI2_NSS	EVENTOUT	TIM1_BKIN	TSC_G6_IO2
PB13	SPI2_SCK		TIM1_CH1N	TSC_G6_IO3
PB14	SPI2_MISO	TIM15_CH1	TIM15_CH1 TIM1_CH2N TSC_G6_IO4	
PB15	SPI2_MOSI	TIM15_CH2	M15_CH2 TIM1_CH3N TIM15_CH	

5.存储器映射




Table 14. STM32F051x peripheral register boundary addresses

Bus	Boundary address	Size	Peripheral
	0x4800 1800 - 0x5FFF FFFF	~384 MB	Reserved
	0x4800 1400 - 0x4800 17FF	1KB	GPIOF
	0x4800 1000 - 0x4800 13FF	1KB	Reserved
AHB2	0x4800 0C00 - 0x4800 0FFF	1KB	GPIOD
AHBZ	0x4800 0800 - 0x4800 0BFF	1KB	GPIOC
	0x4800 0400 - 0x4800 07FF	1KB	GPIOB
	0x4800 0000 - 0x4800 03FF	1KB	GPIOA
	0x4002 4400 - 0x47FF FFFF	~128 MB	Reserved
	0x4002 4000 - 0x4002 43FF	1KB	TSC
	0x4002 3400 - 0x4002 3FFF	3KB	Reserved
	0x4002 3000 - 0x4002 33FF	1KB	CRC
	0x4002 2400 - 0x4002 2FFF	3KB	Reserved
AHB1	0x4002 2000 - 0x4002 23FF	1KB	FLASH Interface
	0x4002 1400 - 0x4002 1FFF	3KB	Reserved
	0x4002 1000 - 0x4002 13FF	1KB	RCC
	0x4002 0400 - 0x4002 0FFF	3KB	Reserved
	0x4002 0000 - 0x4002 03FF	1KB	DMA
	0x4001 8000 - 0x4001 FFFF	32KB	Reserved
	0x4001 5C00 - 0x4001 7FFF	9KB	Reserved
	0x4001 5800 - 0x4001 5BFF	1KB	DBGMCU
	0x4001 4C00 - 0x4001 57FF	3KB	Reserved
	0x4001 4800 - 0x4001 4BFF	1KB	TIM17
	0x4001 4400 - 0x4001 47FF	1KB	TIM16
	0x4001 4000 - 0x4001 43FF	1KB	TIM15
	0x4001 3C00 - 0x4001 3FFF	1KB	Reserved
APB	0x4001 3800 - 0x4001 3BFF	1KB	USART1
APB	0x4001 3400 - 0x4001 37FF	1KB	Reserved
	0x4001 3000 - 0x4001 33FF	1KB	SPI1/I2S1
	0x4001 2C00 - 0x4001 2FFF	1KB	TIM1
	0x4001 2800 - 0x4001 2BFF	1KB	Reserved
	0x4001 2400 - 0x4001 27FF	1KB	ADC
	0x4001 0800 - 0x4001 23FF	7KB	Reserved
	0x4001 0400 - 0x4001 07FF	1KB	EXTI
	0x4001 0000 - 0x4001 03FF	1KB	SYSCFG + COMP
	0x4000 8000 - 0x4000 FFFF	32KB	Reserved

Table 14. STM32F051x peripheral register boundary addresses (continued)


Bus	Boundary address	Size	Peripheral
	0x4000 7C00 - 0x4000 7FFF	1KB	Reserved
	0x4000 7800 - 0x4000 7BFF	1KB	CEC
	0x4000 7400 - 0x4000 77FF	1KB	DAC
	0x4000 7000 - 0x4000 73FF	1KB	PWR
	0x4000 5C00 - 0x4000 6FFF	5KB	Reserved
	0x4000 5800 - 0x4000 5BFF	1KB	I2C2
	0x4000 5400 - 0x4000 57FF	1KB	I2C1
	0x4000 4800 - 0x4000 53FF	3 KB	Reserved
	0x4000 4400 - 0x4000 47FF	1KB	USART2
	0x4000 3C00 - 0x4000 43FF	2KB	Reserved
APB	0x4000 3800 - 0x4000 3BFF	1KB	SPI2
AFB	0x4000 3400 - 0x4000 37FF	1KB	Reserved
	0x4000 3000 - 0x4000 33FF	1KB	IWWDG
	0x4000 2C00 - 0x4000 2FFF	1KB	WWDG
	0x4000 2800 - 0x4000 2BFF	1KB	RTC
	0x4000 2400 - 0x4000 27FF	1KB	Reserved
	0x4000 2000 - 0x4000 23FF	1KB	TIM14
	0x4000 1400 - 0x4000 1FFF	3KB	Reserved
	0x4000 1000 - 0x4000 13FF	1KB	TIM6
	0x4000 0800 - 0x4000 0FFF	2KB	Reserved
	0x4000 0400 - 0x4000 07FF	1KB	TIM3
	0x4000 0000 - 0x4000 03FF	1KB	TIM2

6. 封装特性

6.1. 封装机械数据

Figure 7. LQFP64 – 10 x 10 mm 64 pin low-profile quad flat package outline⁽¹⁾

Figure 8. Recommended footprint⁽¹⁾⁽²⁾




- 1. Drawing is not to scale.
- 2. Dimensions are in millimeters.

Table 15. LQFP64 - 10 x 10 mm 64 pin low-profile quad flat package mechanical data

Symbol	millimeters			inches ⁽¹⁾			
	Min	Тур	Max	Min	Тур	Max	
А			1.600			0.0630	
A1	0.050		0.150	0.0020		0.0059	
A2	1.350	1.400	1.450	0.0531	0.0551	0.0571	
b	0.170	0.220	0.270	0.0067	0.0087	0.0106	
С	0.090		0.200	0.0035		0.0079	
D	11.800	12.000	12.200	0.4646	0.4724	0.4803	
D1	9.800	10.000	10.200	0.3858	0.3937	0.4016	
D.		7.500					
Е	11.800	12.000	12.200	0.4646	0.4724	0.4803	
E1	9.800	10.00	10.200	0.3858	0.3937	0.4016	
е		0.500			0.0197		
k	0°	3.5°	7°	0°	3.5°	7°	
L	0.450	0.600	0.75	0.0177	0.0236	0.0295	
L1		1.000			0.0394		
ccc	0.080			0.0031			
N	Number of pins						
	64						

^{1.} Values in inches are converted from mm and rounded to 4 decimal digits.

Figure 9. LQFP48 – 7 x 7mm, 48-pin low-profile quad flat Figure 10. Recommended package outline $^{(1)}$ footprint $^{(1)(2)}$



- 1. Drawing is not to scale.
- 2. Dimensions are in millimeters.


Table 16. LQFP48 – 7 x 7mm, 48-pin low-profile quad flat package mechanical data

Table 10.		7111111, 40 pin 10				
Symbol	millimeters			inches ⁽¹⁾		
	Min	Тур	Max	Min	Тур	Max
А			1.600			0.0630
A1	0.050		0.150	0.0020		0.0059
A2	1.350	1.400	1.450	0.0531	0.0551	0.0571
b	0.170	0.220	0.270	0.0067	0.0087	0.0106
С	0.090		0.200	0.0035		0.0079
D	8.800	9.000	9.200	0.3465	0.3543	0.3622
D1	6.800	7.000	7.200	0.2677	0.2756	0.2835
D3		5.500			0.2165	
Е	8.800	9.000	9.200	0.3465	0.3543	0.3622
E1	6.800	7.000	7.200	0.2677	0.2756	0.2835
E 3		5.500			0.2165	
е		0.500			0.0197	
L	0.450	0.600	0.750	0.0177	0.0236	0.0295
L1		1.000			0.0394	
k	0°	3.5°	7°	0°	3.5°	7°
ccc	0.080			0.0031		
	+					

^{1.} Values in inches are converted from mm and rounded to 4 decimal digits.

Figure 11. UFQFPN32 - 32-lead ultra thin fine pitch quad flat no-lead package outline $(5 \times 5)^{(1)(2)(3)}$

Figure 12. UFQFPN32 recommended footprint⁽¹⁾⁽⁴⁾




- 1. Drawing is not to scale.
- 2. All leads/pads should also be soldered to the PCB to improve the lead/pad solder joint life.
- 3. There is an exposed die pad on the underside of the UFQFPN package. This pad is used for the device ground and must be connected. It is referred to as pin 0 in *Table 11: Pin definitions*.
- 4. Dimensions are in millimeters.

Table 17. UFQFPN32 - 32-lead ultra thin fine pitch quad flat no-lead package (5 x 5), package mechanical data

Dim.	mm			inches ⁽¹⁾		
	Min	Тур	Max	Min	Тур	Max
Α	0.5	0.55	0.6	0.0197	0.0217	0.0236
A1	0.00	0.02	0.05	0	0.0008	0.0020
А3		0.152			0.006	
b	0.18	0.23	0.28	0.0071	0.0091	0.0110
D	4.90	5.00	5.10	0.1929	0.1969	0.2008
D2		3.50			0.1378	
E	4.90	5.00	5.10	0.1929	0.1969	0.2008
E2	3.40	3.50	3.60	0.1339	0.1378	0.1417
е		0.500			0.0197	
L	0.30	0.40	0.50	0.0118	0.0157	0.0197
ddd	0.08			0.0031		
	Number of pins					
N	32					

^{1.} Values in inches are converted from mm and rounded to 4 decimal digits.

7.订单信息



2012年2月

8.版本历史

Table 18. Document revision history

Date	Revision	Changes
09-Feb-2012	1	Initial release
14-Feb-2012	2	Added Table 2: STM32F051xx family device features and peripheral counts Updated Table 7: STM32F051x SPI/I2S implementation

本文翻译来自于 STM32F051xx 系列数据手册简介第二版(ST 官方 2012 年 2 月 14 日 发布稿)

更多的信息,请登录 www.st.com/stm32f0

声明

本文仅供交流和参考。对于本文中出现的错误和纰漏,本人不承担任何形式的责任。本文内容的修改或更新,本人没有责任和义务通知或告知任何人。

未经本人许可,不得用于任何形式的盈利或商业目的。